JPH07161844A - メモリセルおよびメモリ装置 - Google Patents
メモリセルおよびメモリ装置Info
- Publication number
- JPH07161844A JPH07161844A JP5311545A JP31154593A JPH07161844A JP H07161844 A JPH07161844 A JP H07161844A JP 5311545 A JP5311545 A JP 5311545A JP 31154593 A JP31154593 A JP 31154593A JP H07161844 A JPH07161844 A JP H07161844A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- potential
- conductivity type
- node
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
- G11C11/4125—Cells incorporating circuit means for protecting against loss of information
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】α線により引き起こされるソフトエラーに対す
る耐性が高いスタティック形メモリセルを実現する。 【構成】メモリセル２００は、二つの情報蓄積ノード
１，２間に結合容量ＣCを有する。駆動ＭＯＳトランジ
スタＭＮ３、ＭＮ４およびトランスファＭＯＳトランジ
スタＭＮ１、ＭＮ２が形成されるｐウエル（またはｐ基
板）は、Ｖbb発生回路２１０に接続する。電圧Ｖbbは、
メモリセルの信号電位の低レベルＶLより低く設定す
る。 【効果】低電位側ノード２の電位変動ΔＶLが大きい場
合でも、ＭＮ１〜ＭＮ４のソースまたはドレインに相当
するｎ形拡散層とｐウエル（またはｐ基板）との間に存
在する寄生ダイオードがオンしないので、誤動作を防止
できる。
る耐性が高いスタティック形メモリセルを実現する。 【構成】メモリセル２００は、二つの情報蓄積ノード
１，２間に結合容量ＣCを有する。駆動ＭＯＳトランジ
スタＭＮ３、ＭＮ４およびトランスファＭＯＳトランジ
スタＭＮ１、ＭＮ２が形成されるｐウエル（またはｐ基
板）は、Ｖbb発生回路２１０に接続する。電圧Ｖbbは、
メモリセルの信号電位の低レベルＶLより低く設定す
る。 【効果】低電位側ノード２の電位変動ΔＶLが大きい場
合でも、ＭＮ１〜ＭＮ４のソースまたはドレインに相当
するｎ形拡散層とｐウエル（またはｐ基板）との間に存
在する寄生ダイオードがオンしないので、誤動作を防止
できる。
Description
【０００１】
【産業上の利用分野】本発明はメモリセルおよびメモリ
装置に係り、特にα線により引き起こされるソフトエラ
ーに対する耐性を向上させた半導体メモリセルおよびこ
のセルを用いたメモリ装置に関する。
装置に係り、特にα線により引き起こされるソフトエラ
ーに対する耐性を向上させた半導体メモリセルおよびこ
のセルを用いたメモリ装置に関する。
【０００２】
【従来技術】従来、メモリセルのソフトエラー対策とし
て、例えばＣＭＯＳまたはＢｉＣＭＯＳメモリに用いら
れるスタティック型メモリセルの情報蓄積ノードに、容
量を付加する方法が知られている。容量の付加方法とし
てはいくつかの方法が考えられるが、小面積のメモリセ
ルを実現するためには、付加する容量はできるだけ小容
量でメモリセルの蓄積電荷を増大する効果の高い方法が
望ましい。
て、例えばＣＭＯＳまたはＢｉＣＭＯＳメモリに用いら
れるスタティック型メモリセルの情報蓄積ノードに、容
量を付加する方法が知られている。容量の付加方法とし
てはいくつかの方法が考えられるが、小面積のメモリセ
ルを実現するためには、付加する容量はできるだけ小容
量でメモリセルの蓄積電荷を増大する効果の高い方法が
望ましい。
【０００３】このような蓄積電荷を増大する容量の付加
方法として、メモリセルの二つの情報蓄積ノード間に容
量を接続する方法が有効であることが、アイ・イー・イ
ー・イー・ジャーナル・オブ・ソリッドステート・サー
キッツ，Vol. SC-22, No. 3,1987年6月号, 430ページか
ら436ページ（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯ
ＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， Vol. SC-22,
No. 3, June 1987, pp. 430-436)に示されている。
方法として、メモリセルの二つの情報蓄積ノード間に容
量を接続する方法が有効であることが、アイ・イー・イ
ー・イー・ジャーナル・オブ・ソリッドステート・サー
キッツ，Vol. SC-22, No. 3,1987年6月号, 430ページか
ら436ページ（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯ
ＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， Vol. SC-22,
No. 3, June 1987, pp. 430-436)に示されている。
【０００４】図２は、この従来方法による対策を行った
メモリセルの等価回路図である。図２において参照符号
１００はメモリセルを示し、このメモリセル１００はト
ランスファＭＯＳトランジスタＭＮ１，ＭＮ２と、駆動
ＭＯＳトランジスタＭＮ３，ＭＮ４と、負荷ＭＯＳトラ
ンジスタＭＰ１，ＭＰ２と、および二つの情報蓄積ノー
ド（ノード１とノード２）間に付加された容量ＣCとか
ら構成される。図３は、このような構成のメモリセルの
α線により誘起された雑音電流Ｉαに対するメモリセル
の応答を記述するための等価回路図である。以下、図２
および図３を用いて、この情報蓄積ノード間に容量を付
加する従来方法によって、メモリセル１００のソフトエ
ラー耐性が増大する機構について説明する。
メモリセルの等価回路図である。図２において参照符号
１００はメモリセルを示し、このメモリセル１００はト
ランスファＭＯＳトランジスタＭＮ１，ＭＮ２と、駆動
ＭＯＳトランジスタＭＮ３，ＭＮ４と、負荷ＭＯＳトラ
ンジスタＭＰ１，ＭＰ２と、および二つの情報蓄積ノー
ド（ノード１とノード２）間に付加された容量ＣCとか
ら構成される。図３は、このような構成のメモリセルの
α線により誘起された雑音電流Ｉαに対するメモリセル
の応答を記述するための等価回路図である。以下、図２
および図３を用いて、この情報蓄積ノード間に容量を付
加する従来方法によって、メモリセル１００のソフトエ
ラー耐性が増大する機構について説明する。
【０００５】図３の等価回路において、ノード１とノー
ド２は図２におけるメモリセル１００の情報蓄積ノード
であり、容量Ｃ1とＣ2はそれぞれノード１およびノード
２の対接地容量を表わす。これらの容量Ｃ1，Ｃ2は、主
にトランジスタＭＮ１〜ＭＮ４およびＭＰ１，ＭＰ２の
拡散層とウエルまたは基板との間の寄生容量からなる。
また、容量Ｃ3はノード１とノード２との間の結合容量
であり、トランジスタＭＮ３とＭＮ４の拡散層−ゲート
間の寄生容量と両ノードの間に付加した容量ＣCとから
なる。
ド２は図２におけるメモリセル１００の情報蓄積ノード
であり、容量Ｃ1とＣ2はそれぞれノード１およびノード
２の対接地容量を表わす。これらの容量Ｃ1，Ｃ2は、主
にトランジスタＭＮ１〜ＭＮ４およびＭＰ１，ＭＰ２の
拡散層とウエルまたは基板との間の寄生容量からなる。
また、容量Ｃ3はノード１とノード２との間の結合容量
であり、トランジスタＭＮ３とＭＮ４の拡散層−ゲート
間の寄生容量と両ノードの間に付加した容量ＣCとから
なる。
【０００６】α線の入射により引き起こされる雑音電流
Ｉαのパルス幅は、一般的に１００ｐｓ程度であり、Ｍ
ＯＳトランジスタのオン抵抗と情報蓄積ノードの容量と
から決まる時定数に比較して小さいので、情報蓄積ノー
ドの電位変動は、図３に示すように容量のみから構成さ
れる等価回路で表わすことができる。また、雑音電流Ｉ
αの向きは、α線がｎＭＯＳトランジスタＭＮ1〜ＭＮ4
に入射する場合とｐＭＯＳトランジスタＭＰ１，ＭＰ２
に入射する場合とで異なる。しかし、通常のメモリセル
では、ｐＭＯＳトランジスタの占有面積はｎＭＯＳトラ
ンジスタと比べてはるかに小さいので、α線が入射して
もｐＭＯＳトランジスタに流れる雑音電流Ｉαは小さ
い。従って、ソフトエラーが発生するのは、α線がｎＭ
ＯＳトランジスタに入射して、矢印の向きに雑音電流Ｉ
αが流れることにより、高電位側ノードの電位を引き下
げる場合であると考えてよい。以下では、この場合のソ
フトエラーについて説明する。
Ｉαのパルス幅は、一般的に１００ｐｓ程度であり、Ｍ
ＯＳトランジスタのオン抵抗と情報蓄積ノードの容量と
から決まる時定数に比較して小さいので、情報蓄積ノー
ドの電位変動は、図３に示すように容量のみから構成さ
れる等価回路で表わすことができる。また、雑音電流Ｉ
αの向きは、α線がｎＭＯＳトランジスタＭＮ1〜ＭＮ4
に入射する場合とｐＭＯＳトランジスタＭＰ１，ＭＰ２
に入射する場合とで異なる。しかし、通常のメモリセル
では、ｐＭＯＳトランジスタの占有面積はｎＭＯＳトラ
ンジスタと比べてはるかに小さいので、α線が入射して
もｐＭＯＳトランジスタに流れる雑音電流Ｉαは小さ
い。従って、ソフトエラーが発生するのは、α線がｎＭ
ＯＳトランジスタに入射して、矢印の向きに雑音電流Ｉ
αが流れることにより、高電位側ノードの電位を引き下
げる場合であると考えてよい。以下では、この場合のソ
フトエラーについて説明する。
【０００７】いま、メモリセル１００が情報保持状態に
あって、ノード１の電位が高レベルＶH、ノード２の電
位が低レベルＶLであると仮定すると、α線の入射によ
りソフトエラーが発生するのは、α線によって誘起され
た雑音電流Ｉαによりノード１の電位が低下し、ノード
２の電位よりも低くなった場合である。従って、ソフト
エラー発生の臨界条件は次の（１）式で与えられる。
あって、ノード１の電位が高レベルＶH、ノード２の電
位が低レベルＶLであると仮定すると、α線の入射によ
りソフトエラーが発生するのは、α線によって誘起され
た雑音電流Ｉαによりノード１の電位が低下し、ノード
２の電位よりも低くなった場合である。従って、ソフト
エラー発生の臨界条件は次の（１）式で与えられる。
【０００８】
【数３】
【０００９】ここで、ΔＶH、ΔＶLは、それぞれ雑音電
流Ｉαによるノード１，２の電位変動量である。ノード
１の電位変動は、容量Ｃ3とＣ2とで容量分割されてノー
ド２に現れるので、ΔＶHとΔＶLとの間には次の（２）
式の関係が成り立つ。
流Ｉαによるノード１，２の電位変動量である。ノード
１の電位変動は、容量Ｃ3とＣ2とで容量分割されてノー
ド２に現れるので、ΔＶHとΔＶLとの間には次の（２）
式の関係が成り立つ。
【００１０】
【数４】
【００１１】（２）式を（１）式に代入し、ＶH−ＶL＝
ＶS（メモリセルの信号振幅）と書くと次の（３）式お
よび（４）式が得られる。
ＶS（メモリセルの信号振幅）と書くと次の（３）式お
よび（４）式が得られる。
【００１２】
【数５】
【００１３】メモリセル１００にエラーを起こすために
ノード１に加えなければならない最小の電荷をメモリセ
ルの蓄積電荷Ｑｍと定義すると、Ｑｍは次の（５）式に
示すようにノード１とグラウンドとの間の等価容量と、
（３）式で与えられるΔＶHとの積に等しい。更に、通
常のメモリセルではＣ1＝Ｃ2であるので、（５）式は
（６）式のように簡略化される。
ノード１に加えなければならない最小の電荷をメモリセ
ルの蓄積電荷Ｑｍと定義すると、Ｑｍは次の（５）式に
示すようにノード１とグラウンドとの間の等価容量と、
（３）式で与えられるΔＶHとの積に等しい。更に、通
常のメモリセルではＣ1＝Ｃ2であるので、（５）式は
（６）式のように簡略化される。
【００１４】
【数６】
【００１５】（６）式より、メモリセル１００の情報蓄
積ノード間に容量ＣCを付加する（Ｃ3を増やす）ことに
よって、情報蓄積ノードに対接地容量を付加する（Ｃ1
およびＣ2を増やす）場合と比較して同じ容量では２倍
の蓄積電荷増大効果が得られることがわかる。しかも、
前者ではメモリセル１個について１個の容量を付加すれ
ば良いため、単位容量当たりでは前者は後者の４倍の蓄
積電荷増大効果が得られることになる。
積ノード間に容量ＣCを付加する（Ｃ3を増やす）ことに
よって、情報蓄積ノードに対接地容量を付加する（Ｃ1
およびＣ2を増やす）場合と比較して同じ容量では２倍
の蓄積電荷増大効果が得られることがわかる。しかも、
前者ではメモリセル１個について１個の容量を付加すれ
ば良いため、単位容量当たりでは前者は後者の４倍の蓄
積電荷増大効果が得られることになる。
【００１６】このように、メモリセル１００の二つの情
報蓄積ノード１，２間に対し、容量ＣCを付加するとい
う従来方法により大きな蓄積電荷増大効果を生ずるの
は、この容量ＣCが高電位側のノード１の電位の低下を
妨げるだけでなく、高電位側のノード１の電位の低下に
ともなって低電位側のノード２の電位も低下させるた
め、両ノード１，２の電位の逆転がより起こりにくくな
るからである。
報蓄積ノード１，２間に対し、容量ＣCを付加するとい
う従来方法により大きな蓄積電荷増大効果を生ずるの
は、この容量ＣCが高電位側のノード１の電位の低下を
妨げるだけでなく、高電位側のノード１の電位の低下に
ともなって低電位側のノード２の電位も低下させるた
め、両ノード１，２の電位の逆転がより起こりにくくな
るからである。
【００１７】しかし、本発明者等は、図３に示した等価
回路は低電位側のノード２の電位変動ΔＶLが０．８Ｖ
程度以上となる場合には有効ではなく、（６）式が成り
立たなくなることに着目した。これは、ｎＭＯＳトラン
ジスタＭＮ１〜ＭＮ４が形成されているｐウエルと、ソ
ースまたはドレインのｎ形拡散層との間に形成されるｐ
ｎ接合、すなわち寄生ダイオードがオンするからであ
る。従来のメモリセルでは図２に示すように、情報保持
状態におけるメモリセル１００の低電位側の電位はｐウ
エルの電位と同電位（ＶEE）となるように設計されてい
る。このため、メモリセル１００の低電位側ノード２の
電位は情報保持状態における電位ＶLから上記寄生ダイ
オードがオンする電圧ＶF、すなわち０．８Ｖ程度低い
電位でクランプされ、（２）式が成り立たなくなる。こ
の場合、容量Ｃ3は一端が等価的に接地された容量とみ
なせるため、メモリセル１００の蓄積電荷Ｑｍは次の
（７）式のようになり、（６）式で与えられる値よりも
減少してしまうことになる。
回路は低電位側のノード２の電位変動ΔＶLが０．８Ｖ
程度以上となる場合には有効ではなく、（６）式が成り
立たなくなることに着目した。これは、ｎＭＯＳトラン
ジスタＭＮ１〜ＭＮ４が形成されているｐウエルと、ソ
ースまたはドレインのｎ形拡散層との間に形成されるｐ
ｎ接合、すなわち寄生ダイオードがオンするからであ
る。従来のメモリセルでは図２に示すように、情報保持
状態におけるメモリセル１００の低電位側の電位はｐウ
エルの電位と同電位（ＶEE）となるように設計されてい
る。このため、メモリセル１００の低電位側ノード２の
電位は情報保持状態における電位ＶLから上記寄生ダイ
オードがオンする電圧ＶF、すなわち０．８Ｖ程度低い
電位でクランプされ、（２）式が成り立たなくなる。こ
の場合、容量Ｃ3は一端が等価的に接地された容量とみ
なせるため、メモリセル１００の蓄積電荷Ｑｍは次の
（７）式のようになり、（６）式で与えられる値よりも
減少してしまうことになる。
【００１８】
【数７】
【００１９】ここで、（４）式から明らかなように、Δ
ＶLが０．８Ｖ程度より大きくなるかどうかはＣ2（＝Ｃ
1）とＣ3との比およびメモリセルの信号振幅ＶSとから
決まる。例えば、加工寸法０．４μｍのプロセスを用い
て作製したメモリセル１００の例では、Ｃ2は約３ｆＦ
であり、十分なソフトエラー耐性を確保するためにはＣ
3を２〜３ｆＦとする必要がある。このメモリセルの信
号振幅ＶSは３．３Ｖであるので、ΔＶLは２．２Ｖ〜
３．３Ｖとなって、０．８Ｖよりも大きくクランプの影
響を無視することはできないことがわかる。
ＶLが０．８Ｖ程度より大きくなるかどうかはＣ2（＝Ｃ
1）とＣ3との比およびメモリセルの信号振幅ＶSとから
決まる。例えば、加工寸法０．４μｍのプロセスを用い
て作製したメモリセル１００の例では、Ｃ2は約３ｆＦ
であり、十分なソフトエラー耐性を確保するためにはＣ
3を２〜３ｆＦとする必要がある。このメモリセルの信
号振幅ＶSは３．３Ｖであるので、ΔＶLは２．２Ｖ〜
３．３Ｖとなって、０．８Ｖよりも大きくクランプの影
響を無視することはできないことがわかる。
【００２０】さらに、今後加工寸法の微細化が進むと、
メモリセルに収集される雑音電荷量は加工寸法に比例し
て減少するのに対し、ＭＯＳトランジスタの拡散層とウ
エルまたは基板との間の接合容量は、加工寸法の２乗に
比例して急激に減少する。従って、Ｃ3として付加しな
ければならない容量はＣ1、Ｃ2に比較して相対的に増大
し、ΔＶLはさらに増大することになる。
メモリセルに収集される雑音電荷量は加工寸法に比例し
て減少するのに対し、ＭＯＳトランジスタの拡散層とウ
エルまたは基板との間の接合容量は、加工寸法の２乗に
比例して急激に減少する。従って、Ｃ3として付加しな
ければならない容量はＣ1、Ｃ2に比較して相対的に増大
し、ΔＶLはさらに増大することになる。
【００２１】このようにΔＶLが０．８Ｖに対して大き
い場合は、上に述べたようにメモリセル１００の蓄積電
荷Ｑｍは（６）式ではなく（７）式で表され、Ｃ3とし
て付加した容量の効果が半分に減少してしまう。このた
め、十分なソフトエラー耐性を確保するためには大きな
容量を付加することが必要となり、メモリセルの面積の
増大をもたらすという問題点がある。
い場合は、上に述べたようにメモリセル１００の蓄積電
荷Ｑｍは（６）式ではなく（７）式で表され、Ｃ3とし
て付加した容量の効果が半分に減少してしまう。このた
め、十分なソフトエラー耐性を確保するためには大きな
容量を付加することが必要となり、メモリセルの面積の
増大をもたらすという問題点がある。
【００２２】
【発明が解決しようとする課題】本発明の目的は、従来
技術におけるこの問題点を解決し、小面積でα線ソフト
エラー耐性の高いメモリセルおよびメモリ装置を実現す
ることである。
技術におけるこの問題点を解決し、小面積でα線ソフト
エラー耐性の高いメモリセルおよびメモリ装置を実現す
ることである。
【００２３】
【課題を解決するための手段】本発明に係るメモリセル
は、第１の導電型の導電層中にドレインとソースとが形
成され、ゲートとドレインとが互いに交差接続された二
つの情報蓄積ノードを有する少なくとも２個の第２の導
電型チャネルのＭＯＳトランジスタを含むスタティック
型メモリセルにおいて、第１の導電型の導電層の電位Ｖ
bbを、第２の導電型チャネルのＭＯＳトランジスタのド
レインと第１の導電型の導電層とで形成される寄生ダイ
オードが、α線により引き起こされる雑音電流に起因す
る情報ノードの電位変動によってオンしない電圧レベル
で、かつ、第２の導電型チャネルのＭＯＳトランジスタ
のソースとは異なる電圧レベルに設定することを特徴と
する。
は、第１の導電型の導電層中にドレインとソースとが形
成され、ゲートとドレインとが互いに交差接続された二
つの情報蓄積ノードを有する少なくとも２個の第２の導
電型チャネルのＭＯＳトランジスタを含むスタティック
型メモリセルにおいて、第１の導電型の導電層の電位Ｖ
bbを、第２の導電型チャネルのＭＯＳトランジスタのド
レインと第１の導電型の導電層とで形成される寄生ダイ
オードが、α線により引き起こされる雑音電流に起因す
る情報ノードの電位変動によってオンしない電圧レベル
で、かつ、第２の導電型チャネルのＭＯＳトランジスタ
のソースとは異なる電圧レベルに設定することを特徴と
する。
【００２４】この場合、前記メモリセルの二つの情報蓄
積ノード（ノード１及びノード２）間に容量ＣCを付加
すれば、メモリセルの蓄積電荷が大きくなりソフトエラ
ー耐性増大に好適である。
積ノード（ノード１及びノード２）間に容量ＣCを付加
すれば、メモリセルの蓄積電荷が大きくなりソフトエラ
ー耐性増大に好適である。
【００２５】前記第１の導電型の導電層がｐウェルであ
り、第２の導電型チャネルのＭＯＳトランジスがｎチャ
ネルＭＯＳトランジスタである場合は、ｐウェルの電位
Ｖbbをメモリセルの信号電位の低レベルＶLよりも低
く、次式で表されるように設定すれば、低電位側ノード
の電位がクランプされる電位はＶL−ＶFからＶbb−ＶF
に低下するから、高電位側ノードと低電位側ノードの電
位の逆転が起こりにくくなる。
り、第２の導電型チャネルのＭＯＳトランジスがｎチャ
ネルＭＯＳトランジスタである場合は、ｐウェルの電位
Ｖbbをメモリセルの信号電位の低レベルＶLよりも低
く、次式で表されるように設定すれば、低電位側ノード
の電位がクランプされる電位はＶL−ＶFからＶbb−ＶF
に低下するから、高電位側ノードと低電位側ノードの電
位の逆転が起こりにくくなる。
【００２６】
【数８】
【００２７】ここでＶFは、ｎチャネルのＭＯＳトラン
ジスタのドレインとｐウエルとで形成される寄生ダイオ
ードがオンする電圧であり、約０．８Ｖである。また、
低電位側ノードの電位低下量ΔＶLの最大値は、（４）
式から（Ｃ3／Ｃ2）Ｖｓであるから、この（８）式で表
される条件が満たされていれば低電位側ノードの電位は
全くクランプされること無く低下する。これにより、
（６）式で表される大きな蓄積電荷増大効果を得ること
ができる。
ジスタのドレインとｐウエルとで形成される寄生ダイオ
ードがオンする電圧であり、約０．８Ｖである。また、
低電位側ノードの電位低下量ΔＶLの最大値は、（４）
式から（Ｃ3／Ｃ2）Ｖｓであるから、この（８）式で表
される条件が満たされていれば低電位側ノードの電位は
全くクランプされること無く低下する。これにより、
（６）式で表される大きな蓄積電荷増大効果を得ること
ができる。
【００２８】また、前記第１の導電型の導電層がｎウェ
ルであり、第２の導電型チャネルのＭＯＳトランジスタ
がｐチャネルＭＯＳトランジスタである場合は、ｎウェ
ルの電位Ｖbbをメモリセルの信号電位の高レベルＶHよ
りも低く、次式で表されるように設定すれば寄生ダイオ
ードによってメモリセルの高電位側ノードの電位がクラ
ンプするのを防止できる。
ルであり、第２の導電型チャネルのＭＯＳトランジスタ
がｐチャネルＭＯＳトランジスタである場合は、ｎウェ
ルの電位Ｖbbをメモリセルの信号電位の高レベルＶHよ
りも低く、次式で表されるように設定すれば寄生ダイオ
ードによってメモリセルの高電位側ノードの電位がクラ
ンプするのを防止できる。
【００２９】
【数９】
【００３０】ここでＶFは、ｐチャネルのＭＯＳトラン
ジスタのドレインとｎウエルとで形成される寄生ダイオ
ードがオンする電圧であり、約０．８Ｖである。
ジスタのドレインとｎウエルとで形成される寄生ダイオ
ードがオンする電圧であり、約０．８Ｖである。
【００３１】また、メモリセルを構成する基板とｎウェ
ル層との間にｎ型高不純物濃度層を設け、このｎ型高不
純物濃度層を高電位に接続すれば、さらに基板からの雑
音電荷を遮蔽することができ、ソフトエラー対策に好適
である。
ル層との間にｎ型高不純物濃度層を設け、このｎ型高不
純物濃度層を高電位に接続すれば、さらに基板からの雑
音電荷を遮蔽することができ、ソフトエラー対策に好適
である。
【００３２】或いは、基板とウェルの間およびトランジ
スタ同志の間を二酸化シリコン層で分離する構成として
も、基板からの雑音電荷を遮蔽することができ、さらに
ソフトエラー対策に好適である。
スタ同志の間を二酸化シリコン層で分離する構成として
も、基板からの雑音電荷を遮蔽することができ、さらに
ソフトエラー対策に好適である。
【００３３】前記第１の導電型の導電層がｐウェルであ
り、第２の導電型チャネルのＭＯＳトランジスがｎチャ
ネルＭＯＳトランジスタである前記メモリセルを複数用
いたメモリ装置の場合は、ｐウェルの電位Ｖbbを低電位
側の電源電圧ＶEEよりも低く設定することにより、或い
は前記第１の導電型の導電層がｎウェルであり、第２の
導電型チャネルのＭＯＳトランジスがｐチャネルＭＯＳ
トランジスタである前記メモリセルを複数用いたメモリ
装置の場合は、ｎウェルの電位Ｖbbを高電位側の電源電
圧よりも高く設定することにより、寄生ダイオードの動
作によってメモリセルがクランプするのを防止すること
ができる。
り、第２の導電型チャネルのＭＯＳトランジスがｎチャ
ネルＭＯＳトランジスタである前記メモリセルを複数用
いたメモリ装置の場合は、ｐウェルの電位Ｖbbを低電位
側の電源電圧ＶEEよりも低く設定することにより、或い
は前記第１の導電型の導電層がｎウェルであり、第２の
導電型チャネルのＭＯＳトランジスがｐチャネルＭＯＳ
トランジスタである前記メモリセルを複数用いたメモリ
装置の場合は、ｎウェルの電位Ｖbbを高電位側の電源電
圧よりも高く設定することにより、寄生ダイオードの動
作によってメモリセルがクランプするのを防止すること
ができる。
【００３４】また更に、前記第１の導電型の導電層がｐ
ウェルであり、第２の導電型チャネルのＭＯＳトランジ
スがｎチャネルＭＯＳトランジスタである前記メモリセ
ルを複数用いたメモリ装置の場合は、メモリセルの信号
電位の低レベルＶLをメモリ装置の低電位側の電源電圧
ＶEEよりも高く設定することにより、或いは前記第１の
導電型の導電層がｎウェルであり、第２の導電型チャネ
ルのＭＯＳトランジスがｐチャネルＭＯＳトランジスタ
である前記メモリセルを複数用いたメモリ装置の場合
は、メモリセルの信号電位の高レベルＶHをメモリ装置
の高電位側の電源電圧よりも低く設定することにより、
メモリ装置の高速化を図ることができると共にＥＣＬ−
ＭＯＳレベル変換回路を設けることなく周辺回路を全て
ＥＣＬ回路で構成することができる。
ウェルであり、第２の導電型チャネルのＭＯＳトランジ
スがｎチャネルＭＯＳトランジスタである前記メモリセ
ルを複数用いたメモリ装置の場合は、メモリセルの信号
電位の低レベルＶLをメモリ装置の低電位側の電源電圧
ＶEEよりも高く設定することにより、或いは前記第１の
導電型の導電層がｎウェルであり、第２の導電型チャネ
ルのＭＯＳトランジスがｐチャネルＭＯＳトランジスタ
である前記メモリセルを複数用いたメモリ装置の場合
は、メモリセルの信号電位の高レベルＶHをメモリ装置
の高電位側の電源電圧よりも低く設定することにより、
メモリ装置の高速化を図ることができると共にＥＣＬ−
ＭＯＳレベル変換回路を設けることなく周辺回路を全て
ＥＣＬ回路で構成することができる。
【００３５】
【実施例】以下、本発明に係るメモリセル及びこのメモ
リセルを用いたメモリ装置の実施例につき、図１および
図４乃至図１１を用いて詳細に説明する。
リセルを用いたメモリ装置の実施例につき、図１および
図４乃至図１１を用いて詳細に説明する。
【００３６】＜実施例１＞図１は、本発明に係るメモリ
セルの一実施例を示す等価回路図である。図１において
参照符号２００はメモリセルを示し、このメモリセル２
００は４個のｎチャンネルＭＯＳトランジスタＭＮ１，
ＭＮ２，ＭＮ３，ＭＮ４と、２個のｐチャンネルＭＯＳ
トランジスタＭＰ１，ＭＰ２とから構成されている。こ
こで、ＭＮ１，ＭＮ２はトランスファＭＯＳトランジス
タ、ＭＮ３，ＭＮ４は駆動ＭＯＳトランジスタであり、
ＭＰ１，ＭＰ２は負荷ＭＯＳトランジスタである。ま
た、ノード１とノード２は情報蓄積ノードであり、容量
ＣCはメモリセルの蓄積電荷を増大させるためにノード
１とノード２との間に付加した容量である。なお、この
容量ＣCは、ノード１とノード２の間に存在するトラン
ジスタＭＮ３とＭＮ４の拡散層−ゲート間寄生容量の容
量値で充分であれば、必ずしも新たに付加する必要はな
い。
セルの一実施例を示す等価回路図である。図１において
参照符号２００はメモリセルを示し、このメモリセル２
００は４個のｎチャンネルＭＯＳトランジスタＭＮ１，
ＭＮ２，ＭＮ３，ＭＮ４と、２個のｐチャンネルＭＯＳ
トランジスタＭＰ１，ＭＰ２とから構成されている。こ
こで、ＭＮ１，ＭＮ２はトランスファＭＯＳトランジス
タ、ＭＮ３，ＭＮ４は駆動ＭＯＳトランジスタであり、
ＭＰ１，ＭＰ２は負荷ＭＯＳトランジスタである。ま
た、ノード１とノード２は情報蓄積ノードであり、容量
ＣCはメモリセルの蓄積電荷を増大させるためにノード
１とノード２との間に付加した容量である。なお、この
容量ＣCは、ノード１とノード２の間に存在するトラン
ジスタＭＮ３とＭＮ４の拡散層−ゲート間寄生容量の容
量値で充分であれば、必ずしも新たに付加する必要はな
い。
【００３７】図１に示すように、負荷ＭＯＳトランジス
タＭＰ１，ＭＰ２のドレインはグラウンドに接続されて
おり、駆動ＭＯＳトランジスタＭＮ３，ＭＮ４のソース
は負の電源ＶEEに接続されているため、本実施例の場合
のメモリセル２００の信号電位は高レベルＶHが０Ｖ、
低レベルＶLがＶEEとなっている。また、ＭＮ１〜ＭＮ
４のｐウエル（またはｐ基板）の電位Ｖbbは、Ｖbb発生
回路２１０によって、ＶEEより低い電位にバイアスされ
ている。特に、（８）式で表わされる条件を満たすよう
にするためには電位Ｖbbを次式のように設定すれば良
い。
タＭＰ１，ＭＰ２のドレインはグラウンドに接続されて
おり、駆動ＭＯＳトランジスタＭＮ３，ＭＮ４のソース
は負の電源ＶEEに接続されているため、本実施例の場合
のメモリセル２００の信号電位は高レベルＶHが０Ｖ、
低レベルＶLがＶEEとなっている。また、ＭＮ１〜ＭＮ
４のｐウエル（またはｐ基板）の電位Ｖbbは、Ｖbb発生
回路２１０によって、ＶEEより低い電位にバイアスされ
ている。特に、（８）式で表わされる条件を満たすよう
にするためには電位Ｖbbを次式のように設定すれば良
い。
【００３８】
【数１０】
【００３９】このようにすれば、α線により発生する雑
音電流によって高電位側ノードの電位が低下したとき
に、低電位側ノードの電位はクランプされることなく低
下するので両ノード１，２の電位の逆転が起こりにくく
なる。例えば、前述の加工寸法０．４μｍのプロセスを
用いて作製したメモリセル１００では（Ｃ3／Ｃ2）ＶS
の値は２．２Ｖ〜３．３Ｖ、寄生ダイオードのオンする
電圧ＶFは約０．８Ｖであるから、ｐウエル（またはｐ
基板）の電位Ｖbbを電源電圧ＶEEより１．４Ｖ〜２．５
Ｖ低い電位にすれば良い。例えば、電源電位ＶEEを−
３．３Ｖとすれば、電位Ｖbbは−４．７Ｖ〜−５．８Ｖ
程度の値にすれば良い。
音電流によって高電位側ノードの電位が低下したとき
に、低電位側ノードの電位はクランプされることなく低
下するので両ノード１，２の電位の逆転が起こりにくく
なる。例えば、前述の加工寸法０．４μｍのプロセスを
用いて作製したメモリセル１００では（Ｃ3／Ｃ2）ＶS
の値は２．２Ｖ〜３．３Ｖ、寄生ダイオードのオンする
電圧ＶFは約０．８Ｖであるから、ｐウエル（またはｐ
基板）の電位Ｖbbを電源電圧ＶEEより１．４Ｖ〜２．５
Ｖ低い電位にすれば良い。例えば、電源電位ＶEEを−
３．３Ｖとすれば、電位Ｖbbは−４．７Ｖ〜−５．８Ｖ
程度の値にすれば良い。
【００４０】この様子を従来例の場合と比較して図４に
示す。図４は、ノード１を高電位側として、α線により
引き起こされた雑音電流が高電位側ノード１に流入した
場合のノード１およびノード２の電位の変化を表す特性
線図であり、（Ａ）は図１に示したＶbb発生回路２１０
によりバイアスされたメモリセル２００の特性線図、
（Ｂ）は図２に示した従来のメモリセル１００の特性線
図である。図４の（Ａ）に示すように、本発明のメモリ
セル２００では高電位側のノード１の電位が低下するに
従い低電位側のノード２の電位も低下するため電位の反
転が起こらない。これに対し、図４の（Ｂ）に示すよう
に、従来例のメモリセル１００では高電位側のノード１
の電位が低下するに従い低電位側のノード２の電位も低
下するけれども、低電位側ノード２の電位がＶL−０．
８Ｖで寄生ダイオードが動作してクランプされてしまう
ため、ノード１とノード２の電位関係が反転し、ソフト
エラーが発生する。
示す。図４は、ノード１を高電位側として、α線により
引き起こされた雑音電流が高電位側ノード１に流入した
場合のノード１およびノード２の電位の変化を表す特性
線図であり、（Ａ）は図１に示したＶbb発生回路２１０
によりバイアスされたメモリセル２００の特性線図、
（Ｂ）は図２に示した従来のメモリセル１００の特性線
図である。図４の（Ａ）に示すように、本発明のメモリ
セル２００では高電位側のノード１の電位が低下するに
従い低電位側のノード２の電位も低下するため電位の反
転が起こらない。これに対し、図４の（Ｂ）に示すよう
に、従来例のメモリセル１００では高電位側のノード１
の電位が低下するに従い低電位側のノード２の電位も低
下するけれども、低電位側ノード２の電位がＶL−０．
８Ｖで寄生ダイオードが動作してクランプされてしまう
ため、ノード１とノード２の電位関係が反転し、ソフト
エラーが発生する。
【００４１】なお、上記ｐウエルのバイアス電位Ｖbbは
（１０）式の条件を満たすように設定するのが好適であ
るが、この条件を満たすことができない場合でもＶbbを
負の電源電圧ＶEEより低電位とすれば、ＶbbがＶEEと同
電位である場合と比較して低電位側のノードがクランプ
される電位は低下するので、ある程度のソフトエラー耐
性の向上効果を得ることができる。
（１０）式の条件を満たすように設定するのが好適であ
るが、この条件を満たすことができない場合でもＶbbを
負の電源電圧ＶEEより低電位とすれば、ＶbbがＶEEと同
電位である場合と比較して低電位側のノードがクランプ
される電位は低下するので、ある程度のソフトエラー耐
性の向上効果を得ることができる。
【００４２】本実施例に用いるＶbb発生回路２１０は、
所望の電位を発生することができる回路ならばどのよう
な回路形式のものでもよく、例えば図５に示す公知のチ
ャージポンプ回路２２０を用いることができる。このチ
ャージポンプ回路２２０の動作を簡単に説明する。この
回路は、１個のインバータＩＮＶと、３個の容量ＣAA，
ＣBB，ＣCCと、４個のｐＭＯＳトランジスタＱ1，Ｑ2，
Ｑ3，Ｑ4とで構成されている。この回路に、例えば０〜
＋ＶCCで振幅するクロック信号が入力すると、容量結合
された各ｐＭＯＳトランジスタがそれぞれ適宜オン・オ
フ動作し、クロック信号の１サイクルごとにＶbb出力端
子からＱ4を介してＱ2へ向かって電流が流れるが、逆方
向には流れないので、Ｖbb出力端子の電位を少しずつ低
下させる。Ｖbb出力端子の電位は、Ｑ4のしきい電圧を
Ｖthとすると、最終的には−（ＶCC−Ｖth）の負の電圧
に達する。所望の値の負の電圧を得るには、このチャー
ジポンプ回路２２０に適当なレベルシフト回路を付加す
れば良い。
所望の電位を発生することができる回路ならばどのよう
な回路形式のものでもよく、例えば図５に示す公知のチ
ャージポンプ回路２２０を用いることができる。このチ
ャージポンプ回路２２０の動作を簡単に説明する。この
回路は、１個のインバータＩＮＶと、３個の容量ＣAA，
ＣBB，ＣCCと、４個のｐＭＯＳトランジスタＱ1，Ｑ2，
Ｑ3，Ｑ4とで構成されている。この回路に、例えば０〜
＋ＶCCで振幅するクロック信号が入力すると、容量結合
された各ｐＭＯＳトランジスタがそれぞれ適宜オン・オ
フ動作し、クロック信号の１サイクルごとにＶbb出力端
子からＱ4を介してＱ2へ向かって電流が流れるが、逆方
向には流れないので、Ｖbb出力端子の電位を少しずつ低
下させる。Ｖbb出力端子の電位は、Ｑ4のしきい電圧を
Ｖthとすると、最終的には−（ＶCC−Ｖth）の負の電圧
に達する。所望の値の負の電圧を得るには、このチャー
ジポンプ回路２２０に適当なレベルシフト回路を付加す
れば良い。
【００４３】また、本実施例では負荷素子としてｐＭＯ
Ｓトランジスタを用いたメモリセルを示しているが、負
荷抵抗として高抵抗を用いたメモリセルに対しても本発
明を同様に適用することができる。
Ｓトランジスタを用いたメモリセルを示しているが、負
荷抵抗として高抵抗を用いたメモリセルに対しても本発
明を同様に適用することができる。
【００４４】図６は、図１に示したメモリセル２００の
具体的な構成の一実施例を示す要部断面構造図である。
駆動ＭＯＳトランジスタＭＮ３、ＭＮ４およびトランス
ファＭＯＳトランジスタＭＮ１、ＭＮ２はｎ形基板１７
中に設けられたｐウエル１４中に形成され、負荷ＭＯＳ
トランジスタＭＰ１、ＭＰ２はｎ形基板１７中に形成さ
れている（ただし、ＭＮ１、ＭＮ２、ＭＮ４、ＭＰ２は
図示されていない）。ｎ＋層１２および１３はそれぞれ
ＭＮ３のソースおよびドレインに相当するｎ形拡散層で
あり、ソース１２は負の電源電圧ＶEEに接続され、ドレ
イン１３はＭＰ１のソース１５およびＭＰ２とＭＮ４の
ゲート（図示していない）に接続されている。また、Ｍ
Ｐ１のドレイン１６はグラウンドに接続されている。ｐ
ウエル１４はｐ＋層１１を介して配線層１８に引き上げ
られ、図示しないＶbb発生回路２１０に接続される。な
お、配線層１８としては、タングステンまたはアルミニ
ウム等の金属、或いは多結晶シリコンを使用することが
できる。
具体的な構成の一実施例を示す要部断面構造図である。
駆動ＭＯＳトランジスタＭＮ３、ＭＮ４およびトランス
ファＭＯＳトランジスタＭＮ１、ＭＮ２はｎ形基板１７
中に設けられたｐウエル１４中に形成され、負荷ＭＯＳ
トランジスタＭＰ１、ＭＰ２はｎ形基板１７中に形成さ
れている（ただし、ＭＮ１、ＭＮ２、ＭＮ４、ＭＰ２は
図示されていない）。ｎ＋層１２および１３はそれぞれ
ＭＮ３のソースおよびドレインに相当するｎ形拡散層で
あり、ソース１２は負の電源電圧ＶEEに接続され、ドレ
イン１３はＭＰ１のソース１５およびＭＰ２とＭＮ４の
ゲート（図示していない）に接続されている。また、Ｍ
Ｐ１のドレイン１６はグラウンドに接続されている。ｐ
ウエル１４はｐ＋層１１を介して配線層１８に引き上げ
られ、図示しないＶbb発生回路２１０に接続される。な
お、配線層１８としては、タングステンまたはアルミニ
ウム等の金属、或いは多結晶シリコンを使用することが
できる。
【００４５】このように、本発明に係るメモリセル２０
０は、ｎチャネルＭＯＳトランジスタのソースの電位と
ｐウエルの電位とを別個に与える構造とすると共に、ｐ
ウエルの電位Ｖbbを（１０）式の条件を満足するように
Ｖbb発生回路２１０によって設定することにより、低電
位側のノードがクランプされるのを防止することができ
る。従って、低電位側ノードの電位変動ΔＶLが大きい
場合でも、付加容量ＣCを増大することなくメモリセル
の蓄積電荷増大効果が得られ、小面積でソフトエラー耐
性の高いメモリセルを実現することができる。
０は、ｎチャネルＭＯＳトランジスタのソースの電位と
ｐウエルの電位とを別個に与える構造とすると共に、ｐ
ウエルの電位Ｖbbを（１０）式の条件を満足するように
Ｖbb発生回路２１０によって設定することにより、低電
位側のノードがクランプされるのを防止することができ
る。従って、低電位側ノードの電位変動ΔＶLが大きい
場合でも、付加容量ＣCを増大することなくメモリセル
の蓄積電荷増大効果が得られ、小面積でソフトエラー耐
性の高いメモリセルを実現することができる。
【００４６】＜実施例２＞次に、本発明に係るメモリセ
ルの別の実施例を図７および図８を用いて説明する。図
７は本発明に係るメモリセルを示す等価回路図である。
図７において、図１に示した等価回路との相違点は、ｐ
ウエルまたはｐ基板の電位Ｖbbを負の電源電圧ＶEEに接
続し、メモリセル２０２の信号電位の低レベルＶLをＶ
SS発生回路２３０により設定している点である。すなわ
ち、本実施例では前記実施例１とは逆に、メモリセル２
０２の信号電位の低レベルＶLをＶEEより高い電位に設
定している。ここで、ＶSS発生回路２３０は電源電圧Ｖ
EEよりも高い電位（絶対値が小さな負の電圧）を発生す
る回路である。従って、結果的にはメモリセル２０２の
信号振幅ＶSを小さくすることになる。なお、本実施例
でも実施例１と同様に容量ＣCは、ノード１とノード２
の間に存在するトランジスタＭＮ３とＭＮ４の拡散層−
ゲート間寄生容量の容量値で充分であれば、必ずしも新
たに付加する必要はない。
ルの別の実施例を図７および図８を用いて説明する。図
７は本発明に係るメモリセルを示す等価回路図である。
図７において、図１に示した等価回路との相違点は、ｐ
ウエルまたはｐ基板の電位Ｖbbを負の電源電圧ＶEEに接
続し、メモリセル２０２の信号電位の低レベルＶLをＶ
SS発生回路２３０により設定している点である。すなわ
ち、本実施例では前記実施例１とは逆に、メモリセル２
０２の信号電位の低レベルＶLをＶEEより高い電位に設
定している。ここで、ＶSS発生回路２３０は電源電圧Ｖ
EEよりも高い電位（絶対値が小さな負の電圧）を発生す
る回路である。従って、結果的にはメモリセル２０２の
信号振幅ＶSを小さくすることになる。なお、本実施例
でも実施例１と同様に容量ＣCは、ノード１とノード２
の間に存在するトランジスタＭＮ３とＭＮ４の拡散層−
ゲート間寄生容量の容量値で充分であれば、必ずしも新
たに付加する必要はない。
【００４７】このメモリセル２０２において、低電位側
ノードの電位がクランプされるのを防止する前記（８）
式の条件を満足するためには、ＶSS発生回路２３０の出
力電圧ＶSSを次式の条件を満たすように設定すればよ
い。
ノードの電位がクランプされるのを防止する前記（８）
式の条件を満足するためには、ＶSS発生回路２３０の出
力電圧ＶSSを次式の条件を満たすように設定すればよ
い。
【００４８】
【数１１】
【００４９】例えば、加工寸法０．３μｍのプロセスを
用いて作製したメモリセル２０２では、微細回路の設計
上メモリサイズが変わりＣ2は約１５ｆＦ、α線ソフト
エラー耐性に必要なＣ3は約５ｆＦとなり、ＶFは約０．
８Ｖである。従って、メモリセル２０２の信号電位の低
レベルＶL（すなわちＶSS発生回路２３０の電位ＶSS）
は、ｐウエル（またはｐ基板）の電位Ｖbb（この場合は
電源電圧ＶEEに接続されている）を−４Ｖとすれば、−
２．５Ｖより高い値にすれば良い。
用いて作製したメモリセル２０２では、微細回路の設計
上メモリサイズが変わりＣ2は約１５ｆＦ、α線ソフト
エラー耐性に必要なＣ3は約５ｆＦとなり、ＶFは約０．
８Ｖである。従って、メモリセル２０２の信号電位の低
レベルＶL（すなわちＶSS発生回路２３０の電位ＶSS）
は、ｐウエル（またはｐ基板）の電位Ｖbb（この場合は
電源電圧ＶEEに接続されている）を−４Ｖとすれば、−
２．５Ｖより高い値にすれば良い。
【００５０】なお、図７に示すように、通常はｐウエル
の電位Ｖbbは負の電源電圧ＶEEと同電位とすればよい
が、必要ならば図１に示したＶbb発生回路２１０を用い
て適当な電位にバイアスしても良い。また、この（１
１）式の条件を満足できない場合でも、ＶSSをｐウエル
の電位Ｖbbよりも高い電位とすれば、ＶSSがｐウエルの
電位Ｖbbと同電位である場合よりも低電位側ノードのク
ランプ電位が低下するので、ある程度のソフトエラー耐
性の向上効果を得ることができる。
の電位Ｖbbは負の電源電圧ＶEEと同電位とすればよい
が、必要ならば図１に示したＶbb発生回路２１０を用い
て適当な電位にバイアスしても良い。また、この（１
１）式の条件を満足できない場合でも、ＶSSをｐウエル
の電位Ｖbbよりも高い電位とすれば、ＶSSがｐウエルの
電位Ｖbbと同電位である場合よりも低電位側ノードのク
ランプ電位が低下するので、ある程度のソフトエラー耐
性の向上効果を得ることができる。
【００５１】図８は、図７に示したメモリセル２０２の
具体的な構成の一実施例を示す要部断面構造図である。
本実施例ではｐ基板２０を用い、駆動ＭＯＳトランジス
タＭＮ３、ＭＮ４およびトランスファＭＯＳトランジス
タＭＮ１、ＭＮ２をｐウエル２１中に形成し、負荷ＭＯ
ＳトランジスタＭＰ１、ＭＰ２をｎウエル２２中に形成
している（ただし、ＭＮ１、ＭＮ２、ＭＮ４、ＭＰ２は
図示されていない）。ｐウエル２１はｐ基板２０を介し
て負の電源ＶEEに接続され、ｎウエル２２はｎ＋層２３
および２８を介してグラウンドに接続される。ｎ＋層２
４および２５はそれぞれＭＮ３のソースおよびドレイン
に相当するｎ形拡散層であり、ソース２４は電源ＶSSに
接続され、ドレイン２５はＭＰ１のソース２６およびＭ
Ｐ２とＭＮ４のゲート（図示していない）に接続されて
いる。一方、ＭＰ１のドレイン２７はグラウンドに接続
されている。
具体的な構成の一実施例を示す要部断面構造図である。
本実施例ではｐ基板２０を用い、駆動ＭＯＳトランジス
タＭＮ３、ＭＮ４およびトランスファＭＯＳトランジス
タＭＮ１、ＭＮ２をｐウエル２１中に形成し、負荷ＭＯ
ＳトランジスタＭＰ１、ＭＰ２をｎウエル２２中に形成
している（ただし、ＭＮ１、ＭＮ２、ＭＮ４、ＭＰ２は
図示されていない）。ｐウエル２１はｐ基板２０を介し
て負の電源ＶEEに接続され、ｎウエル２２はｎ＋層２３
および２８を介してグラウンドに接続される。ｎ＋層２
４および２５はそれぞれＭＮ３のソースおよびドレイン
に相当するｎ形拡散層であり、ソース２４は電源ＶSSに
接続され、ドレイン２５はＭＰ１のソース２６およびＭ
Ｐ２とＭＮ４のゲート（図示していない）に接続されて
いる。一方、ＭＰ１のドレイン２７はグラウンドに接続
されている。
【００５２】本実施例では、このように構成することに
より、メモリセル２０２の低電位側ノードの電位がクラ
ンプされるのを防止してα線によるソフトエラー耐性を
向上させるだけでなく、低レベルの信号電位ＶLを低電
圧化することができる。このため、次のような従来の難
点を解消することができる。
より、メモリセル２０２の低電位側ノードの電位がクラ
ンプされるのを防止してα線によるソフトエラー耐性を
向上させるだけでなく、低レベルの信号電位ＶLを低電
圧化することができる。このため、次のような従来の難
点を解消することができる。
【００５３】すなわち、従来の高速ＢｉＣＭＯＳメモリ
においては、外部回路とのインターフェース信号がＥＣ
Ｌレベルであるにもかかかわらず、メモリの内部回路は
ＢｉＣＭＯＳ回路を用いているためＭＯＳレベルであ
る。従って、ＥＣＬレベルを内部のＭＯＳレベルに変換
するＥＣＬ−ＭＯＳレベル変換回路が必要であった。と
ころが、このレベル変換回路は現在知られている最も高
速の回路形式を用いても約１ｎｓの遅延が避けられず、
アクセス時間を高速化することに難点があった。これに
対し、本実施例ではメモリセル２０２の低レベルの信号
電位ＶLを低電圧化することにより、信号振幅ＶSが電源
電圧ＶEEよりも小さく低振幅化できるので、メモリセル
を周辺回路より低電圧化すれば、ワード線の信号振幅を
低振幅化しワードドライバをＥＣＬ回路で構成すること
が可能になる。これにより、ＥＣＬ−ＭＯＳレベル変換
回路が不要となるためアクセス時間を大幅に高速化する
ことができ、その結果としてメモリ装置の動作を高速化
することが可能となる。
においては、外部回路とのインターフェース信号がＥＣ
Ｌレベルであるにもかかかわらず、メモリの内部回路は
ＢｉＣＭＯＳ回路を用いているためＭＯＳレベルであ
る。従って、ＥＣＬレベルを内部のＭＯＳレベルに変換
するＥＣＬ−ＭＯＳレベル変換回路が必要であった。と
ころが、このレベル変換回路は現在知られている最も高
速の回路形式を用いても約１ｎｓの遅延が避けられず、
アクセス時間を高速化することに難点があった。これに
対し、本実施例ではメモリセル２０２の低レベルの信号
電位ＶLを低電圧化することにより、信号振幅ＶSが電源
電圧ＶEEよりも小さく低振幅化できるので、メモリセル
を周辺回路より低電圧化すれば、ワード線の信号振幅を
低振幅化しワードドライバをＥＣＬ回路で構成すること
が可能になる。これにより、ＥＣＬ−ＭＯＳレベル変換
回路が不要となるためアクセス時間を大幅に高速化する
ことができ、その結果としてメモリ装置の動作を高速化
することが可能となる。
【００５４】＜実施例３＞さらに、ソフトエラーに十分
強くしかも高速で小面積のメモリセルを実現するための
本発明に係るメモリセルの別の実施例について、以下説
明する。
強くしかも高速で小面積のメモリセルを実現するための
本発明に係るメモリセルの別の実施例について、以下説
明する。
【００５５】ところで、図７に示す実施例においてはメ
モリセル２０２の信号振幅Ｖｓは電源電圧ＶEEよりも小
さくなっているため、（６）式から明らかなように図１
に示すメモリセル２００と比較して蓄積電荷Ｑｍは小さ
くなる。また、図１に示すメモリセル２００においても
素子加工寸法の縮小にともなって素子の耐圧が減少する
ためメモリセルの信号振幅Ｖｓを低減する必要があり、
蓄積電荷Ｑｍは減少する傾向にある。
モリセル２０２の信号振幅Ｖｓは電源電圧ＶEEよりも小
さくなっているため、（６）式から明らかなように図１
に示すメモリセル２００と比較して蓄積電荷Ｑｍは小さ
くなる。また、図１に示すメモリセル２００においても
素子加工寸法の縮小にともなって素子の耐圧が減少する
ためメモリセルの信号振幅Ｖｓを低減する必要があり、
蓄積電荷Ｑｍは減少する傾向にある。
【００５６】メモリセルに必要な蓄積電荷Ｑｍの大きさ
は、メモリセルに要求される耐α線性と収集される雑音
電荷の大きさとから決まる。例えば、大型計算機のキャ
ッシュメモリなどに用いられる超高速メモリにおいて
は、誤り訂正符号によるソフトエラー対策は動作速度を
損なうため用いることができないので、メモリセル自体
に高い耐α線性が要求される。その場合、大きな容量を
付加することにより必要な蓄積電荷Ｑｍを確保すること
は可能であるが、あまり大きな容量を付加すると動作速
度が遅くなってしまうという問題が生ずる。また、大き
な容量を付加したうえで高速動作をさせるためにはＭＯ
Ｓトランジスタのゲート幅を大きくする必要があるの
で、メモリセル面積が大きくなってしまう。
は、メモリセルに要求される耐α線性と収集される雑音
電荷の大きさとから決まる。例えば、大型計算機のキャ
ッシュメモリなどに用いられる超高速メモリにおいて
は、誤り訂正符号によるソフトエラー対策は動作速度を
損なうため用いることができないので、メモリセル自体
に高い耐α線性が要求される。その場合、大きな容量を
付加することにより必要な蓄積電荷Ｑｍを確保すること
は可能であるが、あまり大きな容量を付加すると動作速
度が遅くなってしまうという問題が生ずる。また、大き
な容量を付加したうえで高速動作をさせるためにはＭＯ
Ｓトランジスタのゲート幅を大きくする必要があるの
で、メモリセル面積が大きくなってしまう。
【００５７】従って、ソフトエラーに十分強くしかも高
速で小面積のメモリセルを実現するためには、前記実施
例２に示した構成に加えて他のソフトエラー対策が必要
である。図９は、このような対策を行ったメモリセルの
一実施例を示す要部断面図である。なお、本メモリセル
２０４の等価回路は図７と同様であり、信号電位の低レ
ベルＶLはＶSS発生回路２３０に接続され、電源電圧Ｖ
EEよりも高い電位に設定されている（不図示）。このメ
モリセル２０４は、情報蓄積ノードに収集される雑音電
荷を低減することにより、あまり大きな容量ＣCを付加
しなくても十分なソフトエラー耐性が得られるようにし
たものである。図９に示すように、駆動ＭＯＳトランジ
スタＭＮ３、ＭＮ４およびトランスファＭＯＳトランジ
スタＭＮ１、ＭＮ２（ただし、ＭＮ１、ＭＮ２、ＭＮ
４、ＭＰ２は図示されていない）はｐウエル３５中に形
成され、負荷ＭＯＳトランジスタＭＰ１、ＭＰ２はｎウ
エル３６中に形成される。ｐウエル３５はｎ＋層３４に
よってｐ基板４０から分離されており、ｐ＋層３１を介
して負の電源ＶEEに接続される。また、ｎウエル３６は
ｎ＋層３９を介してグラウンドに接続される。このよう
な構成とすることにより、α線によってｐ基板４０中に
発生した雑音電荷は、ｎ＋層３４に遮蔽されてメモリセ
ル２０４の情報蓄積ノード（ＭＮ３のドレイン３３等）
には集まらない。さらに、ｐウエル３５中に発生した雑
音電荷の一部もｎ＋層３４に吸収されるため、メモリセ
ル２０４の情報蓄積ノードに収集される雑音電荷を大幅
に低減することができる。
速で小面積のメモリセルを実現するためには、前記実施
例２に示した構成に加えて他のソフトエラー対策が必要
である。図９は、このような対策を行ったメモリセルの
一実施例を示す要部断面図である。なお、本メモリセル
２０４の等価回路は図７と同様であり、信号電位の低レ
ベルＶLはＶSS発生回路２３０に接続され、電源電圧Ｖ
EEよりも高い電位に設定されている（不図示）。このメ
モリセル２０４は、情報蓄積ノードに収集される雑音電
荷を低減することにより、あまり大きな容量ＣCを付加
しなくても十分なソフトエラー耐性が得られるようにし
たものである。図９に示すように、駆動ＭＯＳトランジ
スタＭＮ３、ＭＮ４およびトランスファＭＯＳトランジ
スタＭＮ１、ＭＮ２（ただし、ＭＮ１、ＭＮ２、ＭＮ
４、ＭＰ２は図示されていない）はｐウエル３５中に形
成され、負荷ＭＯＳトランジスタＭＰ１、ＭＰ２はｎウ
エル３６中に形成される。ｐウエル３５はｎ＋層３４に
よってｐ基板４０から分離されており、ｐ＋層３１を介
して負の電源ＶEEに接続される。また、ｎウエル３６は
ｎ＋層３９を介してグラウンドに接続される。このよう
な構成とすることにより、α線によってｐ基板４０中に
発生した雑音電荷は、ｎ＋層３４に遮蔽されてメモリセ
ル２０４の情報蓄積ノード（ＭＮ３のドレイン３３等）
には集まらない。さらに、ｐウエル３５中に発生した雑
音電荷の一部もｎ＋層３４に吸収されるため、メモリセ
ル２０４の情報蓄積ノードに収集される雑音電荷を大幅
に低減することができる。
【００５８】＜実施例４＞さらに図１０は、収集される
雑音電荷を低減するための手段を施した本発明に係るメ
モリセルの別の実施例を示す要部断面図である。なお、
本実施例においても、メモリセル２０６の等価回路は図
７と同様であり、信号電位の低レベルＶLはＶSS発生回
路２３０に接続され、電源電圧ＶEEよりも高い電位に設
定されている（不図示）。このメモリセル２０６におい
ては、ｐウエル５４およびｎウエル５５の下方および両
ウエル５４，５５間にはＳｉＯ2層６１が設けられてお
り、両者をＳｉ基板（図示していない）から分離してい
る。α線によってＳｉ基板中に発生した雑音電荷はＳｉ
Ｏ2層６１によって遮蔽されるため、図９に示した実施
例３と同様にメモリセル２０６の情報蓄積ノード（ＭＮ
３のドレイン５３等）に収集される雑音電荷を低減する
ことができる。
雑音電荷を低減するための手段を施した本発明に係るメ
モリセルの別の実施例を示す要部断面図である。なお、
本実施例においても、メモリセル２０６の等価回路は図
７と同様であり、信号電位の低レベルＶLはＶSS発生回
路２３０に接続され、電源電圧ＶEEよりも高い電位に設
定されている（不図示）。このメモリセル２０６におい
ては、ｐウエル５４およびｎウエル５５の下方および両
ウエル５４，５５間にはＳｉＯ2層６１が設けられてお
り、両者をＳｉ基板（図示していない）から分離してい
る。α線によってＳｉ基板中に発生した雑音電荷はＳｉ
Ｏ2層６１によって遮蔽されるため、図９に示した実施
例３と同様にメモリセル２０６の情報蓄積ノード（ＭＮ
３のドレイン５３等）に収集される雑音電荷を低減する
ことができる。
【００５９】なお、以上述べてきた実施例ではｎＭＯＳ
に入射したα線によってソフトエラーが起こることを想
定していた。これは、前に述べたように通常のメモリセ
ルではｐＭＯＳの占有面積はｎＭＯＳと比べてはるかに
小さく、α線が入射してもソフトエラーを起こすほど大
きな雑音電流が流れないためである。しかし、これらの
実施例において、ｎＭＯＳをｐＭＯＳに、ｐウエルをｎ
ウエルに、メモリセルの信号電位の高レベルを低レベル
に、などの読み替えを適当に行なうことによりｐＭＯＳ
に入射したα線によってソフトエラーが起こる場合にも
本発明が同様に適用できることは明らかである。
に入射したα線によってソフトエラーが起こることを想
定していた。これは、前に述べたように通常のメモリセ
ルではｐＭＯＳの占有面積はｎＭＯＳと比べてはるかに
小さく、α線が入射してもソフトエラーを起こすほど大
きな雑音電流が流れないためである。しかし、これらの
実施例において、ｎＭＯＳをｐＭＯＳに、ｐウエルをｎ
ウエルに、メモリセルの信号電位の高レベルを低レベル
に、などの読み替えを適当に行なうことによりｐＭＯＳ
に入射したα線によってソフトエラーが起こる場合にも
本発明が同様に適用できることは明らかである。
【００６０】＜実施例５＞また、図１１は、図７乃至図
１０に示した本発明に係るメモリセルを複数用いたメモ
リ装置の一実施例を示す回路図である。図１１において
参照符号３００はメモリ装置を示し、この目盛装置３０
０はＸアドレスバッファ７１と、Ｘデコーダおよびドラ
イバ７２と、Ｙアドレスバッファ７３と、Ｙデコーダお
よびドライバ７４と、メモリセル７５〜７８と、センス
回路７９，８０と、出力回路８１とから構成される。ま
た、同図において、Ｗ１、Ｗ２はワード線、ＢＬ１、Ｂ
Ｒ１、ＢＬ２、ＢＲ２はビット線、ＶＹＩＮ１、ＶＹＩ
Ｎ２はビット線選択信号、ＤＩ、ＤＩ’は書き込み制御
信号である。これらの信号または電源の電圧値の一例を
示せば、ワード線Ｗ１、Ｗ２は選択時−０．８Ｖ、非選
択時−３．２Ｖであり、ビット線選択信号ＶＹＩＮ１、
ＶＹＩＮ２は選択時−３．０Ｖ、非選択時−３．４Ｖで
あり、書き込み制御信号ＤＩ、ＤＩ’の高レベルは−
２．６Ｖ、低レベルは−３．４Ｖである。また、ＶSSの
電位は−３．２Ｖ、電源電圧ＶEEは−５．２Ｖであり、
メモリセルの駆動ＭＯＳトランジスタおよびトランスフ
ァＭＯＳトランジスタのｐウエルの電位はＶEEと同電位
にバイアスされている。
１０に示した本発明に係るメモリセルを複数用いたメモ
リ装置の一実施例を示す回路図である。図１１において
参照符号３００はメモリ装置を示し、この目盛装置３０
０はＸアドレスバッファ７１と、Ｘデコーダおよびドラ
イバ７２と、Ｙアドレスバッファ７３と、Ｙデコーダお
よびドライバ７４と、メモリセル７５〜７８と、センス
回路７９，８０と、出力回路８１とから構成される。ま
た、同図において、Ｗ１、Ｗ２はワード線、ＢＬ１、Ｂ
Ｒ１、ＢＬ２、ＢＲ２はビット線、ＶＹＩＮ１、ＶＹＩ
Ｎ２はビット線選択信号、ＤＩ、ＤＩ’は書き込み制御
信号である。これらの信号または電源の電圧値の一例を
示せば、ワード線Ｗ１、Ｗ２は選択時−０．８Ｖ、非選
択時−３．２Ｖであり、ビット線選択信号ＶＹＩＮ１、
ＶＹＩＮ２は選択時−３．０Ｖ、非選択時−３．４Ｖで
あり、書き込み制御信号ＤＩ、ＤＩ’の高レベルは−
２．６Ｖ、低レベルは−３．４Ｖである。また、ＶSSの
電位は−３．２Ｖ、電源電圧ＶEEは−５．２Ｖであり、
メモリセルの駆動ＭＯＳトランジスタおよびトランスフ
ァＭＯＳトランジスタのｐウエルの電位はＶEEと同電位
にバイアスされている。
【００６１】図１１に示したアドレスバッファ７１，７
３および出力回路８１は、周知の回路であるので動作に
関する説明は省略する。また、デコーダおよびドライバ
７２，７４の動作に関しては特開平２−２６５０９５号
公報に、メモリセル７５〜７８およびセンス回路７９，
８０の動作に関しては特開平３−７６０９６号公報にそ
れぞれ詳細な説明が記載されているので、ここでは同様
に説明を省略する。
３および出力回路８１は、周知の回路であるので動作に
関する説明は省略する。また、デコーダおよびドライバ
７２，７４の動作に関しては特開平２−２６５０９５号
公報に、メモリセル７５〜７８およびセンス回路７９，
８０の動作に関しては特開平３−７６０９６号公報にそ
れぞれ詳細な説明が記載されているので、ここでは同様
に説明を省略する。
【００６２】本実施例のメモリ装置３００の特徴は、メ
モリセル７５〜７８を周辺回路より低電圧化し、ワード
線Ｗ１、Ｗ２およびビット線ＢＬ１、ＢＲ１、ＢＬ２、
ＢＲ２の信号振幅を低振幅化することにより、アドレス
バッファ７１，７２、デコーダおよびドライバ７２，７
４、センス回路７９，８０、出力回路８１などの周辺回
路を全てＥＣＬ回路で構成したことである。これによ
り、前述したように従来の高速ＢｉＣＭＯＳメモリ装置
では必要だったＥＣＬ−ＭＯＳレベル変換回路が不要と
なるため、情報の読み出だしを高速に行うことができ
る。さらに、ビット線ＢＬ１、ＢＲ１、ＢＬ２、ＢＲ２
の充放電がバイポーラトランジスタによって行われるた
め、情報書込みも非常に高速である。
モリセル７５〜７８を周辺回路より低電圧化し、ワード
線Ｗ１、Ｗ２およびビット線ＢＬ１、ＢＲ１、ＢＬ２、
ＢＲ２の信号振幅を低振幅化することにより、アドレス
バッファ７１，７２、デコーダおよびドライバ７２，７
４、センス回路７９，８０、出力回路８１などの周辺回
路を全てＥＣＬ回路で構成したことである。これによ
り、前述したように従来の高速ＢｉＣＭＯＳメモリ装置
では必要だったＥＣＬ−ＭＯＳレベル変換回路が不要と
なるため、情報の読み出だしを高速に行うことができ
る。さらに、ビット線ＢＬ１、ＢＲ１、ＢＬ２、ＢＲ２
の充放電がバイポーラトランジスタによって行われるた
め、情報書込みも非常に高速である。
【００６３】以上、本発明に係るメモリおよびメモリ装
置の好適な実施例について説明したが、本発明は前記実
施例に限定されることなく、例えば、実施例１乃至実施
例４のメモリセルにおいて、ｎＭＯＳをｐＭＯＳに、ｐ
ウエルをｎウエルに、メモリセルの信号電位の高レベル
を低レベルに、などの読み替えを適当に行なうことによ
りｐＭＯＳに入射したα線によってソフトエラーが起こ
る場合にも本発明が同様に適用でき、本発明の精神を逸
脱しない範囲内において種々の設計変更をなし得ること
は勿論である。
置の好適な実施例について説明したが、本発明は前記実
施例に限定されることなく、例えば、実施例１乃至実施
例４のメモリセルにおいて、ｎＭＯＳをｐＭＯＳに、ｐ
ウエルをｎウエルに、メモリセルの信号電位の高レベル
を低レベルに、などの読み替えを適当に行なうことによ
りｐＭＯＳに入射したα線によってソフトエラーが起こ
る場合にも本発明が同様に適用でき、本発明の精神を逸
脱しない範囲内において種々の設計変更をなし得ること
は勿論である。
【００６４】
【発明の効果】本発明によれば、メモリセルに小さい容
量を付加し、かつ、駆動ＭＯＳトランジスタおよびトラ
ンスファＭＯＳトランジスタがｎチャネルの場合には、
ｐウエルまたはｐ基板の電位Ｖbbを電源電圧ＶEEより低
くするか、または低信号レベルＶLを電源電圧ＶEEより
高く設定し、ｐチャネルＭＯＳトランジスタの場合に
は、ｎウエルまたはｎ基板の電位bbを電源電圧ＶEEより
高くするか、または高信号レベルＶHを高電位側の電源
電圧より低く設定することにより、蓄積電荷を大幅に増
大させることができるため、小面積でソフトエラー耐性
の高いメモリセルおよびメモリ装置を実現することがで
きる。
量を付加し、かつ、駆動ＭＯＳトランジスタおよびトラ
ンスファＭＯＳトランジスタがｎチャネルの場合には、
ｐウエルまたはｐ基板の電位Ｖbbを電源電圧ＶEEより低
くするか、または低信号レベルＶLを電源電圧ＶEEより
高く設定し、ｐチャネルＭＯＳトランジスタの場合に
は、ｎウエルまたはｎ基板の電位bbを電源電圧ＶEEより
高くするか、または高信号レベルＶHを高電位側の電源
電圧より低く設定することにより、蓄積電荷を大幅に増
大させることができるため、小面積でソフトエラー耐性
の高いメモリセルおよびメモリ装置を実現することがで
きる。
【００６５】また、ソフトエラー耐性を向上させて、な
おかつ信号電圧の低振幅化を図ることにより、ＥＣＬ−
ＭＯＳ変換回路を不要にして周辺回路を全てＥＣＬ回路
で構成することができるため、高速のメモリ装置を実現
することができる。
おかつ信号電圧の低振幅化を図ることにより、ＥＣＬ−
ＭＯＳ変換回路を不要にして周辺回路を全てＥＣＬ回路
で構成することができるため、高速のメモリ装置を実現
することができる。
【図１】本発明に係るメモリセルの一実施例を示す等価
回路図である。
回路図である。
【図２】従来例を示すメモリセルの等価回路図である。
【図３】α線により誘起された雑音電流に対する応答を
記述するためのメモリセルの等価回路図である。
記述するためのメモリセルの等価回路図である。
【図４】α線により誘起された雑音電流が高電位側のノ
ード１に流入した場合のノード１およびノード２の電位
変化を示す特性線図であり、（ａ）は図１に示した構成
の本発明に係るメモリセルの特性線図、（ｂ）は図２に
示した従来のメモリセルの特性線図である。
ード１に流入した場合のノード１およびノード２の電位
変化を示す特性線図であり、（ａ）は図１に示した構成
の本発明に係るメモリセルの特性線図、（ｂ）は図２に
示した従来のメモリセルの特性線図である。
【図５】図１に示した本発明のメモリセルで使用するＶ
bb発生回路の一例を示す回路図である。
bb発生回路の一例を示す回路図である。
【図６】図１に示したメモリセルの一実施例を示す要部
断面図である。
断面図である。
【図７】本発明に係るメモリセルの別の実施例を示す等
価回路図である。
価回路図である。
【図８】図７に示したメモリセルの一実施例を示す要部
断面図である。
断面図である。
【図９】図７に示したメモリセルに雑音電荷を遮蔽する
構造を持たせた一実施例を示す要部断面図である。
構造を持たせた一実施例を示す要部断面図である。
【図１０】図７に示したメモリセルに雑音電荷を遮蔽す
る構造を持たせた別の実施例を示す要部断面図である。
る構造を持たせた別の実施例を示す要部断面図である。
【図１１】図７に示した本発明のメモリセルを用いたメ
モリ装置の一実施例を示す回路図である。
モリ装置の一実施例を示す回路図である。
１１，３１，５１…ｐ＋層、 １２，２４，５２…ｎ形拡散層、 １４，２１，３５，５４…ｐウエル、 ２０，４０…ｐ形基板、 ２８，３９，５８…ｎ＋層、 ２３，３４，６０…ｎ＋埋込層、 ５９…ｐ＋埋込層、 ６１…ＳｉＯ2、 ７１…Ｘアドレスバッファ、 ７２…Ｘデコーダおよびドライバ、 ７３…Ｙアドレスバッファ、 ７４…Ｙデコーダおよびドライバ、 ７５〜７８，１００，２００，２０２，２０４，２０６
…メモリセル、 ７９，８０…センス回路、 ２１０…Ｖbb発生回路、 ２３０…ＶSS発生回路 ３００…メモリ装置、 ＣC…情報蓄積ノードの間に付加した容量、 Ｃ1，Ｃ2…情報蓄積ノードの対接地容量、 Ｃ3…情報蓄積ノードの間の結合容量、 ＭＮ３，ＭＮ４…駆動ＭＯＳトランジスタ、 ＭＰ１，ＭＰ２…負荷ＭＯＳトランジスタ、 Ｖbb…ｐウエルの電位、 ＶF…寄生ダイオードのオンする電圧
…メモリセル、 ７９，８０…センス回路、 ２１０…Ｖbb発生回路、 ２３０…ＶSS発生回路 ３００…メモリ装置、 ＣC…情報蓄積ノードの間に付加した容量、 Ｃ1，Ｃ2…情報蓄積ノードの対接地容量、 Ｃ3…情報蓄積ノードの間の結合容量、 ＭＮ３，ＭＮ４…駆動ＭＯＳトランジスタ、 ＭＰ１，ＭＰ２…負荷ＭＯＳトランジスタ、 Ｖbb…ｐウエルの電位、 ＶF…寄生ダイオードのオンする電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金谷 一男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 増田 徹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山口 邦彦 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 大畠 賢一 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 楠 武志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内
Claims (12)
- 【請求項１】第１の導電型の導電層中にドレインとソー
スとが形成され、ゲートとドレインとが互いに交差接続
された二つの情報蓄積ノード（ノード１及びノード２）
を有する少なくとも２個の第２の導電型チャネルのＭＯ
Ｓトランジスタを含むスタティック型メモリセルにおい
て、第１の導電型の導電層の電位（Ｖbb）を、第２の導
電型チャネルのＭＯＳトランジスタのドレインと第１の
導電型の導電層とで形成される寄生ダイオードが、α線
により引き起こされる雑音電流に起因する情報ノードの
電位変動によってオンしない電圧レベルで、かつ、第２
の導電型チャネルのＭＯＳトランジスタのソースとは異
なる電圧レベルに設定したことを特徴とするメモリセ
ル。 - 【請求項２】前記メモリセルの二つの情報蓄積ノード
（ノード１及びノード２）間に容量（ＣC）が付加され
ている請求項１記載のメモリセル。 - 【請求項３】前記第１の導電型はｐ型であり、前記第２
の導電型はｎ型であり、かつ、前記第１の導電型の導電
層の電位（Ｖbb）の電圧レベルは、メモリセルの信号電
位の低レベルをＶL、メモリセルの前記情報蓄積ノード
２の対接地容量をＣ2、前記情報蓄積ノード１とノード
２間の結合容量をＣ3、メモリセルの信号振幅をＶS、前
記寄生ダイオードのオンする電圧をＶFとしたときに、
次式で表される条件を満足するように設定したことを特
徴とする請求項１または請求項２に記載のメモリセル。 【数１】 - 【請求項４】前記第１の導電型はｎ型であり、前記第２
の導電型はｐ型であり、かつ、前記第１の導電型の導電
層の電位（Ｖbb）の電圧レベルは，メモリセルの信号電
位の高レベルをＶH、メモリセルの前記情報蓄積ノード
２の対接地容量をＣ2、前記情報蓄積ノード１とノード
２間の結合容量をＣ3、メモリセルの信号振幅をＶS、前
記寄生ダイオードのオンする電圧をＶFとしたときに、
次式で表される条件を満足するように設定したことを特
徴とする請求項１または請求項２に記載のメモリセル。 【数２】 - 【請求項５】前記第１の導電型の導電層の下部と第１の
導電型の基板との間に第２の導電型の高不純物濃度層を
更に設けると共に、この高不純物濃度層を高電位側の電
源電圧に接続したことを特徴とする請求項３に記載のメ
モリセル。 - 【請求項６】前記第１の導電型の導電層と前記第１の導
電型の基板との間および第１の導電型チャネルのＭＯＳ
トランジスタと第２の導電型チャネルのＭＯＳトランジ
スタとの間は二酸化シリコン層で分離されていることを
特徴とする請求項３または請求項４に記載のメモリセ
ル。 - 【請求項７】前記第１の導電型の導電層の下部と第１導
電型の基板との間に第２の導電型の高不純物濃度層を更
に設けると共に、この高不純物濃度層を低電位側の電源
電圧に接続したことを特徴とする請求項４に記載のメモ
リセル。 - 【請求項８】請求項３に記載のメモリセルを複数用いた
メモリ装置において、各前記メモリセルの第１の導電型
の導電層の電位（Ｖbb）をメモリ装置の低電位側の電源
電圧（ＶEE）よりも低く設定したことを特徴とするメモ
リ装置。 - 【請求項９】請求項３に記載のメモリセルを複数用いた
メモリ装置において、各前記メモリセルの信号電位の低
レベル（ＶL）をメモリ装置の低電位側の電源電圧（Ｖ
EE）よりも高く設定したことを特徴とするメモリ装置。 - 【請求項１０】請求項４に記載のメモリセルを複数用い
たメモリ装置において、各前記メモリセルの第１の導電
型の導電層の電位（Ｖbb）をメモリ装置の高電位側の電
源電圧よりも高く設定したことを特徴とするメモリ装
置。 - 【請求項１１】請求項４に記載のメモリセルを複数用い
たメモリ装置において、各前記メモリセルの信号電位の
高レベル（ＶH）をメモリ装置の高電位側の電源電圧よ
りも低く設定したことを特徴とするメモリ装置。 - 【請求項１２】請求項９または請求項１１に記載のメモ
リ装置において、周辺回路を全てＥＣＬ回路で構成した
ことを特徴とするメモリ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31154593A JP3285442B2 (ja) | 1993-12-13 | 1993-12-13 | メモリ装置 |
| KR1019940033682A KR100349788B1 (ko) | 1993-12-13 | 1994-12-12 | 소프트에러가감소된메모리셀및메모리장치와소프트에러의감소방법 |
| US08/530,421 US5523966A (en) | 1993-12-13 | 1995-09-18 | Memory cell and a memory device having reduced soft error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31154593A JP3285442B2 (ja) | 1993-12-13 | 1993-12-13 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161844A true JPH07161844A (ja) | 1995-06-23 |
| JP3285442B2 JP3285442B2 (ja) | 2002-05-27 |
Family
ID=18018529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31154593A Expired - Fee Related JP3285442B2 (ja) | 1993-12-13 | 1993-12-13 | メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5523966A (ja) |
| JP (1) | JP3285442B2 (ja) |
| KR (1) | KR100349788B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627960B2 (en) | 2000-08-23 | 2003-09-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor data storage apparatus |
| US6724065B2 (en) | 1998-10-05 | 2004-04-20 | Sharp Kabushiki Kaisha | Static random access memory and semiconductor device using MOS transistors having channel region electrically connected with gate |
| US7199433B2 (en) | 1995-07-18 | 2007-04-03 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having capacitor element |
| CN105679758A (zh) * | 2016-03-25 | 2016-06-15 | 南京微盟电子有限公司 | 一种具有防电流倒灌的p型金属氧化物半导体场效应管 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973784A (ja) * | 1995-09-07 | 1997-03-18 | Nec Corp | 半導体装置及びその制御回路 |
| JPH09270469A (ja) * | 1996-03-29 | 1997-10-14 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
| US5706226A (en) * | 1996-12-31 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Low voltage CMOS SRAM |
| JP3085455B2 (ja) * | 1997-06-25 | 2000-09-11 | 日本電気株式会社 | スタティックｒａｍ |
| JP3183245B2 (ja) * | 1998-03-06 | 2001-07-09 | 日本電気株式会社 | 半導体記憶装置 |
| EP1203450A1 (en) * | 1999-07-28 | 2002-05-08 | Lockheed Martin Corporation | Enhanced single event upset immune latch circuit |
| US6493254B1 (en) * | 2001-06-28 | 2002-12-10 | Intel Corporation | Current leakage reduction for loaded bit-lines in on-chip memory structures |
| US9691072B2 (en) * | 2001-09-17 | 2017-06-27 | Genworth Holdings, Inc. | Method and system for generating electronic forms for purchasing financial products |
| US7109961B2 (en) * | 2002-03-13 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit, latch circuit, display apparatus and electronic equipment |
| US7327169B2 (en) | 2002-09-25 | 2008-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
| JP2004362695A (ja) * | 2003-06-05 | 2004-12-24 | Renesas Technology Corp | 半導体記憶装置 |
| WO2005122178A1 (en) * | 2004-06-14 | 2005-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and semiconductor display device |
| US7199431B2 (en) * | 2004-10-25 | 2007-04-03 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices with reduced impact from alien particles |
| US7688107B2 (en) * | 2005-04-19 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, display device, and electronic device |
| US7092281B1 (en) * | 2005-04-28 | 2006-08-15 | International Business Machines Corporation | Method and apparatus for reducing soft error rate in SRAM arrays using elevated SRAM voltage during periods of low activity |
| JPWO2007102188A1 (ja) * | 2006-03-03 | 2009-07-23 | 富士通株式会社 | 半導体記憶装置 |
| JP5169170B2 (ja) | 2007-11-26 | 2013-03-27 | 株式会社リコー | 降圧型スイッチングレギュレータ |
| US9583178B2 (en) * | 2012-08-03 | 2017-02-28 | Qualcomm Incorporated | SRAM read preferred bit cell with write assist circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4130892A (en) * | 1977-01-03 | 1978-12-19 | Rockwell International Corporation | Radiation hard memory cell and array thereof |
| JPS5953637B2 (ja) * | 1978-09-20 | 1984-12-26 | 株式会社東芝 | 記憶回路 |
| JPS60151897A (ja) * | 1984-01-18 | 1985-08-09 | Nec Corp | 半導体記憶装置 |
| US4805148A (en) * | 1985-11-22 | 1989-02-14 | Diehl Nagle Sherra E | High impendance-coupled CMOS SRAM for improved single event immunity |
-
1993
- 1993-12-13 JP JP31154593A patent/JP3285442B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-12 KR KR1019940033682A patent/KR100349788B1/ko not_active IP Right Cessation
-
1995
- 1995-09-18 US US08/530,421 patent/US5523966A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199433B2 (en) | 1995-07-18 | 2007-04-03 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having capacitor element |
| US7323735B2 (en) | 1995-07-18 | 2008-01-29 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having capacitor element |
| US6724065B2 (en) | 1998-10-05 | 2004-04-20 | Sharp Kabushiki Kaisha | Static random access memory and semiconductor device using MOS transistors having channel region electrically connected with gate |
| US7019369B2 (en) | 1998-10-05 | 2006-03-28 | Sharp Kabushiki Kaisha | Static random access memory and semiconductor device using MOS transistors having channel region electrically connected with gate |
| US6627960B2 (en) | 2000-08-23 | 2003-09-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor data storage apparatus |
| CN105679758A (zh) * | 2016-03-25 | 2016-06-15 | 南京微盟电子有限公司 | 一种具有防电流倒灌的p型金属氧化物半导体场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5523966A (en) | 1996-06-04 |
| JP3285442B2 (ja) | 2002-05-27 |
| KR950020709A (ko) | 1995-07-24 |
| KR100349788B1 (ko) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285442B2 (ja) | メモリ装置 | |
| US5894433A (en) | Static memory cell having independent data holding voltage | |
| US6876573B2 (en) | Semiconductor memory device | |
| US7079413B2 (en) | Semiconductor memory device with back gate potential control circuit for transistor in memory cell | |
| US7719879B2 (en) | Semiconductor integrated circuit | |
| KR0153847B1 (ko) | 반도체 기억장치 | |
| US7230842B2 (en) | Memory cell having p-type pass device | |
| JP3841469B2 (ja) | 内部セル電圧を減少させたｓｒａｍメモリセル | |
| US6888741B2 (en) | Secure and static 4T SRAM cells in EDRAM technology | |
| KR900002662B1 (ko) | 상보형 반도체 메모리장치 | |
| US6909652B2 (en) | SRAM bit-line reduction | |
| JPH023176A (ja) | 半導体メモリ回路 | |
| JP2006221796A (ja) | 半導体装置 | |
| KR960008309B1 (ko) | 트리플웰을 가지는 반도체 메모리 장치 | |
| JP2001093993A (ja) | 半導体装置 | |
| CN111710355B (zh) | 提升sram芯片写能力的差分电源电路 | |
| JP6802313B2 (ja) | デュアルポートｓｒａｍ | |
| JPH0687499B2 (ja) | 半導体記憶装置 | |
| US6570811B1 (en) | Writing operation control circuit and semiconductor memory using the same | |
| KR950002275B1 (ko) | 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 직접회로 | |
| JP3698929B2 (ja) | 半導体記憶装置 | |
| JPH02193395A (ja) | 半導体メモリおよびメモリセル | |
| JP3158281B2 (ja) | メモリ装置 | |
| JPH0370320B2 (ja) | ||
| JPH04329663A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |