JP6802313B2 - デュアルポートｓｒａｍ - Google Patents

Description

本発明は、半導体記憶装置に関するものであり、特にＳＲＡＭ（Static Random Access Memory）に関するものである。

高集積化のために、トランジスタ素子の微細化が進められる。この微細化に伴って製造ばらつきが大きくなり、トランジスタ素子の特性のばらつきも大きくなっている。また、微細化に伴い、信頼性確保、消費電力低減のため低電圧化も進んでいる。このためＳＲＡＭの書込マージンが低下するという問題が生じる。

この問題に対して、書込時にビット線を負電圧にし、メモリセルのアクセスＭＯＳトランジスタの電流駆動能力を向上して、書込動作の不良を防止する方法がある（特許文献１および２、非特許文献１および２）。

特許文献１では、ブースト容量とそれを駆動するインバータからなるブースト回路がビット線対のそれぞれに設けられ、接地電圧にするビット線側のブースト回路を選択して駆動する方式が示されている。

特許文献２では、ブースト容量とそれを駆動するインバータからなるブースト回路を１つ設け、ビット線対の各々にスイッチを介して接続されている。接地電位に駆動されたビット線側のスイッチを選択し、負電圧を伝達する方式が示されている。

非特許文献１では、書込駆動回路としてビット線対各々にインバータを設けている。この２つの書込インバータのソースを短絡し、電源スイッチを介し低電圧側電源ＶＳＳに接続している。ブースト容量はこの短絡された書込インバータのソースに接続されている。電源スイッチをオフにすると、接地電圧を出力している側のインバータの出力ノードのみがフローティングになる。ブーストによる負電圧は接地電圧を出力している書込インバータのＮＭＯＳとＹスイッチを介し、ビット線に伝達する方式が示されている。

非特許文献２では、デュアルポートＳＲＡＭに対して、書込データに従ってビット線を接地電圧に駆動した後にフローティング状態とし、その後ブースト容量を介してビット線を負電圧にブーストする方式が示されている。

特開２００２−２９８５８６号公報 特開２００９−２９５２４６号公報

J. Chang, et al, "A 20nm 112Mb SRAM Design in High K/Metal Gate Technology with Assist Circuitry for Low Leakage and Low Vmin Applications," ISSCC’13 D.P. Wang, et al, "A 45nm Dual-Port SRAM with Write and Read Capability Enhancement at Low Voltage," SOC Conference, 2007 IEEE International

一方で、コンパイルドメモリのようにビット線長の異なるＩＰがある場合、ビット線の長さによりビット線容量が変わるので、それに応じたブースト容量を個別に形成する必要があり、チップ面積の増大を招く可能性がある。

上記のような課題を解決するために、書込マージンを増大させるとともに面積の増大を抑制することが可能な半導体記憶装置を提供する。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施例によれば、デュアルポートＳＲＡＭは、メモリセルと、メモリセルの上層に設けられた金属配線層と、金属配線層において第１方向に沿って配置され、かつ、メモリセルに第１電圧を供給する第１配線と、金属配線層において第１方向に沿って配置され、かつ、メモリセルに第１電圧とは異なる第２電圧を供給する第２配線と、金属配線層において第１方向に沿って配置された第１信号配線とを有する。平面視において、第２信号配線は、第２配線と第３配線との間に配置される。

一実施例によれば、上記構成により書込マージンを増大させるとともに面積の増大を抑制することが可能である。

本実施形態１に基づく半導体記憶装置の全体構成の概略を説明する図である。 メモリセルＭＣの構成を説明する図である。 実施形態１に基づく第１の書込駆動回路６Ａおよび第１のビット線対充電回路７Ａの構成を説明する図である。 本実施形態１に従う第１および第２の書込補助回路５Ａおよび５Ｂの構成について説明する図である。 本実施形態１に基づく書込動作の信号波形を説明する図である。 実施形態１に従う信号配線の配置を説明する図である。 本実施形態１に従う信号配線の構造を説明する図である。 本実施形態１に従う別の信号配線の配置を説明する図である。 本実施形態１に従うさらに別の信号配線の配置を説明する図である。 本実施形態１の変形例に従う第１および第２の書込補助回路５Ａ＃および５Ｂ＃の構成について説明する図である。 本実施形態２に従う第１および第２の書込補助回路５Ａおよび５Ｂの構成について説明する図である。 本実施形態３に従う第１および第２の書込補助回路５ＡＰおよび５ＢＰの構成について説明する図である。 本実施形態３に基づく書込動作の信号波形を説明する図である。

本実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

（実施形態１）
＜半導体記憶装置の全体構成＞
図１は、本実施形態１に基づく半導体記憶装置の全体構成の概略を説明する図である。

図１に示されるように、半導体記憶装置は、行列状に配置された複数のメモリセルＭＣを有するメモリセルアレイ１を含む。メモリセルアレイ１は、メモリセル行にそれぞれ対応して設けられた複数のワード線と、メモリセル列にそれぞれ対応して設けられた複数のビット線対とを含む。ここで、メモリセルＭＣは、第１のワード線ＷＬＡとそれに対応する第１のビット線対ＢＬＡ、／ＢＬＡと、第２のワード線ＷＬＢとそれに対応する第２のビット線対ＢＬＢ、／ＢＬＢとを有するいわゆるデュアルポートセルである。

半導体記憶装置は、第１のワード線ＷＬＡを選択する第１の行選択駆動回路２Ａと、メモリセルアレイ１の第１の列を選択する列選択信号を生成する第１の列選択回路３Ａとを有する。また、半導体記憶装置は、第１の書込データＤＡを入力する第１の入力回路４Ａと、第１の入力回路４Ａから伝達された第１の書込データＤＡを第１の列選択回路３Ａにより選択された第１のビット線対ＢＬＡ，／ＢＬＡに伝達する第１の書込駆動回路６Ａとを有する。また、半導体記憶装置は、第１の書込補助回路５Ａと、第１のビット線対ＢＬＡ，／ＢＬＡを充電する第１のビット線対充電回路７Ａと、第１の制御回路８Ａとを有する。

半導体記憶装置は、第２のワード線ＷＬＢを選択する第２の行選択駆動回路２Ｂと、第２のワード線ＷＬＢを選択する第２の行選択駆動回路２Ｂと、メモリセルアレイ１の第２の列を選択する列選択信号を生成する第２の列選択回路３Ｂとを有する。また、半導体記憶装置は、第２の書込データＤＢを第２の列選択回路３Ｂにより選択された第２のビット線対ＢＬＢ，／ＢＬＢに伝達する第２の書込駆動回路６Ｂと、第２の書込補助回路５Ｂと、第２のビット線対ＢＬＢ，／ＢＬＢを充電する第２のビット線対充電回路７Ｂと、第２の制御回路８Ｂとを有する。

第１の行選択駆動回路２Ａは、第１の制御回路８Ａからの内部行アドレスＲＡＡに従って指定された第１の行に対応するワード線ＷＬＡを選択状態へ駆動する。

第１の列選択回路３Ａは、第１の制御回路８Ａからの内部列アドレス信号ＣＡＡに従ってメモリセルアレイ１の第１の列を指定する列選択信号を生成する。

第１の入力回路４Ａに入力された第１の書込データＤＡは、相補的な１対のデータとして第１の書込駆動回路６Ａに伝達される。

第１の書込駆動回路６Ａは、１対のデータに従って第１の列選択回路３Ａによって選択された第１のビット線対ＢＬＡ、／ＢＬＡにデータを伝達し、第１の行選択駆動回路２Ａによって選択された第１のワード線ＷＬＡに接続されたメモリセルＭＣにデータが書き込まれる。

メモリセルＭＣへのデータの書込終了後、第１のビット線対充電回路７Ａは、第１のビット線対ＢＬＡ，／ＢＬＡを所定の電圧レベルに充電する。

第２のワード線ＷＬＢおよび第２のビット線対ＢＬＢ，／ＢＬＢに対する第２の行選択駆動回路２Ｂ、第２の列選択回路３Ｂ、第２の入力回路４Ｂ、第２の書込駆動回路６Ｂ、第２の書込補助回路５Ｂ、第２のビット線対充電回路７Ｂ、第２の制御回路８Ｂの動作についても上記で説明したの同様であるのでその詳細な説明については省略する。

＜メモリセルＭＣの構成＞
図２は、メモリセルＭＣの構成を説明する図である。

図２に示されるように、メモリセルＭＣは、第１および第２のＣＭＯＳインバータとを含む。第１のＣＭＯＳインバータは、電圧ＶＤＤと電圧ＶＳＳとの間に接続された、Ｐチャネルの負荷ＭＯＳ（電界効果型）トランジスタＰＱ１と、ＮチャネルのドライバＭＯＳトランジスタＮＱ１とを含む。第２のＣＭＯＳインバータは、電圧ＶＤＤと電圧ＶＳＳとの間に接続された、Ｐチャネルの負荷ＭＯＳトランジスタＰＱ２と、ＮチャネルのドライバＭＯＳトランジスタＮＱ２とを含む。電圧ＶＳＳは、電圧ＶＤＤよりも低い電圧である。

第１のＣＭＯＳインバータの出力ノードは、第２のＣＯＳインバータの入力ノードに接続され、第２のＣＭＯＳインバータの出力ノードは、第１のＣＭＯＳインバータの入力ノードに接続される。いわゆるインバータラッチを構成している。従って、インバータラッチの出力ノードである記憶ノードＭＮ，／ＭＮには相補的なデータが保持される。

メモリセルＭＣは、記憶ノードＭＮ，／ＭＮと第１のビット線対ＢＬＡ，／ＢＬＡを導通するＮチャネルのアクセスＭＯＳトランジスタＮＱ３，ＮＱ４と、記憶ノードＭＮ及び／ＭＮと第２のビット線対ＢＬＢ，／ＢＬＢを導通するＮチャネルのアクセスＭＯＳトランジスタＮＱ５，ＮＱ６とを有する。

アクセスＭＯＳトランジスタＮＱ３，ＮＱ４のゲートは、第１のワード線ＷＬＡと接続される。アクセスＭＯＳトランジスタＮＱ５，ＮＱ６のゲートは、第２のワード線ＷＬＢと接続される。それぞれ選択的に動作する。

メモリセルＭＣは、デュアルポートの８トランジスタ型のＳＲＡＭセルである。
このデュアルポートＳＲＡＭのメモリセルＭＣの通常の書込動作について説明する。

一例として、記憶ノードＭＮ，／ＭＮにそれぞれ「Ｈ」レベル、「Ｌ」レベルの電位が保持されているものとする。そして、第１のワード線ＷＬＡと第１のビット線対ＢＬＡ，／ＢＬＡを用いて記憶ノードＭＮ，／ＭＮの電位を反転させる場合について説明する。

なお、第２のワード線ＷＬＢは、非選択（「Ｌ」レベル）であるものとする。
ここで、第１のビット線対ＢＬＡ，／ＢＬＡにそれぞれ「Ｌ」レベル、「Ｈ」レベルの電位を与える。

そして、次に、第１のワード線ＷＬＡを「Ｈ」レベルに設定する。
これに伴い、第１のビット線対ＢＬＡの「Ｌ」レベルの電位は、アクセスＭＯＳトランジスタＮＱ３を通じて記憶ノードＭＮに伝達される。そして、第２のＣＭＯＳインバータにより反転されて記憶ノード／ＭＮは、「Ｈ」レベルになる。

一方で、当該デュアルポートＳＲＡＭのメモリセルＭＣにはディスターブ書込と呼ばれる特徴的な状態がある。具体的には、上記書込動作の間に第２のワード線ＷＬＢが「Ｈ」レベルの電位となる状態である。

第２のビット線対ＢＬＢ，／ＢＬＢは、「Ｈ」レベルのプリチャージレベルになっている状態であるものとする。そして、この状態は第２のワード線ＷＬＢを共有している他のメモリセルに対して書込／読出を行う場合におこる。

この時、アクセスＭＯＳトランジスタＮＱ３とＮＱ５は両方導通状態になるので、記憶ノードＭＮは完全に接地電位にはならない。

アクセスＭＯＳトランジスタＮＱ５のしきい値電圧が低くなると記憶ノードＭＮの電位はさらに上昇する。さらに負荷ＭＯＳトランジスタＰＱ２のしきい値電圧の絶対値が大きくなると記憶ノード／ＭＮの電位を引き上げる能力が小さくなり、書込動作が遅くなる。

したがって、微細化とそれに伴う低電源電圧においても高速かつ確実に書込を行うために、図１に示す第１および第２の書込補助回路５Ａ、５Ｂが設けられている。

なお、上記通常の書込動作およびディスターブ書込では、第１のワード線ＷＬＡと第１のビット線対ＢＬＡ，／ＢＬＡを用いて書込を行う場合を例に説明したが、第２のワード線ＷＬＢと第２のビット線対ＢＬＢ，／ＢＬＢを用いる場合についても同様である。

また、記憶ノード／ＭＮを「Ｈ」レベルから「Ｌ」レベルへ引き抜く場合についても同様である。

以降の説明でも第１のワード線ＷＬＡ、第１のビット線対ＢＬＡ，／ＢＬＡ、第１の入力回路４Ａ，第１の書込補助回路５Ａ、第１の書込駆動回路６Ａ、第１のビット線対充電回路７Ａを用いてメモリセルＭＣの記憶ノードＭＮを「Ｈ」レベルから「Ｌ」レベルに反転する動作を例に説明するが、第２のワード線ＷＬＢ、第２のビット線対ＢＬＢ、／ＢＬＢ、第２の入力回路４Ｂ，第２の書込補助回路、第２の書込駆動回路６Ｂ、第２のビット線対充電回路７Ｂを用いる場合も同様であり、また、メモリセルＭＣの記憶ノード／ＭＮを「Ｈ」レベルから「Ｌ」レベルに反転する場合も同様である。

＜他の周辺回路の構成＞
図３は、実施形態１に基づく第１の書込駆動回路６Ａおよび第１のビット線対充電回路７Ａの構成を説明する図である。

図３に示されるように、メモリセルＭＣと、第１のビット線対充電回路７Ａと、第１の書込駆動回路６Ａと、第１の書込補助回路５Ａの一部が示されている。

第１のビット線対充電回路７Ａは、第１のビット線対ＢＬＡ、／ＢＬＡを短絡するＰチャネルのイコライズＭＯＳトランジスタＰＱ３と、第１のビット線対ＢＬＡ、／ＢＬＢを電圧ＶＤＤにプルアップするＰチャネルＭＯＳトランジスタＰＱ４，ＰＱ５とを含む。また、第１のビット線対充電回路７Ａは、第１のビット線対ＢＬＡ，／ＢＬＡを第１の書込駆動回路６Ａの出力ノードＣＷ，／ＣＷに接続するＮチャネルのトランスファＭＯＳトランジスタＮＱ７，ＮＱ８とを含む。

なお、ここで、第１のビット線対ＢＬＡ，／ＢＬＡに付いている寄生容量（接地容量）をＣｇ３Ｔ、Ｃｇ３Ｂとして示している。

イコライズＭＯＳトランジスタＰＱ３、プルアップＭＯＳトランジスタＰＱ４，ＰＱ５と、トランスファＭＯＳトランジスタＮＱ７，ＮＱ８のゲートは第１の列選択信号ＹＳＡに接続されている。

第１の書込駆動回路６Ａは、ＰチャネルＭＯＳトランジスタＰＱ６と、ＮチャネルＭＯＳトランジスタＮＱ９とで構成される第１の書込インバータと、ＰチャネルＭＯＳトランジスタＰＱ７とＮチャネルＭＯＳトランジスタＮＱ１０とで構成される第２の書込インバータとで構成される。

第１および第２の書込インバータのソースノードＷＢＳＡは短絡され、第１の書込補助回路５Ａに接続される。

なお、ここで、第１および第２の書込インバータの出力ノードＣＷ，／ＣＷに付いている寄生容量（接地容量）をＣｇ２Ｔ、Ｃｇ２Ｂとして示している。

第１の書込補助回路５Ａは、ソースノードＷＢＳＡと電圧ＶＳＳとの間に接続されるＮチャネルＭＯＳトランジスタＮＱ１１Ａを有する。第１の書込補助回路５Ａの詳細については後述する。

なお、第２のビット線対充電回路７Ｂ、第２の書込駆動回路６Ｂ等の構成については第１のビット線対充電回路７Ａ、第１の書込駆動回路６Ａの構成と同様であるのでその詳細な説明については繰り返さない。

次に、第１の書込補助回路５Ａの構成について説明する。
図４は、本実施形態１に従う第１および第２の書込補助回路５Ａおよび５Ｂの構成について説明する図である。

図４に示されるように、第１の書込補助回路５Ａは、第１および第２の書込インバータのソースノードＷＢＳＡを電圧ＶＳＳに接続するＮチャネルＭＯＳトランジスタＮＱ１１Ａと、インバータＩＮＶ１Ａと、バッファＢＵＦ１Ａと、第１の信号配線ＭＬ１１Ａと、第２の信号配線ＭＬ１２Ａとを含む。本例においては、各メモリセル列に対応して上記第１の書込補助回路５Ａを設ける。

本例においては、第１の信号配線ＭＬ１１Ａと、第２の信号配線ＭＬ１２Ａとの間の配線間の結合容量に基づいて第１の書込補助回路５Ａのブースト容量素子Ｃｂ１３Ａが形成される。

また、第２の信号配線ＭＬ１２Ａと、電圧ＶＳＳの電源配線との間の配線間の結合容量に基づいて接地容量素子Ｃｇ１３Ａが形成される。

第１のインバータＩＮＶ１Ａは、第１のブースト信号ＢＳＴＡの入力を受ける。
当該第１のブースト信号ＢＳＴＡは、第１の制御回路８Ａから出力される。

第１のインバータＩＮＶ１Ａの出力ノード／ＢＳＴＡは、ＮチャネルＭＯＳトランジスタＮＱ１１Ａのゲートに接続されている。

出力ノード／ＢＳＴＡは、バッファＢＦ１Ａの入力に接続されており、バッファＢＦ１Ａは、出力ノード／ＢＳＴＡに従って出力ノードＮＢＳＴＡと接続されている第１の信号配線ＭＬ１１Ａを駆動する。

図５は、本実施形態１に基づく書込動作の信号波形を説明する図である。
図５に示されるように、記憶ノードＭＮ，／ＭＮが「Ｈ」レベル、「Ｌ」レベルの状態で、第１のワード線ＷＬＡと第１のビット線対ＢＬＡ，／ＢＬＡを使用し、記憶ノードＭＮ，／ＭＮを「Ｌ」レベル、「Ｈ」レベルに反転させる場合について説明する。

第２のビット線対ＢＬＢ，／ＢＬＢはプリチャージ状態であるものとする。
一例として、第２のワード線ＷＬＢは、第１のワード線ＷＬＡと同じタイミングで動作する場合の波形が示されている。

初期の状態として、第１および第２のワード線ＷＬＡ，ＷＬＢは「Ｌ」レベル、第１の列選択信号ＹＳＡも「Ｌ」レベルであり、イコライズＭＯＳトランジスタＰＱ３、プリチャージＭＯＳトランジスタＰＱ４，ＰＱ５により第１のビット線対ＢＬＡ，／ＢＬＡは「Ｈ」レベルにプリチャージされている。一方で、トランスファＭＯＳトランジスタＮＱ７，ＮＱ８は導通していない状態である。

次に、第１の書込データＤＡに「Ｌ」レベルが入力される。
第１の書込データＤＡに従って第１の入力回路４Ａにより相補的な第１の書込入力データＤＮ，／ＤＮが第１の書込駆動回路６Ａに入力される。そして、第１および第２の書込インバータの出力ノードＣＷ，／ＣＷに反転されて出力される。ここでは、一例として第１の書込入力データＤＮ，／ＤＮは「Ｈ」レベル，「Ｌ」レベルで、出力ノードＣＷ，／ＣＷは「Ｌ」レベル、「Ｈ」レベルとなる。

次に、第１の列選択信号ＹＳＡが「Ｈ」レベルになり、イコライズＭＯＳトランジスタＰＱ３、プルアップＭＯＳトランジスタＰＱ４，ＰＱ５が非導通になる。そして、トランスファＭＯＳトランジスタＮＱ７，ＮＱ８が導通状態となり、第１および第２の書込インバータの出力ノードＣＷ，／ＣＷの電位が第１のビット線対ＢＬＡ，／ＢＬＡに伝達され、第１のビット線ＢＬＡは「Ｌ」レベルに引き抜かれる。

次に、第１および第２のワード線ＷＬＡ，ＷＬＢが「Ｈ」レベルになり、第１のビット線ＢＬＡの電位が記憶ノードＭＮに伝達され、ＭＮの電位が下がる。

一方で、第２のワード線ＷＬＢも「Ｈ」レベルであるため、第２のビット線ＢＬＢからプリチャージ電流が流入し、記憶ノードＭＮは完全には接地電位とはならない。

従って、負荷ＭＯＳトランジスタＰＱ２は十分に導通状態にならず、記憶ノード／ＭＮが「Ｈ」レベルに上昇する速度が遅くなる。

ここで、第１のブースト信号ＢＳＴＡを「Ｈ」レベルにすると、インバータＩＮＶ１ＡによりＮチャネルの電源ＭＯＳトランジスタＮＱ１１Ａのゲートと接続された出力ノード／ＢＳＴＡが「Ｌ」レベルになる。これに伴い、Ｎチャネルの電源ＭＯＳトランジスタＮＱ１１Ａが非導通となり、書込インバータのソースノードＷＢＳＡがフローティングとなる。

次に、バッファＢＦ１Ａの出力ノードＮＢＳＴＡが「Ｌ」レベルになる。これに伴い、ブースト容量素子Ｃｂ１３Ａに基づいて書込インバータのソースノードＷＢＳＡが負電位にブーストされる。

ソースノードＷＢＳＡの電位は、第１の書込インバータのＮチャネルＭＯＳトランジスタＮＱ９、トランスファＭＯＳトランジスタＮＱ７を介して第１のビット線ＢＬＡの電位を引き下げる。

すると、アクセスＭＯＳトランジスタＮＱ３のゲート−ソース間電圧Ｖｇｓが大きくなり、ＮチャネルＭＯＳトランジスタＮＱ３の電流駆動能力が増大し、記憶ノードＭＮの電位をさらに引き下げる。

負荷ＭＯＳトランジスタＰＱ２がより強く導通することにより、記憶ノード／ＭＮが「Ｈ」レベルに引き上げられ、記憶ノードの反転を加速する。

これにより、微細化によるばらつきが大きくなり、電源電圧が低い場合でも、高速で安定した書込が行える。

ただし、第２のビット線ＢＬＢからの電流の流入により、第１のビット線ＢＬＡの電位は上昇する。第１のビット線ＢＬＡの電位が正に転ずると書込補助の効果はなくなるばかりか、一度反転した電位が元に戻ってしまうことがありえる。

したがって、第１のビット線ＢＬＡの電位が正に転ずる前にブースト信号ＢＳＴＡを「Ｌ」レベルに戻し、電源ＭＯＳトランジスタＮＱ１１Ａを導通状態として、書込インバータのソースノードＷＢＳＡを接地電位に戻す必要がある。

その後、第１のワード線ＷＬＡを「Ｌ」レベルに設定することにより、記憶ノードＭＮ，／ＭＮの状態は反転して安定する。

その後、第１の列選択信号ＹＳＡを「Ｌ」レベルに設定することにより第１のビット線対ＢＬＡ，／ＢＬＡはプリチャージされ、書込動作は終了する。

図６は、実施形態１に従う信号配線の配置を説明する図である。
図６に示されるように、本例においては、メモリセルアレイ１の上層に金属配線層を形成した場合を示している。

具体的には、メモリセルアレイ１の上層に設けられた電圧ＶＤＤを供給する電源配線，電圧ＶＳＳを供給する電源配線と同じ行方向に沿って信号配線を配置した場合が示されている。一例として電圧ＶＤＤ，ＶＳＳを供給する電源配線と同じ金属配線層を用いて形成するものとする。

本例においては、電圧ＶＤＤ，ＶＳＳを供給する電源配線との間に信号配線ＭＬ１１Ａ，ＭＬ１２Ａを設けた場合が示されている。また、同様の方式に従って信号配線ＭＬ１１Ｂ，ＭＬ１２Ｂを設けた場合が示されている。

また、メモリセルアレイ１の上層に設ける構成であり、基板上にブースト容量素子を設ける構成ではなく第１および第２の信号配線を配置して、信号配線の配線間の結合容量に基づいてブースト容量素子を設ける構成であるためチップ面積を縮小することが可能である。

なお、上記の構成では２本の信号配線を電源配線で挟んだ構造になっているが、信号配線の本数や順番は任意である。また、適宜信号配線の隣に接地線を挟んでもかまわない。

また、信号配線の長さを調整することによりブースト容量素子の容量値を容易に調整することが可能である。

メモリセルアレイ１に設けられるビット線の長さが異なる場合であっても、ビット線の長さに応じて容易にブースト容量を変更することが可能であり、上記の信号配線を配置する構造により、ビット線長の異なるメモリＩＰに対しても適切なブースト容量を容易に形成することが可能である。

図７は、本実施形態１に従う信号配線の構造を説明する図である。
図７に示されるように、半導体基板上にＭＯＳトランジスタが設けられる。そして、その上層の金属配線層にビット線対ＢＬＡ，／ＢＬＡが設けられる。そして、さらに上層にワード線ＷＬＡが設けられる。そして、さらに上層に電圧ＶＤＤ，ＶＳＳの電源配線が設けられる。そして、同一の金属配線層に信号配線ＭＬ１１Ａ，ＭＬ１２Ａが設けられる。

また、電圧ＶＤＤとＶＳＳの電源配線は同層の信号配線からのクロストークを防止するシールドの効果としても働かせることが可能である。また、シールドの効果についてブースト動作時に固定されている配線であれば、電圧ＶＤＤ，ＶＳＳを供給する電源配線でなくても良い。

図８は、本実施形態１に従う別の信号配線の配置を説明する図である。
図８に示されるように、メモリセルアレイ１と比較して、行方向に沿って上端から下端に対して信号配線を配置するのではなく、メモリセルアレイ１Ａの行方向の長さの半分にすることも可能である。

図９は、本実施形態１に従うさらに別の信号配線の配置を説明する図である。
図９に示されるように、メモリセルアレイ１Ｂに関して、第１の信号配線ＭＬ１１Ａ、第２の信号配線ＭＬ１２Ａに対して信号配線をさらに追加した点が異なる。

第１の信号配線ＭＬ１１Ａに対してサブ信号配線ＭＬ１５Ａを複数設ける。
第２の信号配線ＭＬ１２Ａに対してサブ信号配線ＭＬ１６Ａを複数設ける。

サブ信号配線ＭＬ１１Ａは、複数のサブ信号配線ＭＬ１５ＡとコンタクトＣＴ１を介して接続される。

サブ信号配線ＭＬ１２Ａは、複数のサブ信号配線ＭＬ１６ＡとコンタクトＣＴ２を介して接続される。

サブ信号配線ＭＬ１５Ａ，ＭＬ１６Ａは、電源線と交差する方向に対して列方向に沿って配置される。複数のサブ信号配線は、第１の信号配線ＭＬ１１Ａ、第２の信号配線ＭＬ１２Ａの上層あるいは下層の金属配線層を用いて形成することが可能である。当該構成によりブースト容量素子のブースト容量の調整が容易となる。

（変形例）
上記においては、信号配線によりブースト容量素子を形成する場合について説明した。

本変形例においては、ブースト容量素子による電位変化ΔＶの調整について説明する。
負電圧のブースト時のビット線の電圧降下量（電位変化ΔＶ）はブースト容量と接地容量との比で決まる。

ΔＶ＝−ＣＢ／（ＣＢ＋ＣＧ）×ＶＤＤ・・・（式１）
ここで、ＣＧ＝Ｃｇ１３Ａ＋Ｃｇ２Ｔ＋Ｃｇ３Ｔ
ＣＢ＝Ｃｂ１３Ａ
ＣＧは、信号配線ＭＬ１２Ａに付いている寄生容量Ｃｇ１３Ａと、第１の書込インバータの出力ノードＣＷについている寄生容量Ｃｇ２Ｔと、第１のビット線ＢＬＡに付いている寄生容量Ｃｇ３Ｔの和である。

ただし、ＮチャネルＭＯＳトランジスタＮＱ９、ＮＱ７、ＮＱ５のチャネル抵抗、拡散層容量、ゲート容量の影響は説明の簡略化の為、考慮していない。

総容量をＣａｌｌとすると、次式２で表わされる。
Ｃａｌｌ＝ＣＢ＋ＣＧ・・・（式２）
デュアルポートＳＲＡＭでは半選択状態（ワード線が選択、ビット線が非選択でプリチャージ状態）のポートのビット線から電流が流入し、ブースト時の負電圧が上昇することにより、アクセスＭＯＳトランジスタの電流駆動能力の向上を阻害する。これはビット線が短く、ビット線容量が小さい場合に顕著となる。

ブースト容量を大きくし、ビット線の電圧降下量（電位変化ΔＶ）を大きくすると、当該ビット線を共有し、異なるワード線に接続されたメモリセルのアクセスＭＯＳトランジスタも導通していまい、非選択メモリセルのデータが反転する可能性がある。すなわち誤書込を生じさせる可能性があるため電位変化ΔＶをある一定の範囲にする必要がある。

一方で、半選択状態（ワード線が選択、ビット線が非選択でプリチャージ状態）では、書込側のビット線を負電位にしても、半選択状態のポートのビット線からの電流の流入により、書込側のビット線を負電位に保てなくなる可能性がある。したがって、書込側のビット線を負電位に安定的に保つためには接地容量を大きくすることも必要である。

したがって、上式１、式２から、電位変化ΔＶを最適点に保ちつつ総容量Ｃａｌｌを増やすには、ＣＢとＣＧの比を一定に保ちつつ、両方を大きくすればよい。

図１０は、本実施形態１の変形例に従う第１および第２の書込補助回路５Ａ＃および５Ｂ＃の構成について説明する図である。

図１０に示されるように、図４の構成と比較して、第１の書込補助回路５Ａ＃に関して、さらに、接地容量素子として、容量素子Ｃｇ１１Ａ，Ｃｇ１２Ａとを追加した点と、ブースト容量素子として、容量素子Ｃｂ１１Ａ，Ｃｂ１２Ａとを追加した点とが異なる。

容量素子Ｃｂ１１Ａ，Ｃｂ１２Ａは、出力ノードＮＢＳＴＡとソースノードＷＢＳＡとの間にそれぞれ設けられる。

容量素子Ｃｇ１１Ａは、ソースノードＷＢＳＡと電圧ＶＳＳとの間に設けられる。また、容量素子Ｃｇ１２Ａは、ソースノードＷＢＳＡと接続される。

容量素子Ｃｇ１２Ａは、ＭＯＳ容量として形成される。ＭＯＳトランジスタのソースおよびドレインがソースノードＷＢＳＡと接続され、ゲートは、電圧ＶＤＤと接続される。

容量素子Ｃｂ１２Ａは、出力ノードＮＢＳＴＡとソースノードＷＢＳＡとの間に接続されるＭＯＳ容量として形成される。

当該構成により、式１におけるＣＧ、ＣＢの比を一定するようにし、必要な容量を確保して電位変化ΔＶが最適な値となるように調整することが可能である。

本実施形態においては、ブースト容量素子として容量素子Ｃｂ１１Ａ，Ｃｂ１２Ａを設ける構成について説明したが、１つの容量素子とすることも可能である。例えば、容量素子Ｃｂ１２Ａ，Ｃｇ１２Ａとして、面積効率の良いＭＯＳ容量素子を用いるようにしても良い。容量素子Ｃｇ１１Ａ，Ｃｇ１２Ａについても同様である。

また、本例においては、なお、容量素子Ｃｂ１２Ａ，Ｃｇ１２ＡとしてＮチャネルのＭＯＳ容量を使用しているが、これはＰチャネルＭＯＳ容量を用いるようにしてもよい。

なお、第１の書込補助回路５Ｂ＃の構成についても同様であるのでその詳細な説明については繰り返さない。

なお、容量素子Ｃｇ１１Ａ，Ｃｇ１２Ａ，Ｃｇ２Ｔ，Ｃｇ２Ｂ，Ｃｇ３Ｔ，Ｃｇ３Ｂは説明の便宜上、接地容量としているが、書込動作中に電位が固定されていれば、電源ＶＤＤやその他の信号ノードと接続される構成としても良い。

（実施形態２）
図１１は、本実施形態２に従う第１の書込補助回路５Ａの構成について説明する図である。

図１１を参照して、複数のメモリセル列にそれぞれ対応して複数の第１の書込駆動回路６Ａ、複数の第１の書込補助回路５Ａが設けられる場合が示されている。そして、複数の第１の書込補助回路５Ａにおいて、ソースノードＷＢＳＡを共通にする。ここでは、隣接する第１の書込補助回路５ＡのソースノードＷＢＳＡがともに共通に接続されている場合が示されている。なお、他の書込補助回路５Ａについても同様であり、第２の書込補助回路５Ｂについても第１の書込補助回路５Ａと同様に設けられる。

上記のディスターブ書込では、ディスターブ側のアクセスＭＯＳトランジスタＮＱ５のしきい値電圧が低くなった場合に、書込側のビット線の電位上昇が顕著になる。しかしながら、同時に書込を行う全てのメモリセルのＮＱ５のしきい値電圧が同じようにばらついて低くなることは少なく、中にはしきい値電圧が高くなるものも存在する。

したがって、ソースノードＷＢＳＡを共通にして、全容量Ｃａｌｌを共有化することが可能である。これにより、トランジスタのばらつきに起因して書込動作が遅いトランジスタに対する書込を補強することが可能である。

（実施形態３）
本実施形態３においては、ブースト能力をさらに向上させる方式について説明する。

図１２は、本実施形態３に従う第１および第２の書込補助回路５ＡＰおよび５ＢＰの構成について説明する図である。

図１２に示されるように、第１の書込補助回路５ＡＰは、第１の書込補助回路５Ａと比較して、バッファＢＦ２Ａと、第３の信号配線ＭＬ１３Ａとを追加した点とが異なる。

バッファＢＦ２Ａは、第１の信号配線ＭＬ１１Ａと接続され、第１の信号配線ＭＬ１１Ａに伝達された信号レベルに従って第３の信号配線ＭＬ１３Ａを駆動する。

第２の書込補助回路５ＢＰについても同様であるのでその詳細な説明は繰り返さない。
出力ノードＮＢＳＴＡは、信号配線ＭＬ１１Ａと接続され、ノードＷＢＳＡは、信号配線ＭＬ１２Ａと接続される。信号配線ＭＬ１１ＡおよびＭＬ１２Ａは、ビット線と並行に配置され、メモリセルアレイ１上に配置されている。

信号配線ＭＬ１１Ａと、信号配線ＭＬ１２Ａとの間の配線間の結合容量に基づいてブースト容量素子Ｃｂ１３Ａが形成される。また、信号配線ＭＬ１３Ａと、信号配線ＭＬ１２Ａとの間の配線間の結合容量に基づいてブースト容量素子Ｃｂ１４Ａが形成される。

信号配線ＭＬ１２Ａと接地の間には接地容量Ｃｇ１３Ａが形成される。
バッファＢＦ２Ａは、第２の書込補助回路５ＢＰの内部に配置されている場合が示されているが、特に当該場所を特定するものではなく、どのような位置に配置してもよい。

図１３は、本実施形態３に基づく書込動作の信号波形を説明する図である。
図１３を用いて本実施形態３においては、複数回、ブースト動作を行う場合について説明する。

本例においては、２回ブースト動作を行う場合について示している。
バッファＢＦ２Ａにおける遅延時間は、ディスターブ側のビット線からの電流の流入により書込側のビット線の電位が０Ｖ近くまで上がるより短い時間に設定する。

記憶ノードＭＮ，／ＭＮが「Ｈ」レベル、「Ｌ」レベルの状態で、第１のワード線ＷＬＡと第１のビット線対ＢＬＡ，／ＢＬＡを使用し、記憶ノードＭＮ，／ＭＮを「Ｌ」レベル、「Ｈ」レベルに反転させる場合について説明する。

第２のビット線対ＢＬＢ，／ＢＬＢはプリチャージ状態であるものとする。
一例として、第２のワード線ＷＬＢは、第１のワード線ＷＬＡと同じタイミングで動作する場合の波形を示している。

初期の状態として、第１および第２のワード線ＷＬＡ，ＷＬＢは「Ｌ」レベル、第１の列選択信号ＹＳＡも「Ｌ」レベルであり、イコライズＭＯＳトランジスタＰＱ３、プリチャージＭＯＳトランジスタＰＱ４，ＰＱ５により第１のビット線対ＢＬＡ，／ＢＬＡは「Ｈ」レベルにプリチャージされている。一方で、トランスファＭＯＳトランジスタＮＱ７、ＮＱ８は導通していない状態である。

次に、第１の書込データＤＡに「Ｌ」レベルが入力される。
第１の書込データＤＡに従って第１の入力回路４Ａにより相補的な第１の書込入力データＤＮ，／ＤＮは「Ｈ」レベル，「Ｌ」レベルで、出力ノードＣＷ，／ＣＷは「Ｌ」レベル、「Ｈ」レベルとなる。

次に、第１の列選択信号ＹＳＡが「Ｈ」レベルになり、イコライズＭＯＳトランジスタＰＱ３、プルアップＭＯＳトランジスタＰＱ４、ＰＱ５が非導通になる。そして、トランスファＭＯＳトランジスタＮＱ７、ＮＱ８が導通状態となり、第１および第２の書込インバータの出力ノードＣＷ，／ＣＷの電位が第１のビット線対ＢＬＡ，／ＢＬＡに伝達され、第１のビット線ＢＬＡは「Ｌ」レベルに引き抜かれる。

次に、第１および第２のワード線ＷＬＡ，ＷＬＢが「Ｈ」レベルになり、第１のビット線ＢＬＡの電位が記憶ノードＭＮに伝達され、ＭＮの電位が下がる。

一方で、第２のワード線ＷＬＢも「Ｈ」レベルであるため、第２のビット線ＢＬＢからプリチャージ電流が流入し、記憶ノードＭＮは完全には接地電位とならない。

従って、負荷ＭＯＳトランジスタＰＱ２は十分に導通状態にならず、記憶ノード／ＭＮが「Ｈ」レベルに上昇する速度が遅くなる。

ここで、第１のブースト信号ＢＳＴＡを「Ｈ」レベルにすると、インバータＩＮＶ１ＡによりＮチャネルの電源ＭＯＳトランジスタＮＱ１１Ａのゲートと接続されたノード／ＢＳＴＡが「Ｌ」レベルになる。これに伴い、Ｎチャネルの電源ＭＯＳトランジスタＮＱ１１Ａが非導通となり、書込インバータのソースノードＷＢＳＡがフローティングとなる。

次に、バッファＢＦ１Ａの出力ノードＮＢＳＴＡが「Ｌ」レベルになる。これに伴い、ブースト容量素子Ｃｂ１３Ａに基づいて書込インバータのソースノードＷＢＳＡが負電位にブーストされる。

ソースノードＷＢＳＡの電位は、第１の書込インバータのＮチャネルＭＯＳトランジスタＮＱ９、トランスファＭＯＳトランジスタＮＱ７を介して第１のビット線ＢＬＡの電位を引き下げる。

すると、アクセスＭＯＳトランジスタＮＱ３のゲート−ソース間電圧Ｖｇｓが大きくなり、ＮＱ３の電流駆動能力が増大し、記憶ノードＭＮの電位をさらに引き下げる。

負荷ＭＯＳトランジスタＰＱ２がより強く導通することにより、記憶ノード／ＭＮが「Ｈ」レベルに引き上げられ、記憶ノードの反転を加速する。

ただし、第２のビット線ＢＬＢからの電流の流入により、第１のビット線ＢＬＡの電位は上昇する。第１のビット線ＢＬＡの電位が正に転ずると書込補助の効果はなくなるばかりか、一度反転した電位が元に戻ってしまうことがありえる。

本実施形態３は、さらにバッファＢＦ２Ａと信号配線ＭＬ１３Ａとを用いて再ブーストする。

バッファＢＦ２Ａの出力ノードＮＢＳＴ２Ａが「Ｌ」レベルになる。これに伴い、ブースト容量素子Ｃｂ１４Ａに基づいて書込インバータのソースノードＷＢＳＡが負電位にさらにブーストされる。

これにより、再び記憶ノードの反転を加速する。その後、第１のビット線ＢＬＡの電位が正に転ずる前にブースト信号ＢＳＴＡを「Ｌ」レベルに戻し、電源ＭＯＳトランジスタＮＱ１１Ａを導通状態として、書込インバータのソースノードＷＳＢを接地電位に戻す必要がある。

その後、第１のワード線ＷＬＡを「Ｌ」レベルに戻すことにより、記憶ノードＭＮ，／ＭＮの状態は反転して安定する。

その後、第１の列選択信号ＹＳＡを「Ｌ」レベルに戻すことにより、第１のビット線対ＢＬＡ，／ＢＬＡはプリチャージされ、書込動作が終了する。

ブースト容量ＣＢを大きくすると、ブースト動作によるビット線電位の電位変化ΔＶが大きくなるため非選択ワード線に接続されたメモリセルに誤書込が起こる可能性がある。

本実施の形態３によればブースト動作を複数回に分けることにより１回あたりの電位変化ΔＶを小さくすることが可能であるため、上記の誤書込を防ぐことが可能である。

なお、本例においては、８トランジスタ型のデュアルポートＳＲＡＭの構成について説明したが、特に当該構成に限られず、いわゆる６トランジスタ型シングルポートＳＲＡＭについても同様に適用可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は、実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１，１Ａ，１Ｂ メモリセルアレイ、２Ａ 第１の行選択駆動回路、２Ｂ 第２の行選択駆動回路、３Ａ 第１の列選択回路、３Ｂ 第２の列選択回路、４Ａ 第１の入力回路、４Ｂ 第２の入力回路、５Ａ，５ＡＰ 第１の書込補助回路、５Ｂ，５ＢＰ 第２の書込補助回路、６Ａ 第１の書込駆動回路、６Ｂ 第２の書込駆動回路、７Ａ 第１のビット線対充電回路、７Ｂ 第２のビット線対充電回路、８Ａ 第１の制御回路、８Ｂ 第２の制御回路。

Claims (2)

1. メモリセルと、
   前記メモリセルの上層に設けられた金属配線層と、
   前記金属配線層において第１方向に沿って配置され、かつ、前記メモリセルに第１電圧を供給する第１配線と、
   前記金属配線層において前記第１方向に沿って配置され、かつ、前記メモリセルに前記第１電圧とは異なる第２電圧を供給する第２配線と、
   前記第１方向に沿って配置される第１ビット線対と、
   第１書込データに従って、前記第１ビット線対にデータを転送する第１書込ドライバ回路と、
   前記第１ビット線対の一方を前記第１電圧よりも低い第３電圧に駆動する書込補助回路とを備え、
   前記書込補助回路は、
   前記金属配線層において、前記第１方向に沿って配置される第１信号配線と、
   第１制御信号に従って、前記第１信号配線を駆動する第１ドライバ回路と、
   前記金属配線層において、前記第１方向に沿って配置され、前記第１ビット線対の低電位側のビット線に結合され、前記第１ドライバ回路の駆動により前記第１信号配線との間の結合容量に基づいて前記第３電圧を生成するよう動作可能な第２信号配線とを含み、
   平面視において、前記第１および第２信号配線は、前記第１配線と前記第２配線との間に配置される、デュアルポートＳＲＡＭ。
2. 前記金属配線層において、前記第１方向に沿って配置され、かつ、前記メモリセルに前記第１電圧を供給する第３配線と、
   前記第１方向に沿って配置される第２ビット線対と、
   第２書込データに従って、前記第２ビット線対にデータを転送する第２書込ドライバ回路とを備え、
   前記書込補助回路は、
   前記金属配線層において、前記第１方向に沿って配置される第３信号配線と、
   第２制御信号に従って、前記第３信号配線を駆動する第２ドライバ回路と、
   前記金属配線層において、前記第１方向に沿って配置され、前記第２ビット線対の低電位側のビット線に結合され、前記第２ドライバ回路の駆動により前記第３信号配線との間の結合容量に基づいて前記第３電圧を生成するよう動作可能な第４信号配線とを含み、
   平面視において、前記第３および第４信号配線は、前記第２配線と前記第３配線との間に配置される、請求項１記載のデュアルポートＳＲＡＭ。

Images