JPH07160496A - 制御記憶切替システム - Google Patents
制御記憶切替システムInfo
- Publication number
- JPH07160496A JPH07160496A JP30892293A JP30892293A JPH07160496A JP H07160496 A JPH07160496 A JP H07160496A JP 30892293 A JP30892293 A JP 30892293A JP 30892293 A JP30892293 A JP 30892293A JP H07160496 A JPH07160496 A JP H07160496A
- Authority
- JP
- Japan
- Prior art keywords
- control
- machine language
- switching
- memory
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ソフトウェアプログラムの特徴にあわせ、デー
タ処理装置の最高のパフォーマンスを得る。 【構成】ソフトウェアプログラムの特徴に合わせたマイ
クロプログラムがそれぞれ制御記憶１Ａ〜１Ｂに格納さ
れている。ソフトウェアプログラムは制御記憶を切り替
えるソフトウェア命令を実行することで、制御記憶選択
手段を動作させ、最適のマイクロプログラムが格納され
ている制御記憶を選択し、その出力が制御信号３とな
り、データ処理装置を制御する。これにより、ソフトウ
ェアプログラムの特徴によらず、データ処理装置の最高
のパフォーマンスが得られる。
タ処理装置の最高のパフォーマンスを得る。 【構成】ソフトウェアプログラムの特徴に合わせたマイ
クロプログラムがそれぞれ制御記憶１Ａ〜１Ｂに格納さ
れている。ソフトウェアプログラムは制御記憶を切り替
えるソフトウェア命令を実行することで、制御記憶選択
手段を動作させ、最適のマイクロプログラムが格納され
ている制御記憶を選択し、その出力が制御信号３とな
り、データ処理装置を制御する。これにより、ソフトウ
ェアプログラムの特徴によらず、データ処理装置の最高
のパフォーマンスが得られる。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプログラム制御
のデータ処理装置における、制御記憶切替システムに関
する。
のデータ処理装置における、制御記憶切替システムに関
する。
【０００２】
【従来の技術】ソフトウェアプログラムは、多くの場
合、そのままの形でプログラミングされることはなく、
人間にとって理解しやすい高級言語でプログラミングさ
れ、それをコンパイルすることによりデータ処理装置に
理解できる形となる。この際、高級言語の特徴やコンパ
イラーの特徴の影響を受け、作成されるソフトウェアプ
ログラムも特徴を持つものとなる。
合、そのままの形でプログラミングされることはなく、
人間にとって理解しやすい高級言語でプログラミングさ
れ、それをコンパイルすることによりデータ処理装置に
理解できる形となる。この際、高級言語の特徴やコンパ
イラーの特徴の影響を受け、作成されるソフトウェアプ
ログラムも特徴を持つものとなる。
【０００３】一方、マイクロプログラム制御のデータ処
理装置では、１つの制御記憶上のマイクロプログラム
で、全てのソフトウェアプログラムに対して一定の性能
を発揮させるように設計されていた。特願平６３−７３
３３２号公報には、マイクロ制御に必要なビット数が異
なる場合制御記憶を分割してビット数の一致したマイク
ロ命令群を特定の制御記憶に格納し、必要なマイクロ命
令を必要な制御記憶から読出して実行する技術が示され
ている。
理装置では、１つの制御記憶上のマイクロプログラム
で、全てのソフトウェアプログラムに対して一定の性能
を発揮させるように設計されていた。特願平６３−７３
３３２号公報には、マイクロ制御に必要なビット数が異
なる場合制御記憶を分割してビット数の一致したマイク
ロ命令群を特定の制御記憶に格納し、必要なマイクロ命
令を必要な制御記憶から読出して実行する技術が示され
ている。
【０００４】
【発明が解決しようとする課題】従来のマイクロプログ
ラム制御のデータ処理装置では、一つの制御記憶上のマ
イクロプログラムで制御していたため、冗長な処理とな
り、任意のソフトウェアプログラムに対しては最高の性
能を発揮するようにはできていなかった。また、マイク
ロ命令単位で複数の制御記憶に分散記憶させると読出し
実行の際その選択は各々マイクロ命令で行わなければな
らず、きめ細かい選択制御が必要ななるという欠点があ
る。
ラム制御のデータ処理装置では、一つの制御記憶上のマ
イクロプログラムで制御していたため、冗長な処理とな
り、任意のソフトウェアプログラムに対しては最高の性
能を発揮するようにはできていなかった。また、マイク
ロ命令単位で複数の制御記憶に分散記憶させると読出し
実行の際その選択は各々マイクロ命令で行わなければな
らず、きめ細かい選択制御が必要ななるという欠点があ
る。
【０００５】
【課題を解決するための手段】本発明の第１の装置は、
複数のソフトウェアプログラムの特徴に対しそれぞれ最
適な処理を行うマイクロプログラムをどれか１つに格納
する複数の制御記憶手段（以下制御記憶）と、これら複
数の制御記憶の切替えを指示するソフトウェア命令を有
し、前記複数の制御記憶の内容いずれに基づいて制御信
号を出力するかを選択する選択手段とを含む。
複数のソフトウェアプログラムの特徴に対しそれぞれ最
適な処理を行うマイクロプログラムをどれか１つに格納
する複数の制御記憶手段（以下制御記憶）と、これら複
数の制御記憶の切替えを指示するソフトウェア命令を有
し、前記複数の制御記憶の内容いずれに基づいて制御信
号を出力するかを選択する選択手段とを含む。
【０００６】本発明の第２の装置は、第１の装置におい
てメモリアクセスでデータアラインの必要な機械語を生
成するため前記複数の制御記憶にち第１の制御記憶に切
替える機械語を機械語列の先頭に生成しデータアライン
の不要な機械語を生成するため前記複数の制御記憶のう
ち第２の制御記憶に切替える機械語を機械語列の先頭に
生成する生成手段を含むことを特徴とする。
てメモリアクセスでデータアラインの必要な機械語を生
成するため前記複数の制御記憶にち第１の制御記憶に切
替える機械語を機械語列の先頭に生成しデータアライン
の不要な機械語を生成するため前記複数の制御記憶のう
ち第２の制御記憶に切替える機械語を機械語列の先頭に
生成する生成手段を含むことを特徴とする。
【０００７】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。図１を参照すると、本発明の一実施
例は、メモリアクセスでデータライン可能なマイクロプ
ログラム格納する第１の制御記憶１Ａと、メモリアクセ
スでデータアラインを行わないマイクロプログラムを格
納する第２の制御記憶１Ｂと、メモリアクセスにおいて
データアラインの必要な機械語を生成するメコンバイラ
を制御記憶１Ａに切り変える機械語が機械語列の先頭に
生成し、データアラインの不要な機械語を生成するβコ
ンパイラを制御記憶１Ｂに切り変える機械語が機械語列
の先頭に生成する生成手段４と、複数の制御記憶１Ａお
よび１Ｂの切り変えを指示するソフトウェア命令を有し
これら制御記憶のどれによって制御されるか選択し制御
信号を出力する制御記憶選択手段２とを含む。
て詳細に説明する。図１を参照すると、本発明の一実施
例は、メモリアクセスでデータライン可能なマイクロプ
ログラム格納する第１の制御記憶１Ａと、メモリアクセ
スでデータアラインを行わないマイクロプログラムを格
納する第２の制御記憶１Ｂと、メモリアクセスにおいて
データアラインの必要な機械語を生成するメコンバイラ
を制御記憶１Ａに切り変える機械語が機械語列の先頭に
生成し、データアラインの不要な機械語を生成するβコ
ンパイラを制御記憶１Ｂに切り変える機械語が機械語列
の先頭に生成する生成手段４と、複数の制御記憶１Ａお
よび１Ｂの切り変えを指示するソフトウェア命令を有し
これら制御記憶のどれによって制御されるか選択し制御
信号を出力する制御記憶選択手段２とを含む。
【０００８】次に本発明の一実施例の動作について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【０００９】実施例として、メモリアクセスにおいてデ
ータアラインの必要な機械語を生成するαというコンパ
イラと、データアラインの不要な機械語を生成るβとい
うコンパイラとの、コンパイルから実行までの手順を本
発明のデータ処理装置上で説明する。
ータアラインの必要な機械語を生成するαというコンパ
イラと、データアラインの不要な機械語を生成るβとい
うコンパイラとの、コンパイルから実行までの手順を本
発明のデータ処理装置上で説明する。
【００１０】本実施例のデータ処理装置ではメモリオペ
ランドのデータアラインをマイクロプログラムで行うた
め、データアラインの必要なオプランドアクセスでは、
データアラインの不要なオペランドアクセスに比べ、実
行速度が劣る。この点に注目して設計されたコンパイラ
がαコンパイラで、データアラインの不要な機械語を生
成することでパフォーマンスを確保する。これに対し、
ソフトウェア処理上データアラインがどうしても必要と
なる処理は、機械語でのデータアラインよりもマイクロ
プログラムでのデータアラインの方が実行速度が早い
為、データアラインの必要な機械語を生成するβコンパ
イヤを使用し、パフォーマンスを確保する。
ランドのデータアラインをマイクロプログラムで行うた
め、データアラインの必要なオプランドアクセスでは、
データアラインの不要なオペランドアクセスに比べ、実
行速度が劣る。この点に注目して設計されたコンパイラ
がαコンパイラで、データアラインの不要な機械語を生
成することでパフォーマンスを確保する。これに対し、
ソフトウェア処理上データアラインがどうしても必要と
なる処理は、機械語でのデータアラインよりもマイクロ
プログラムでのデータアラインの方が実行速度が早い
為、データアラインの必要な機械語を生成するβコンパ
イヤを使用し、パフォーマンスを確保する。
【００１１】図１を参照すると、制御記憶１Ａはメモリ
アクセスでデータアライが可能なマイクロプログラムが
格納されており、制御記憶１Ｂはメモリアクセスでデー
タアラインを行わないマイクロプロガラムが格納されて
いる。データ処理装置は制御信号３によって制御され、
制御信号３は制御記憶選択手段２によって選択された制
御記憶１Ａ、制御記憶１Ｂの出力の内１つが選ばれる。
制御記憶選択手段２は制御記憶の切り替えを指示する機
械語の実行によって切り替えが指示される。
アクセスでデータアライが可能なマイクロプログラムが
格納されており、制御記憶１Ｂはメモリアクセスでデー
タアラインを行わないマイクロプロガラムが格納されて
いる。データ処理装置は制御信号３によって制御され、
制御信号３は制御記憶選択手段２によって選択された制
御記憶１Ａ、制御記憶１Ｂの出力の内１つが選ばれる。
制御記憶選択手段２は制御記憶の切り替えを指示する機
械語の実行によって切り替えが指示される。
【００１２】ソフトウェアプログラムのコンパイル時に
は、αコンパイラは制御記憶１Ａに切り替える機械語が
機械語列の先頭に生成され、βコンパイラは制御記憶１
Ｂに切り替える機械語が機械語列の先頭に生成される。
コンパイルされたソフトウェアプログラムの実行時に
は、それぞれ機械語列の先頭の制御記憶を切り替える機
械語が実行されたあとソフトウェアプログラムの目的と
する処理が行われる。
は、αコンパイラは制御記憶１Ａに切り替える機械語が
機械語列の先頭に生成され、βコンパイラは制御記憶１
Ｂに切り替える機械語が機械語列の先頭に生成される。
コンパイルされたソフトウェアプログラムの実行時に
は、それぞれ機械語列の先頭の制御記憶を切り替える機
械語が実行されたあとソフトウェアプログラムの目的と
する処理が行われる。
【００１３】
【発明の効果】以上説明したように本発明は、複数の制
御記憶を持ち、その制御記憶をソフトウェア命令によっ
て切り替えることによって、ソフトウェアプログラムの
特徴に合わせたマイクロプログラム制御が可能となり、
データ処理装置としての性能が向上する。
御記憶を持ち、その制御記憶をソフトウェア命令によっ
て切り替えることによって、ソフトウェアプログラムの
特徴に合わせたマイクロプログラム制御が可能となり、
データ処理装置としての性能が向上する。
【図１】本発明の一実施例を示す図である。
１Ａ〜１Ｂ 制御記憶 ２ 制御記憶選択手段 ３ 制御信号 ４ 生成手段
Claims (2)
- 【請求項１】 複数のソフトウェアプログラムの特徴に
対しそれぞれ最適な処理を行うマイクロプログラムをど
れか１つに格納する複数の制御記憶手段と、 これら複数の制御記憶手段の切替えを指示するソフトウ
ェア命令を有し前記複数の制御記憶手段の内容のいずれ
に基いて制御信号を出力するかを選択する選択手段とを
含むことを特徴とする制御記憶切替システム。 - 【請求項２】 メモリアクセスでデータアラインの必要
な機械語を生成するための前記複数の制御記憶手段のう
ち第１の制御記憶手段に切替える機械語を機械語列の先
頭に生成しデータアラインの不要な機械語を生成するた
め前記複数の制御記憶手段のうち第２の制御記憶手段に
切替える機械語を機械語列の先頭に生成する生成手段を
含むことを特徴とする記憶切替システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892293A JPH07160496A (ja) | 1993-12-09 | 1993-12-09 | 制御記憶切替システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892293A JPH07160496A (ja) | 1993-12-09 | 1993-12-09 | 制御記憶切替システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07160496A true JPH07160496A (ja) | 1995-06-23 |
Family
ID=17986901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30892293A Pending JPH07160496A (ja) | 1993-12-09 | 1993-12-09 | 制御記憶切替システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07160496A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106958A (en) * | 1980-12-24 | 1982-07-03 | Hitachi Ltd | Data processor |
| JPS5960646A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | フア−ムウエア制御方式 |
| JPS62257553A (ja) * | 1986-04-30 | 1987-11-10 | Toshiba Corp | デイスク制御装置 |
-
1993
- 1993-12-09 JP JP30892293A patent/JPH07160496A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106958A (en) * | 1980-12-24 | 1982-07-03 | Hitachi Ltd | Data processor |
| JPS5960646A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | フア−ムウエア制御方式 |
| JPS62257553A (ja) * | 1986-04-30 | 1987-11-10 | Toshiba Corp | デイスク制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128138B2 (ja) | ||
| KR900018807A (ko) | 마이크로 명령수식 기능을 가진 제어장치 | |
| JPH07160496A (ja) | 制御記憶切替システム | |
| JP3271307B2 (ja) | 半導体メモリ用試験パターン発生器 | |
| JP2504974B2 (ja) | シ−ケンサの高速演算処理方式 | |
| KR900015005A (ko) | 링 축소 로직 매카니즘 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPH10143376A (ja) | 情報処理装置 | |
| JPS5850046A (ja) | 情報処理装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH0636161B2 (ja) | 情報処理装置 | |
| JPH11288371A (ja) | インサーキットエミュレータ | |
| JPH0682321B2 (ja) | マイクロ制御装置 | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JPH06160478A (ja) | 論理試験装置 | |
| JPS59106048A (ja) | マイクロプロセツサシステム | |
| JPS6395543A (ja) | マイクロプログラム制御装置 | |
| JPS6112577B2 (ja) | ||
| JPH04137138A (ja) | 情報処理装置 | |
| JPH03152625A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000307 |