JPH0715963B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0715963B2 JPH0715963B2 JP21685587A JP21685587A JPH0715963B2 JP H0715963 B2 JPH0715963 B2 JP H0715963B2 JP 21685587 A JP21685587 A JP 21685587A JP 21685587 A JP21685587 A JP 21685587A JP H0715963 B2 JPH0715963 B2 JP H0715963B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- radiator
- jig
- semiconductor device
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子の効率的な放熱を目的とした半導体
装置に関するものである。
装置に関するものである。
従来の技術 近年、LSIは大容量や多機能化のために、チップサイズ
も大きくなり、かつ電極数も数100に達してきた。その
ために単位面積当りの発熱量も高くなり、今後LSIの放
熱は大きな課題である。
も大きくなり、かつ電極数も数100に達してきた。その
ために単位面積当りの発熱量も高くなり、今後LSIの放
熱は大きな課題である。
従来の放熱を目的とした半導体装置は第3図に示すよう
に半導体素子1を容器2に入れワイヤ6により内部結線
をした後、放熱器3に前記容器2を固定させた構成であ
った。また、この様な半導体装置を回路基板4に搭載す
るには治具7をネジ5で固定していた。
に半導体素子1を容器2に入れワイヤ6により内部結線
をした後、放熱器3に前記容器2を固定させた構成であ
った。また、この様な半導体装置を回路基板4に搭載す
るには治具7をネジ5で固定していた。
発明が解決しようとする問題点 この様な構成においては、チップサイズや電極数が増大
すると容器2の平面積も大きくなるばかりか、半導体素
子1と放熱器3との間に容器2を介しているために、熱
抵抗は大きくなり、放熱効果を著しく妨げるものであっ
た。また、チップサイズや電極数の増大は、容器2のコ
スト高をまねくばかりか、実装面積も大きくなってしま
っていた。
すると容器2の平面積も大きくなるばかりか、半導体素
子1と放熱器3との間に容器2を介しているために、熱
抵抗は大きくなり、放熱効果を著しく妨げるものであっ
た。また、チップサイズや電極数の増大は、容器2のコ
スト高をまねくばかりか、実装面積も大きくなってしま
っていた。
問題点を解決するための手段 本発明は半導体素子をフィルムキャリヤ方式で搭載し、
放熱器に前記半導体素子の一面を直接固定する構成とす
るものである。
放熱器に前記半導体素子の一面を直接固定する構成とす
るものである。
作用 このような本発明によれば半導体素子がフィルムキャリ
ヤ方式で搭載されるため、チップサイズの大型化や電極
数が増加しても実装面積が大きくならず、また半導体素
子が直接、放熱器と接するために放熱効率も高いもので
ある。
ヤ方式で搭載されるため、チップサイズの大型化や電極
数が増加しても実装面積が大きくならず、また半導体素
子が直接、放熱器と接するために放熱効率も高いもので
ある。
実施例 第1図に本発明の一実施例の構成を示す。半導体素子1
の電極はフィルムキャリヤ方式でフィルムテープ10上に
形成したリード11に接続される。前記半導体素子1の一
面は放熱器12の裏面に接し、治具13が半導体素子1の全
面を覆う如く設けられ、これと放熱器12とは半導体素子
1を挾みこむ様にして、ネジ14で治具13と放熱器は固定
される。また、治具13の一部はネジ16によって回路基板
15に固定される。
の電極はフィルムキャリヤ方式でフィルムテープ10上に
形成したリード11に接続される。前記半導体素子1の一
面は放熱器12の裏面に接し、治具13が半導体素子1の全
面を覆う如く設けられ、これと放熱器12とは半導体素子
1を挾みこむ様にして、ネジ14で治具13と放熱器は固定
される。また、治具13の一部はネジ16によって回路基板
15に固定される。
一方、半導体素子1の電極に接続されたリード11の他端
11′は回路基板15の配線電極と接続される。
11′は回路基板15の配線電極と接続される。
第2図で本実施例の詳細な構成を説明する。放熱器12に
は半導体素子1を落し込み、固定するための孔20と、治
具13,フィルムテープ10を固定するためのネジ穴21が四
隅に設けられている。半導体素子1の電極はフィルムキ
ャリヤテープ10のデバイスホールに突出したリード群11
と接合され、前記リード群11の他端11′は回路基板の電
極と接合される様に構成される第2図においては、半導
体素子1が放熱器12の孔20に挿入され、熱伝導の良い導
電性接着剤等で固定される。一方治具13は、熱伝導性の
良いCu,Ni,コーバール等で形成され、少なくとも放熱器
12の底面を覆うと共に、その四隅には、ツバ22が設けら
れる孔22′が設けられている。半導体素子1を搭載した
フィルムテープ10を介して、放熱器12と治具13はネジ14
によって、固定される。この時、治具13と半導体素子1
との間には放熱材17が充填されており、半導体素子1の
表面からの熱を積極的に逃す。また、フィルムテープ10
のリード11は外部回路と接続するためのものであるが、
これが形成される位置は、治具13のツバ22とツバの間で
ある。前記ツバ22はツバに設けた孔22′によりネジによ
って回路基板に固定されるものである。
は半導体素子1を落し込み、固定するための孔20と、治
具13,フィルムテープ10を固定するためのネジ穴21が四
隅に設けられている。半導体素子1の電極はフィルムキ
ャリヤテープ10のデバイスホールに突出したリード群11
と接合され、前記リード群11の他端11′は回路基板の電
極と接合される様に構成される第2図においては、半導
体素子1が放熱器12の孔20に挿入され、熱伝導の良い導
電性接着剤等で固定される。一方治具13は、熱伝導性の
良いCu,Ni,コーバール等で形成され、少なくとも放熱器
12の底面を覆うと共に、その四隅には、ツバ22が設けら
れる孔22′が設けられている。半導体素子1を搭載した
フィルムテープ10を介して、放熱器12と治具13はネジ14
によって、固定される。この時、治具13と半導体素子1
との間には放熱材17が充填されており、半導体素子1の
表面からの熱を積極的に逃す。また、フィルムテープ10
のリード11は外部回路と接続するためのものであるが、
これが形成される位置は、治具13のツバ22とツバの間で
ある。前記ツバ22はツバに設けた孔22′によりネジによ
って回路基板に固定されるものである。
発明の効果 以上のように本発明によれば、次のような効果を得るこ
とができる。
とができる。
半導体素子が放熱器に直接接触した構成であるので、
熱抵抗が著しく小さく放熱効果が高い。
熱抵抗が著しく小さく放熱効果が高い。
例えば20×20mm□のチップで、放熱器寸法:平面積30×
30mm、フィンの高さ:15mm、フィン枚数6枚でAl製の放
熱器の場合、第2図の如く、半導体素子をアルミナ製の
容器に搭載した場合の熱抵抗は37℃/Wであったが、本発
明の第1図の構成では21.5℃/Wを達成することができ
た。
30mm、フィンの高さ:15mm、フィン枚数6枚でAl製の放
熱器の場合、第2図の如く、半導体素子をアルミナ製の
容器に搭載した場合の熱抵抗は37℃/Wであったが、本発
明の第1図の構成では21.5℃/Wを達成することができ
た。
また、治具13により放熱器と半導体素子を搭載したフ
ィルムテープが固定され、かつ、この治具によって回路
基板に全体が固定、保持されるので、保持が各軸である
ばかりか、機械的振動に対しても強い。
ィルムテープが固定され、かつ、この治具によって回路
基板に全体が固定、保持されるので、保持が各軸である
ばかりか、機械的振動に対しても強い。
治具13が半導体素子の他面と接し、ここからも半導体
素子の熱を治具13に伝え放熱できるので放熱効果に優れ
るものである。
素子の熱を治具13に伝え放熱できるので放熱効果に優れ
るものである。
半導体素子の搭載がフィルムテープによって行なわれ
るため、薄型の半導体装置が実現でき、またリードの取
出しが容易であるばかりか、構造が簡単で、実装コスト
も安価となり、さらに、全体の重量も軽くなるばかり
か、放熱器を含んだ半導体装置の大きさも小型にできる
効果がある。
るため、薄型の半導体装置が実現でき、またリードの取
出しが容易であるばかりか、構造が簡単で、実装コスト
も安価となり、さらに、全体の重量も軽くなるばかり
か、放熱器を含んだ半導体装置の大きさも小型にできる
効果がある。
第1図は本発明の一実施例の半導体装置の断面図、第2
図は同装置の分解斜視図、第3図は従来の半導体装置の
断面図である。 1……半導体素子、10……フィルムテープ、12……放熱
器、13……治具、15……回路基板。
図は同装置の分解斜視図、第3図は従来の半導体装置の
断面図である。 1……半導体素子、10……フィルムテープ、12……放熱
器、13……治具、15……回路基板。
Claims (2)
- 【請求項1】フィルムキャリヤ方式で搭載された半導体
素子が放熱器と治具との間に設置され、前記放熱器と治
具とで固定されると共に、治具の一部により回路基板に
固定されてなる半導体装置。 - 【請求項2】少なくとも半導体素子の一面が放熱器に接
すると共に、治具が前記半導体素子を覆う如く構成され
ている特許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21685587A JPH0715963B2 (ja) | 1987-08-31 | 1987-08-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21685587A JPH0715963B2 (ja) | 1987-08-31 | 1987-08-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6459841A JPS6459841A (en) | 1989-03-07 |
JPH0715963B2 true JPH0715963B2 (ja) | 1995-02-22 |
Family
ID=16694962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21685587A Expired - Fee Related JPH0715963B2 (ja) | 1987-08-31 | 1987-08-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0715963B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2915649B2 (ja) * | 1991-09-20 | 1999-07-05 | スガノ農機株式会社 | リバーシブルプラウ用コールタ調節装置 |
US5168926A (en) * | 1991-09-25 | 1992-12-08 | Intel Corporation | Heat sink design integrating interface material |
US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
US5552960A (en) * | 1994-04-14 | 1996-09-03 | Intel Corporation | Collapsible cooling apparatus for portable computer |
TW265430B (en) * | 1994-06-30 | 1995-12-11 | Intel Corp | Ducted opposing bonded fin heat sink blower multi-microprocessor cooling system |
EP1413311A4 (en) | 2001-07-05 | 2005-10-19 | Translational Res Ltd | COMPOSITIONS FOR NASAL ADMINISTRATION OF INSULIN |
JP7238430B2 (ja) * | 2019-01-28 | 2023-03-14 | 日本電気株式会社 | 冷却装置及びその組立て方法 |
-
1987
- 1987-08-31 JP JP21685587A patent/JPH0715963B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6459841A (en) | 1989-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2636777B2 (ja) | マイクロプロセッサ用半導体モジュール | |
US4145708A (en) | Power module with isolated substrates cooled by integral heat-energy-removal means | |
CA2098330C (en) | Electrical device cooling system using a heat sink attached to a circuit board containing heat conductive layers and channels | |
US4682269A (en) | Heat dissipation for electronic components on a ceramic substrate | |
US5309321A (en) | Thermally conductive screen mesh for encapsulated integrated circuit packages | |
KR0121438B1 (ko) | 반도체 장치 | |
JPH0810744B2 (ja) | 半導体装置 | |
US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
JPH09321468A (ja) | 放熱装置 | |
JPH0715963B2 (ja) | 半導体装置 | |
US3487267A (en) | Thermally conducting transistor support arms | |
JPH0680911B2 (ja) | 電子部品を搭載したプリント配線板の放熱構造 | |
JP2812014B2 (ja) | 半導体装置 | |
JPH0715962B2 (ja) | 半導体装置 | |
JP2003133514A (ja) | パワーモジュール | |
CN219145458U (zh) | 红外成像模组 | |
JPS63261738A (ja) | 集積回路担持用電気的構成要素 | |
JPH03191554A (ja) | 半導体装置 | |
JPS6120760Y2 (ja) | ||
JPS5855838Y2 (ja) | 多段実装プリント板の放熱構造 | |
JP2830212B2 (ja) | 混成集積回路 | |
JPH05251598A (ja) | 半導体チップモジュール | |
JPH0878616A (ja) | マルチチップ・モジュール | |
JP2536511B2 (ja) | 集積回路素子の冷却構造体の製造方法 | |
JP3110865B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |