JPH07154234A - 信号入出力切替装置 - Google Patents
信号入出力切替装置Info
- Publication number
- JPH07154234A JPH07154234A JP5296393A JP29639393A JPH07154234A JP H07154234 A JPH07154234 A JP H07154234A JP 5296393 A JP5296393 A JP 5296393A JP 29639393 A JP29639393 A JP 29639393A JP H07154234 A JPH07154234 A JP H07154234A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- signal
- buffer
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 一つのスイッチで一つの端子を入出力兼用に
切替えて、電子部品数が低減し、装置規模を縮小して信
頼性の向上及びコスト低減を図る。 【構成】 ＦＤＤ用ＬＳＩ１１のモード切替え端子１６
に外部スイッチＳＷ２を切替えて選択した５Ｖの入出力
用バッファ制御信号Ｓ５が出力用バッファ１２に印加さ
れる。この５Ｖの印加で出力用バッファ１２が動作し、
入力用バッファ１３が非動作となる。外部スイッチＳＷ
２を切り替えて接地した場合、入力用バッファ１３が動
作し、出力用バッファ１２が非動作となり、一つの入出
力兼用端子１４から入力信号を取り込み、かつ、出力信
号を出力する出力専用又は入力専用として使用する。
切替えて、電子部品数が低減し、装置規模を縮小して信
頼性の向上及びコスト低減を図る。 【構成】 ＦＤＤ用ＬＳＩ１１のモード切替え端子１６
に外部スイッチＳＷ２を切替えて選択した５Ｖの入出力
用バッファ制御信号Ｓ５が出力用バッファ１２に印加さ
れる。この５Ｖの印加で出力用バッファ１２が動作し、
入力用バッファ１３が非動作となる。外部スイッチＳＷ
２を切り替えて接地した場合、入力用バッファ１３が動
作し、出力用バッファ１２が非動作となり、一つの入出
力兼用端子１４から入力信号を取り込み、かつ、出力信
号を出力する出力専用又は入力専用として使用する。
Description
【０００１】
【産業上の利用分野】本発明は、フロッピーディスク装
置（ＦＤＤ）などに利用し、ＬＳＩなどの信号処理素子
の一つの接続端子から出力信号を送出し又は一つの接続
端子への信号を入力する信号入出力切替装置に関する。
置（ＦＤＤ）などに利用し、ＬＳＩなどの信号処理素子
の一つの接続端子から出力信号を送出し又は一つの接続
端子への信号を入力する信号入出力切替装置に関する。
【０００２】
【従来の技術】従来、ＦＤＤは多種多用な装置に装備す
るための多種のオプションモードを備える必要がある。
また、ＬＳＩ、回路基板等の電気部品は共通化を図るた
め、ＦＤＤに内蔵されるＬＳＩには、多種多用な装置に
対応するためのオプション回路を内蔵し、かつ、このオ
プシンョン回路の切替えを行うモード切替端子が必要と
なる。
るための多種のオプションモードを備える必要がある。
また、ＬＳＩ、回路基板等の電気部品は共通化を図るた
め、ＦＤＤに内蔵されるＬＳＩには、多種多用な装置に
対応するためのオプション回路を内蔵し、かつ、このオ
プシンョン回路の切替えを行うモード切替端子が必要と
なる。
【０００３】図５は従来のＦＤＤにおけるオプション回
路切替部の構成を示す回路図である。図５において、こ
のオプション回路切替部では、ＦＤＤとやり取りするイ
ンターフェース信号が多く、例えば３４本がある。図
中、モード切替端子２は多種多用な装置に装備する際の
オプション端子である。このオプション端子は２ＨＤメ
ディアと２ＤＤメディアの切替えをシステム信号（ＭＤ
Ｓ）の入力で行う場合や、ＦＤＤが判別したメディア情
報（ＨＤＯ）をシステムに出力する場合などに使用す
る。このため、ＭＤＳ、ＨＤＯの両方のオプション端子
を回路基板上のスイッチＳＷ１ａで切替えている。
路切替部の構成を示す回路図である。図５において、こ
のオプション回路切替部では、ＦＤＤとやり取りするイ
ンターフェース信号が多く、例えば３４本がある。図
中、モード切替端子２は多種多用な装置に装備する際の
オプション端子である。このオプション端子は２ＨＤメ
ディアと２ＤＤメディアの切替えをシステム信号（ＭＤ
Ｓ）の入力で行う場合や、ＦＤＤが判別したメディア情
報（ＨＤＯ）をシステムに出力する場合などに使用す
る。このため、ＭＤＳ、ＨＤＯの両方のオプション端子
を回路基板上のスイッチＳＷ１ａで切替えている。
【０００４】また、モード切替端子２をモード切替え用
として使用する場合、モード端子を任意の電圧に設定し
てオプション回路を切り替えている。この切替えは必要
に応じて２値、３値、４値を選択する。２値の場合は図
５に示すように２値切替えスイッチＳＷ１ｂで切替えて
いる。
として使用する場合、モード端子を任意の電圧に設定し
てオプション回路を切り替えている。この切替えは必要
に応じて２値、３値、４値を選択する。２値の場合は図
５に示すように２値切替えスイッチＳＷ１ｂで切替えて
いる。
【０００５】このような入出力兼用端子を用いる例、す
なわち、一つの端子から出力信号を送出し又は一つの接
続端子への信号を入力する入出力兼用端子に係る提案と
して、実開平３−４０６９２号公報に開示される記録再
生装置を挙げることが出来る。この公報の例では、一つ
の端子を二つの切替えスイッチで切り替えて、入出力兼
用端子として用いている。
なわち、一つの端子から出力信号を送出し又は一つの接
続端子への信号を入力する入出力兼用端子に係る提案と
して、実開平３−４０６９２号公報に開示される記録再
生装置を挙げることが出来る。この公報の例では、一つ
の端子を二つの切替えスイッチで切り替えて、入出力兼
用端子として用いている。
【０００６】
【発明が解決しようとする課題】ところで従来例の信号
入出力切替装置では、回路基板に実装される電子部品
数、例えばＬＳＩのリード端子が多くなり、かつ、多種
のオプションモードに対応するモード設定端子が必要に
なる。したがって、装置規模が増大化して、コストも嵩
むという問題がある。また、公報の例は、二つの切替え
スイッチを用いており、その構成が複雑化する。さら
に、切替え操作も煩雑になるため、一つのスイッチのみ
で一つの端子を入出力兼用に切替えができ、又はスイッ
チを用いないで、入力信号又は出力信号のみで一つの端
子を入出力兼用に切替えが出来るように、その改善の余
地がある。
入出力切替装置では、回路基板に実装される電子部品
数、例えばＬＳＩのリード端子が多くなり、かつ、多種
のオプションモードに対応するモード設定端子が必要に
なる。したがって、装置規模が増大化して、コストも嵩
むという問題がある。また、公報の例は、二つの切替え
スイッチを用いており、その構成が複雑化する。さら
に、切替え操作も煩雑になるため、一つのスイッチのみ
で一つの端子を入出力兼用に切替えができ、又はスイッ
チを用いないで、入力信号又は出力信号のみで一つの端
子を入出力兼用に切替えが出来るように、その改善の余
地がある。
【０００７】本発明は、このような従来の問題を解決す
るものであり、一つのスイッチで一つの端子を入出力兼
用に切替えができ、又は入力信号又は出力信号のみで一
つの端子を入出力兼用に切替えができ、電子部品数が低
減し、装置規模が縮小されて信頼性が向上するととも
に、コストを低減できる優れた信号入出力切替装置の提
供を目的とする。
るものであり、一つのスイッチで一つの端子を入出力兼
用に切替えができ、又は入力信号又は出力信号のみで一
つの端子を入出力兼用に切替えができ、電子部品数が低
減し、装置規模が縮小されて信頼性が向上するととも
に、コストを低減できる優れた信号入出力切替装置の提
供を目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の信号入出力切替装置は、出力バッフ
ァの出力端と入力バッファの入力端とが一つの接続端子
で接続された信号処理素子と、出力バッファ又は入力バ
ッファの一方に制御電圧を印加する切替手段とを備え、
出力バッファ又は入力バッファの一方に切替手段で選択
した制御電圧が印加されて、一つの接続端子より出力バ
ッファからの出力信号を送出し、又は一つの接続端子に
供給された信号を入力バッファに入力する構成としてい
る。
に、請求項１記載の信号入出力切替装置は、出力バッフ
ァの出力端と入力バッファの入力端とが一つの接続端子
で接続された信号処理素子と、出力バッファ又は入力バ
ッファの一方に制御電圧を印加する切替手段とを備え、
出力バッファ又は入力バッファの一方に切替手段で選択
した制御電圧が印加されて、一つの接続端子より出力バ
ッファからの出力信号を送出し、又は一つの接続端子に
供給された信号を入力バッファに入力する構成としてい
る。
【０００９】請求項２記載の信号入出力切替装置は、出
力バッファの出力端と入力バッファの入力端とが一つの
接続端子で接続された信号処理素子と、出力バッファ又
は入力バッファの一方に、立ち上がりが遅延する制御電
圧を印加する制御電圧遅延印加手段と、信号処理素子内
に設けられ、入力バッファからの入力信号をスルー処理
し又はラッチして、信号処理素子内の回路を切り替える
切替信号を出力するラッチ回路と、一つの接続端子に高
低の電圧を設定する外部電圧切替え手段とを備え、外部
電圧切替手段が低電圧を設定し、かつ、制御電圧の立ち
上がりまで間に入力バッファが動作して切替信号をラッ
チ回路でラッチし、立ち上がりの後に切替信号として出
力し、かつ、制御電圧の立ち上がりで出力バッファが動
作して一つの接続端子より出力信号を送出し、又は一つ
の接続端子への信号を入力する構成としている。
力バッファの出力端と入力バッファの入力端とが一つの
接続端子で接続された信号処理素子と、出力バッファ又
は入力バッファの一方に、立ち上がりが遅延する制御電
圧を印加する制御電圧遅延印加手段と、信号処理素子内
に設けられ、入力バッファからの入力信号をスルー処理
し又はラッチして、信号処理素子内の回路を切り替える
切替信号を出力するラッチ回路と、一つの接続端子に高
低の電圧を設定する外部電圧切替え手段とを備え、外部
電圧切替手段が低電圧を設定し、かつ、制御電圧の立ち
上がりまで間に入力バッファが動作して切替信号をラッ
チ回路でラッチし、立ち上がりの後に切替信号として出
力し、かつ、制御電圧の立ち上がりで出力バッファが動
作して一つの接続端子より出力信号を送出し、又は一つ
の接続端子への信号を入力する構成としている。
【００１０】請求項２記載の信号入出力切替装置は、出
力バッファの出力端と入力バッファの入力端とが一つの
接続端子で接続された信号処理素子と、出力バッファ又
は入力バッファの一方に、立ち上がりが遅延する制御電
圧を印加する制御電圧遅延印加手段と、信号処理素子内
に設けられ、入力バッファからの入力信号をスルー処理
し又はラッチして、信号処理素子内の回路を切り替える
切替信号を出力するラッチ回路と、信号処理素子内に設
けられ一つの接続端子と電源との間に接続される抵抗器
とを備え、抵抗器の電圧によって制御電圧の立ち上がり
まで間に入力バッファからの切替信号をラッチ回路でラ
ッチし、立ち上がりの後に出力し、かつ、制御電圧の立
ち上がりで出力バッファが動作して信号処理素子の一つ
の接続端子より出力信号を送出し、又は一つの接続端子
への信号を入力する構成としている。
力バッファの出力端と入力バッファの入力端とが一つの
接続端子で接続された信号処理素子と、出力バッファ又
は入力バッファの一方に、立ち上がりが遅延する制御電
圧を印加する制御電圧遅延印加手段と、信号処理素子内
に設けられ、入力バッファからの入力信号をスルー処理
し又はラッチして、信号処理素子内の回路を切り替える
切替信号を出力するラッチ回路と、信号処理素子内に設
けられ一つの接続端子と電源との間に接続される抵抗器
とを備え、抵抗器の電圧によって制御電圧の立ち上がり
まで間に入力バッファからの切替信号をラッチ回路でラ
ッチし、立ち上がりの後に出力し、かつ、制御電圧の立
ち上がりで出力バッファが動作して信号処理素子の一つ
の接続端子より出力信号を送出し、又は一つの接続端子
への信号を入力する構成としている。
【００１１】
【作用】このような構成により、請求項１記載の信号入
出力切替装置では、出力バッファ又は入力バッファの一
方に切替手段で選択した制御電圧が印加されて、信号処
理素子の一つの接続端子より出力バッファからの出力信
号を送出し、又は一つの接続端子に供給された入力信号
を入力バッファに入力している。
出力切替装置では、出力バッファ又は入力バッファの一
方に切替手段で選択した制御電圧が印加されて、信号処
理素子の一つの接続端子より出力バッファからの出力信
号を送出し、又は一つの接続端子に供給された入力信号
を入力バッファに入力している。
【００１２】また、請求項２記載の信号入出力切替装置
は、外部電圧切替え手段が低電圧を設定し、かつ、制御
電圧の立ち上がりまで間に入力バッファが動作して切替
信号をラッチ回路でラッチし、立ち上がりの後に切替信
号として出力している。また、制御電圧の立ち上がりで
出力バッファが動作して、信号処理素子の一つの接続端
子から出力信号を送出し、又は一つの接続端子への信号
を入力している。これによって、いずれも一つのスイッ
チで一つの端子が入出力兼用に切替えられ、その電子部
品数が低減される。
は、外部電圧切替え手段が低電圧を設定し、かつ、制御
電圧の立ち上がりまで間に入力バッファが動作して切替
信号をラッチ回路でラッチし、立ち上がりの後に切替信
号として出力している。また、制御電圧の立ち上がりで
出力バッファが動作して、信号処理素子の一つの接続端
子から出力信号を送出し、又は一つの接続端子への信号
を入力している。これによって、いずれも一つのスイッ
チで一つの端子が入出力兼用に切替えられ、その電子部
品数が低減される。
【００１３】請求項３記載の信号入出力切替装置は、抵
抗器の電圧によって、制御電圧の立ち上がりまで間に入
力バッファからの切替信号をラッチ回路でラッチし、立
ち上がりの後に出力し、かつ、制御電圧の立ち上がりで
出力バッファが動作して信号処理素子の一つの接続端子
より出力信号を送出し、又は一つの接続端子への信号を
入力している。したがって、入力信号又は出力信号のみ
で一つの端子が入出力兼用に切替えられ、その電子部品
数が低減する。
抗器の電圧によって、制御電圧の立ち上がりまで間に入
力バッファからの切替信号をラッチ回路でラッチし、立
ち上がりの後に出力し、かつ、制御電圧の立ち上がりで
出力バッファが動作して信号処理素子の一つの接続端子
より出力信号を送出し、又は一つの接続端子への信号を
入力している。したがって、入力信号又は出力信号のみ
で一つの端子が入出力兼用に切替えられ、その電子部品
数が低減する。
【００１４】
【実施例】以下、本発明の信号入出力切替装置の実施例
を図面を参照して詳細に説明する。図１は本発明の信号
入出力切替装置の第１の実施例における構成を示す回路
図である。図１において、この例には当該信号入出力切
替装置を装備するＦＤＤに接続された一つの入出力兼用
端子１４を備えるＦＤＤ用ＬＳＩ１１が設けられてい
る。ＦＤＤ用ＬＳＩ１１には、入出力兼用端子１４に接
続される出力用バッファ１２、入力用バッファ１３が設
けられている。さらに、出力用バッファ１２、入力用バ
ッファ１３に入出力用バッファ制御信号Ｓ５を供給する
モード切替え端子１６が設けられ、このモード切替え端
子１６には、例えば５ボルト（Ｖ）又は０Ｖを選択し、
入出力用バッファ制御信号Ｓ５として供給するための外
部スイッチＳＷ２が接続されている。出力用バッファ１
２、入力用バッファ１３は３値出力になっており、それ
ぞれ入出力用バッファ制御信号Ｓ５によって３値出力を
制御する。
を図面を参照して詳細に説明する。図１は本発明の信号
入出力切替装置の第１の実施例における構成を示す回路
図である。図１において、この例には当該信号入出力切
替装置を装備するＦＤＤに接続された一つの入出力兼用
端子１４を備えるＦＤＤ用ＬＳＩ１１が設けられてい
る。ＦＤＤ用ＬＳＩ１１には、入出力兼用端子１４に接
続される出力用バッファ１２、入力用バッファ１３が設
けられている。さらに、出力用バッファ１２、入力用バ
ッファ１３に入出力用バッファ制御信号Ｓ５を供給する
モード切替え端子１６が設けられ、このモード切替え端
子１６には、例えば５ボルト（Ｖ）又は０Ｖを選択し、
入出力用バッファ制御信号Ｓ５として供給するための外
部スイッチＳＷ２が接続されている。出力用バッファ１
２、入力用バッファ１３は３値出力になっており、それ
ぞれ入出力用バッファ制御信号Ｓ５によって３値出力を
制御する。
【００１５】次に、この第１の実施例の動作について説
明する。外部スイッチＳＷ２を切替えて、電源５Ｖを選
択し、この５Ｖの入出力用バッファ制御信号Ｓ５が出力
用バッファ１２に印加される。この５Ｖの印加で出力用
バッファ１２が動作する。この場合、入力用バッファ１
３の出力端がハイインピーダンスに設定される。したが
って、入出力兼用端子１４は出力用バッファ１２からの
出力信号を導出する出力専用となる。ＦＤＤ用ＬＳＩ１
１のモード切替え端子１６を外部スイッチＳＷ２を切り
替えて接地する。すなわち、入出力用バッファ制御信号
Ｓ５を０Ｖに設定すると、入力用バッファ１３が動作
し、かつ、出力用バッファ１２の出力端がハイインピー
ダンスに設定される。したがって、出力用バッファ１２
の出力端を無視でき、入出力兼用端子１４を入力専用と
して使用できることになる。このように、この第１の実
施例によれば入出力用バッファ制御信号Ｓ５を外部スイ
ッチＳＷ２で切替えることによって、一つの入出力兼用
端子１４を入力信号を取り込み、かつ、出力信号を出力
する出力専用又は入力専用としてそれぞれ使用できるよ
うになる。
明する。外部スイッチＳＷ２を切替えて、電源５Ｖを選
択し、この５Ｖの入出力用バッファ制御信号Ｓ５が出力
用バッファ１２に印加される。この５Ｖの印加で出力用
バッファ１２が動作する。この場合、入力用バッファ１
３の出力端がハイインピーダンスに設定される。したが
って、入出力兼用端子１４は出力用バッファ１２からの
出力信号を導出する出力専用となる。ＦＤＤ用ＬＳＩ１
１のモード切替え端子１６を外部スイッチＳＷ２を切り
替えて接地する。すなわち、入出力用バッファ制御信号
Ｓ５を０Ｖに設定すると、入力用バッファ１３が動作
し、かつ、出力用バッファ１２の出力端がハイインピー
ダンスに設定される。したがって、出力用バッファ１２
の出力端を無視でき、入出力兼用端子１４を入力専用と
して使用できることになる。このように、この第１の実
施例によれば入出力用バッファ制御信号Ｓ５を外部スイ
ッチＳＷ２で切替えることによって、一つの入出力兼用
端子１４を入力信号を取り込み、かつ、出力信号を出力
する出力専用又は入力専用としてそれぞれ使用できるよ
うになる。
【００１６】次に、第２の実施例について説明する。図
２は第２の実施例の構成を示す回路図である。図２にお
いて、この例には、当該信号入出力切替装置を装備する
ＦＤＤに接続された一つの入出力兼用端子１４を有する
ＦＤＤ用ＬＳＩ１１が設けられている。ＦＤＤ用ＬＳＩ
１１には、入出力兼用端子１４に接続される出力用バッ
ファ１２、入力用バッファ１３が設けられている。ま
た、入出力兼用端子１４には、例えば５ボルト（Ｖ）又
は０Ｖを選択する外部スイッチＳＷ３が接続されてい
る。さらに、ＦＤＤ用ＬＳＩ１１内の入力用バッファ１
３の出力端にラッチ回路１８が接続されており、電源投
入時のＰＯＲ信号Ｓ１４及び外部スイッチＳＷ３で選択
した５ボルト（Ｖ）又は０Ｖでラッチ回路１８をスルー
処理又はラッチ処理に設定して、出力端子Ｑからオプシ
ョン切替信号Ｓ７を出力する。このオプション切替信号
Ｓ７で多種多様な装置を用いる際のＦＤＤ用ＬＳＩ１１
内のオプション回路の切替えを行う。
２は第２の実施例の構成を示す回路図である。図２にお
いて、この例には、当該信号入出力切替装置を装備する
ＦＤＤに接続された一つの入出力兼用端子１４を有する
ＦＤＤ用ＬＳＩ１１が設けられている。ＦＤＤ用ＬＳＩ
１１には、入出力兼用端子１４に接続される出力用バッ
ファ１２、入力用バッファ１３が設けられている。ま
た、入出力兼用端子１４には、例えば５ボルト（Ｖ）又
は０Ｖを選択する外部スイッチＳＷ３が接続されてい
る。さらに、ＦＤＤ用ＬＳＩ１１内の入力用バッファ１
３の出力端にラッチ回路１８が接続されており、電源投
入時のＰＯＲ信号Ｓ１４及び外部スイッチＳＷ３で選択
した５ボルト（Ｖ）又は０Ｖでラッチ回路１８をスルー
処理又はラッチ処理に設定して、出力端子Ｑからオプシ
ョン切替信号Ｓ７を出力する。このオプション切替信号
Ｓ７で多種多様な装置を用いる際のＦＤＤ用ＬＳＩ１１
内のオプション回路の切替えを行う。
【００１７】次に、この第２の実施例の動作について説
明する。ラッチ回路１８のゲートＧをＰＯＲ信号Ｓ１４
で制御して、入力信号Ｄが０Ｖ、すなわち、外部スイッ
チＳＷ３が接地を選択した場合にラッチ回路１８をスル
ー処理に設定する。また、外部スイッチＳＷ３が電源５
Ｖを選択した際にラッチ回路１８をラッチ処理に設定す
る。ＰＯＲ信号Ｓ１４は図３に示すように電源投入後、
一定の時間Ｔ（３２ｍｓ）だけ遅延して立ち上がる制御
信号である。電源投入時から時間Ｔ（３２ｍｓ）の間は
ＰＯＲ信号Ｓ１４が０Ｖとなっている。この時間Ｔでは
出力用バッファ１２が未動作となり、また、入力用バッ
ファ１３が動作する。この場合、出力用バッファ１２の
入力端がハイインピーダンスになり、入出力兼用端子１
４が入力専用として動作する。このときラッチ回路１８
はスルー処理であり、外部スイッチＳＷ３で設定された
論理（０Ｖ又は５Ｖ）をオプション切替信号Ｓ７として
出力する。
明する。ラッチ回路１８のゲートＧをＰＯＲ信号Ｓ１４
で制御して、入力信号Ｄが０Ｖ、すなわち、外部スイッ
チＳＷ３が接地を選択した場合にラッチ回路１８をスル
ー処理に設定する。また、外部スイッチＳＷ３が電源５
Ｖを選択した際にラッチ回路１８をラッチ処理に設定す
る。ＰＯＲ信号Ｓ１４は図３に示すように電源投入後、
一定の時間Ｔ（３２ｍｓ）だけ遅延して立ち上がる制御
信号である。電源投入時から時間Ｔ（３２ｍｓ）の間は
ＰＯＲ信号Ｓ１４が０Ｖとなっている。この時間Ｔでは
出力用バッファ１２が未動作となり、また、入力用バッ
ファ１３が動作する。この場合、出力用バッファ１２の
入力端がハイインピーダンスになり、入出力兼用端子１
４が入力専用として動作する。このときラッチ回路１８
はスルー処理であり、外部スイッチＳＷ３で設定された
論理（０Ｖ又は５Ｖ）をオプション切替信号Ｓ７として
出力する。
【００１８】ＰＯＲ信号Ｓ１４は図３に示すように時間
Ｔ（３２ｍｓ）の後に５Ｖとなる。この５Ｖで出力用バ
ッファ１２が動作し、入力用バッファ１３が非動作とな
る。この場合、入力用バッファ１３の出力端がハイイン
ピーダンスになり、入出力兼用端子１４が出力専用とし
て動作し、また、ラッチ回路１８がラッチ処理となり、
時間Ｔ（３２ｍｓ）間に取り込んだ信号をオプション切
替信号Ｓ７としてラッチする。
Ｔ（３２ｍｓ）の後に５Ｖとなる。この５Ｖで出力用バ
ッファ１２が動作し、入力用バッファ１３が非動作とな
る。この場合、入力用バッファ１３の出力端がハイイン
ピーダンスになり、入出力兼用端子１４が出力専用とし
て動作し、また、ラッチ回路１８がラッチ処理となり、
時間Ｔ（３２ｍｓ）間に取り込んだ信号をオプション切
替信号Ｓ７としてラッチする。
【００１９】以上のように、この第２の実施例によれ
ば、ラッチ回路１８のゲートＧをＰＯＲ信号Ｓ１４で制
御し、外部スイッチＳＷ３で設定された０Ｖ又は５Ｖに
よって、一つの入出力兼用端子１４を入力信号を取り込
み、かつ、出力信号を出力する出力専用として使用でき
るようになる。
ば、ラッチ回路１８のゲートＧをＰＯＲ信号Ｓ１４で制
御し、外部スイッチＳＷ３で設定された０Ｖ又は５Ｖに
よって、一つの入出力兼用端子１４を入力信号を取り込
み、かつ、出力信号を出力する出力専用として使用でき
るようになる。
【００２０】次に、第３の実施例について説明する。図
４は第３の実施例の構成を示す回路図である。図４にお
いて、この例は、図３に示す第２の実施例の構成おける
外部スイッチＳＷに代えて、ＦＤＤ用ＬＳＩ１１内の電
源５Ｖと入出力兼用端子１４との間にプルアップ用の抵
抗器Ｒ１６、例えば１００ｋオーム（Ω）の高抵抗値の
抵抗器を接続している。他の構成は図３に示す第２の実
施例と同様である。
４は第３の実施例の構成を示す回路図である。図４にお
いて、この例は、図３に示す第２の実施例の構成おける
外部スイッチＳＷに代えて、ＦＤＤ用ＬＳＩ１１内の電
源５Ｖと入出力兼用端子１４との間にプルアップ用の抵
抗器Ｒ１６、例えば１００ｋオーム（Ω）の高抵抗値の
抵抗器を接続している。他の構成は図３に示す第２の実
施例と同様である。
【００２１】次に、この第３の実施例の動作について説
明する。この第３の実施例では、第２の実施例に対し
て、出力用バッファ１２、入力用バッファ１３の動作、
すなわち、オプション回路の切替えの論理をＦＤＤ用Ｌ
ＳＩ１１内部で固定して制御している。その他の動作は
第２の実施例と同様であるが、電源投入時から時間Ｔ
（３２ｍｓ）の間はプルアップ用の抵抗器Ｒ１６で決定
される論理値を取込んで、オプション切替信号Ｓ７とし
てラッチ回路１８でラッチする。時間Ｔ（３２ｍｓ）以
降は、出力用バッファ１２が動作し、入力用バッファ１
３が非動作となる出力モードになる。この際、プルアッ
プ用の抵抗器Ｒ１６が高い抵抗値（１００ｋΩ）に設定
されているため、出力用バッファ１２及び入力用バッフ
ァ１３の動作には影響がない。
明する。この第３の実施例では、第２の実施例に対し
て、出力用バッファ１２、入力用バッファ１３の動作、
すなわち、オプション回路の切替えの論理をＦＤＤ用Ｌ
ＳＩ１１内部で固定して制御している。その他の動作は
第２の実施例と同様であるが、電源投入時から時間Ｔ
（３２ｍｓ）の間はプルアップ用の抵抗器Ｒ１６で決定
される論理値を取込んで、オプション切替信号Ｓ７とし
てラッチ回路１８でラッチする。時間Ｔ（３２ｍｓ）以
降は、出力用バッファ１２が動作し、入力用バッファ１
３が非動作となる出力モードになる。この際、プルアッ
プ用の抵抗器Ｒ１６が高い抵抗値（１００ｋΩ）に設定
されているため、出力用バッファ１２及び入力用バッフ
ァ１３の動作には影響がない。
【００２２】なお、入力信号の論理値をＦＤＤ用ＬＳＩ
１１の外から変更したい場合は、この信号をプルダウン
する。すなわち、ＦＤＤ用ＬＳＩ１１内の電源５Ｖと入
出力兼用端子１４との間にプルダウン用の抵抗器、例え
ば１０ｋオーム（Ω）を接続するようにすれば良い。
１１の外から変更したい場合は、この信号をプルダウン
する。すなわち、ＦＤＤ用ＬＳＩ１１内の電源５Ｖと入
出力兼用端子１４との間にプルダウン用の抵抗器、例え
ば１０ｋオーム（Ω）を接続するようにすれば良い。
【００２３】このように、この第３の実施例では、ＦＤ
Ｄ用ＬＳＩ１１内の電源５Ｖと入出力兼用端子１４との
間に設けたプルアップ用又はプルダウン用の抵抗器（Ｒ
１６）と、ラッチ回路１８のスルー処理、ラッチ処理に
よって、一つの入出力兼用端子１４を入力信号を取り込
み、かつ、出力信号を出力する出力専用又は入力専用と
して使用できるようになる。この場合、第１又は第２の
実施例のように、外部スイッチＳＷ２，ＳＷ３を設ける
必要がなく、構成を簡略化できることになる。
Ｄ用ＬＳＩ１１内の電源５Ｖと入出力兼用端子１４との
間に設けたプルアップ用又はプルダウン用の抵抗器（Ｒ
１６）と、ラッチ回路１８のスルー処理、ラッチ処理に
よって、一つの入出力兼用端子１４を入力信号を取り込
み、かつ、出力信号を出力する出力専用又は入力専用と
して使用できるようになる。この場合、第１又は第２の
実施例のように、外部スイッチＳＷ２，ＳＷ３を設ける
必要がなく、構成を簡略化できることになる。
【００２４】
【発明の効果】以上の説明から明らかなように、請求項
１記載の信号入出力切替装置では、出力バッファ又は入
力バッファの一方に切替手段で選択した制御電圧を印加
し、また、請求項２記載の信号入出力切替装置は、外部
電圧切替え手段が低電圧を設定し、かつ、制御電圧の立
ち上がりまで間に入力バッファが動作して切替信号をラ
ッチ回路でラッチし、立ち上がりの後に切替信号として
出力している。さらに、制御電圧の立ち上がりで出力バ
ッファが動作して、それぞれ、信号処理素子の一つの接
続端子より出力信号を送出し、又は一つの接続端子への
信号を入力しているため、一つのスイッチで一つの端子
を入出力兼用に切替えができ、電子部品数が低減して、
装置規模が縮小し、信頼性が向上するという効果を有す
る。
１記載の信号入出力切替装置では、出力バッファ又は入
力バッファの一方に切替手段で選択した制御電圧を印加
し、また、請求項２記載の信号入出力切替装置は、外部
電圧切替え手段が低電圧を設定し、かつ、制御電圧の立
ち上がりまで間に入力バッファが動作して切替信号をラ
ッチ回路でラッチし、立ち上がりの後に切替信号として
出力している。さらに、制御電圧の立ち上がりで出力バ
ッファが動作して、それぞれ、信号処理素子の一つの接
続端子より出力信号を送出し、又は一つの接続端子への
信号を入力しているため、一つのスイッチで一つの端子
を入出力兼用に切替えができ、電子部品数が低減して、
装置規模が縮小し、信頼性が向上するという効果を有す
る。
【００２５】また、請求項３記載の信号入出力切替装置
は、抵抗器の電圧によって、制御電圧の立ち上がりまで
間に入力バッファからの切替信号をラッチ回路でラッチ
し、立ち上がりの後に出力し、かつ、制御電圧の立ち上
がりで出力バッファが動作して信号処理素子の一つの接
続端子より出力信号を送出し、又は一つの接続端子への
信号を入力しているため、入力信号又は出力信号のみで
一つの端子が入出力兼用に切替えができ、電子部品数が
低減して、装置規模が縮小し、信頼性が向上するという
効果を有する。
は、抵抗器の電圧によって、制御電圧の立ち上がりまで
間に入力バッファからの切替信号をラッチ回路でラッチ
し、立ち上がりの後に出力し、かつ、制御電圧の立ち上
がりで出力バッファが動作して信号処理素子の一つの接
続端子より出力信号を送出し、又は一つの接続端子への
信号を入力しているため、入力信号又は出力信号のみで
一つの端子が入出力兼用に切替えができ、電子部品数が
低減して、装置規模が縮小し、信頼性が向上するという
効果を有する。
【図１】本発明の信号入出力切替装置の第１の実施例に
おける構成を示す回路図
おける構成を示す回路図
【図２】第２の実施例の構成を示す回路図
【図３】第２の実施例の動作における処理電圧を示すタ
イミング図
イミング図
【図４】第３の実施例の構成を示す回路図
【図５】従来のＦＤＤにおけるオプション回路の切替状
態を示す回路図
態を示す回路図
１１ ＦＤＤ用ＬＳＩ １２ 出力用バッファ １３ 入力用バッファ １４ 入出力兼用端子 １６ モード切替え端子 １８ ラッチ回路 Ｒ１６ 抵抗器 Ｓ５ 入出力用バッファ制御信号 Ｓ７ オプション切替信号 Ｓ１４ ＰＯＲ信号 ＳＷ２，ＳＷ３ 外部スイッチ
Claims (3)
- 【請求項１】 出力バッファの出力端と入力バッファの
入力端とが一つの接続端子で接続された信号処理素子
と、前記出力バッファ又は入力バッファの一方に制御電
圧を印加する切替手段とを備え、前記出力バッファ又は
入力バッファの一方に前記切替手段で選択した制御電圧
が印加されて、前記一つの接続端子より出力バッファか
らの出力信号を送出し、又は一つの接続端子に供給され
た信号を入力バッファに入力することを特徴とする信号
入出力切替装置。 - 【請求項２】 出力バッファの出力端と入力バッファの
入力端とが一つの接続端子で接続された信号処理素子
と、前記出力バッファ又は入力バッファの一方に、立ち
上がりが遅延する制御電圧を印加する制御電圧遅延印加
手段と、前記信号処理素子内に設けられ、入力バッファ
からの入力信号をスルー処理し又はラッチして、前記信
号処理素子内の回路を切り替える切替信号を出力するラ
ッチ回路と、前記一つの接続端子に高低の電圧を設定す
る外部電圧切替え手段とを備え、前記外部電圧切替手段
が低電圧を設定し、かつ、制御電圧の立ち上がりまで間
に入力バッファが動作して切替信号を前記ラッチ回路で
ラッチし、立ち上がりの後に切替信号として出力し、か
つ、制御電圧の立ち上がりで出力バッファが動作して前
記一つの接続端子より出力信号を送出し、又は一つの接
続端子への信号を入力することを特徴とする信号入出力
切替装置。 - 【請求項３】 出力バッファの出力端と入力バッファの
入力端とが一つの接続端子で接続された信号処理素子
と、前記出力バッファ又は入力バッファの一方に、立ち
上がりが遅延する制御電圧を印加する制御電圧遅延印加
手段と、前記信号処理素子内に設けられ、前記入力バッ
ファからの入力信号をスルー処理し又はラッチして、前
記信号処理素子内の回路を切り替える切替信号を出力す
るラッチ回路と、前記信号処理素子内に設けられ一つの
接続端子と電源との間に接続される抵抗器とを備え、前
記抵抗器の電圧によって前記制御電圧の立ち上がりまで
間に入力バッファからの切替信号を前記ラッチ回路でラ
ッチし、立ち上がりの後に出力し、かつ、制御電圧の立
ち上がりで出力バッファが動作して前記信号処理素子の
一つの接続端子より出力信号を送出し、又は一つの接続
端子への信号を入力することを特徴とする信号入出力切
替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296393A JPH07154234A (ja) | 1993-11-26 | 1993-11-26 | 信号入出力切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296393A JPH07154234A (ja) | 1993-11-26 | 1993-11-26 | 信号入出力切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154234A true JPH07154234A (ja) | 1995-06-16 |
Family
ID=17832969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296393A Pending JPH07154234A (ja) | 1993-11-26 | 1993-11-26 | 信号入出力切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154234A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299958A (ja) * | 2001-03-30 | 2002-10-11 | Nippon Precision Circuits Inc | 発振制御回路 |
| JP2006295409A (ja) * | 2005-04-07 | 2006-10-26 | Fujitsu Ten Ltd | ドライバ切換方法およびドライバ切換装置 |
| US7929383B2 (en) | 2008-02-05 | 2011-04-19 | Lenovo (Singapore) Pte. Ltd. | Notebook optical disc drive capable of generating a pseudo eject signal |
| JP2021083237A (ja) * | 2019-11-20 | 2021-05-27 | 三菱電機株式会社 | パワーモジュール |
-
1993
- 1993-11-26 JP JP5296393A patent/JPH07154234A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299958A (ja) * | 2001-03-30 | 2002-10-11 | Nippon Precision Circuits Inc | 発振制御回路 |
| JP2006295409A (ja) * | 2005-04-07 | 2006-10-26 | Fujitsu Ten Ltd | ドライバ切換方法およびドライバ切換装置 |
| US7929383B2 (en) | 2008-02-05 | 2011-04-19 | Lenovo (Singapore) Pte. Ltd. | Notebook optical disc drive capable of generating a pseudo eject signal |
| JP2021083237A (ja) * | 2019-11-20 | 2021-05-27 | 三菱電機株式会社 | パワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894238A (en) | Output buffer with static and transient pull-up and pull-down drivers | |
| US5450026A (en) | Current mode driver for differential bus | |
| EP0162932B1 (en) | Data processing system with output switching circuit | |
| US5739715A (en) | Digital signal driver circuit having a high slew rate | |
| JP3932260B2 (ja) | データ伝送システム | |
| JP2639319B2 (ja) | 半導体装置 | |
| JPH07154234A (ja) | 信号入出力切替装置 | |
| KR100641744B1 (ko) | 고속 데이터 버스 드라이버 | |
| EP0777328A2 (en) | Bus driver failure detection systems | |
| KR101082133B1 (ko) | 부착된 키보드 유형을 자동으로 검출하기 위한 ｔｖ 수신기내의 장치 | |
| JP3159359B2 (ja) | 半導体装置 | |
| US5732199A (en) | Control method and device of scanner with built-in plug-and-play printer port | |
| JP4536007B2 (ja) | 半導体集積回路装置 | |
| JP2779443B2 (ja) | 半導体装置 | |
| JP3737567B2 (ja) | コンピュータシステム | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| KR100703887B1 (ko) | 적어도 두 가지 동작 타입을 가지는 데이터 출력 드라이버및 상기 출력 드라이버를 구비하는 반도체 장치 | |
| EP1196995B1 (en) | Tristate circuit for power up conditions | |
| JP3031223B2 (ja) | 半導体集積回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JP2690362B2 (ja) | 双方向絶縁形ディジタル信号伝達回路 | |
| JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JPH11136119A (ja) | 入力回路 | |
| JPH07170172A (ja) | プログラマブル論理装置 |