JPH07170172A - プログラマブル論理装置 - Google Patents
プログラマブル論理装置Info
- Publication number
- JPH07170172A JPH07170172A JP5315137A JP31513793A JPH07170172A JP H07170172 A JPH07170172 A JP H07170172A JP 5315137 A JP5315137 A JP 5315137A JP 31513793 A JP31513793 A JP 31513793A JP H07170172 A JPH07170172 A JP H07170172A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- pull
- switching device
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 入出力特性をプログラマブルにし、外部付加
回路の発生を抑制するプログラマブル論理装置の提供。 【構成】 電源ＶＣＣに一端が接続された抵抗７の他端
を、入力バッファ５、６の入力側に対して接続、又は非
接続とするためのプルアップ切替え装置１と、グランド
ＧＮＤに一端が接続された抵抗８の他端を、入力バッフ
ァ５、６の入力側に対して接続、又は非接続とするため
のプルダウン切替え装置２とを備え、論理をプログラム
する際に、前記プルアップ切替え装置とプルダウン切替
え装置の状態をプログラムするプログラマブル論理装置
である。
回路の発生を抑制するプログラマブル論理装置の提供。 【構成】 電源ＶＣＣに一端が接続された抵抗７の他端
を、入力バッファ５、６の入力側に対して接続、又は非
接続とするためのプルアップ切替え装置１と、グランド
ＧＮＤに一端が接続された抵抗８の他端を、入力バッフ
ァ５、６の入力側に対して接続、又は非接続とするため
のプルダウン切替え装置２とを備え、論理をプログラム
する際に、前記プルアップ切替え装置とプルダウン切替
え装置の状態をプログラムするプログラマブル論理装置
である。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルな論理
装置に関するものである。
装置に関するものである。
【０００２】
【従来の技術】近年、半導体技術の進歩により論理装置
は小型、高密度化が図られてきている。そのなかでプロ
グラマブル論理装置はその使いやすさから使用範囲が広
がってきている。
は小型、高密度化が図られてきている。そのなかでプロ
グラマブル論理装置はその使いやすさから使用範囲が広
がってきている。
【０００３】
【発明が解決しようとする課題】ところで、従来のプロ
グラマブル論理装置では、その入出力特性はデバイス依
存し固定されていた。従って、異なる入出力特性を実現
するためには付加回路を設けなければならないという問
題点を有していた。
グラマブル論理装置では、その入出力特性はデバイス依
存し固定されていた。従って、異なる入出力特性を実現
するためには付加回路を設けなければならないという問
題点を有していた。
【０００４】図３は、従来のプログラマブル論理装置を
使用した１例である。図３において、３１は、従来のプ
ログラマブル論理装置、３２はプルアップ用抵抗、３３
は、出力波形整形用抵抗、３４はバッファである。トラ
イステートの入力信号に対しプルアップ抵抗を設け、出
力信号の整形のために直列に抵抗を挿入し出力レベルの
変換やドライブ能力の向上のためにバッファを挿入して
いる。このように従来のプログラマブル論理装置では付
加回路が必要となってしまう。
使用した１例である。図３において、３１は、従来のプ
ログラマブル論理装置、３２はプルアップ用抵抗、３３
は、出力波形整形用抵抗、３４はバッファである。トラ
イステートの入力信号に対しプルアップ抵抗を設け、出
力信号の整形のために直列に抵抗を挿入し出力レベルの
変換やドライブ能力の向上のためにバッファを挿入して
いる。このように従来のプログラマブル論理装置では付
加回路が必要となってしまう。
【０００５】本発明は、上記従来のプログラマブル論理
装置の課題に鑑み、入出力特性をプログラマブルにし付
加回路の発生を抑えるプログラマブル論理装置を提供す
ることを目的とする。
装置の課題に鑑み、入出力特性をプログラマブルにし付
加回路の発生を抑えるプログラマブル論理装置を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のプログラマブル論理装置は、入出力の特性
を決定する複数の切替え要素と、その切替え要素を選択
できる切替え装置とを備えたものである。
めに本発明のプログラマブル論理装置は、入出力の特性
を決定する複数の切替え要素と、その切替え要素を選択
できる切替え装置とを備えたものである。
【０００７】すなわち、本発明は、電源に一端が接続さ
れた抵抗の他端を、入力バッファの入力側に対して接
続、又は非接続とするためのプルアップ切替え装置を備
え、論理をプログラムする際に、前記プルアップ切替え
装置の状態をプログラムするプログラマブル論理装置で
ある。
れた抵抗の他端を、入力バッファの入力側に対して接
続、又は非接続とするためのプルアップ切替え装置を備
え、論理をプログラムする際に、前記プルアップ切替え
装置の状態をプログラムするプログラマブル論理装置で
ある。
【０００８】また、本発明は、グランドに一端が接続さ
れた抵抗の他端を、入力バッファの入力側に対して接
続、又は非接続とするためのプルダウン切替え装置を備
え、論理をプログラムする際に、前記プルダウン切替え
装置の状態をプログラムするプログラマブル論理装置で
ある。
れた抵抗の他端を、入力バッファの入力側に対して接
続、又は非接続とするためのプルダウン切替え装置を備
え、論理をプログラムする際に、前記プルダウン切替え
装置の状態をプログラムするプログラマブル論理装置で
ある。
【０００９】また、本発明は、上記プルアップ切替え装
置を有するプログラマブル論理装置と、上記プルダウン
切替え装置を有するプログラマブル論理装置とを備えた
プログラマブル論理装置である。
置を有するプログラマブル論理装置と、上記プルダウン
切替え装置を有するプログラマブル論理装置とを備えた
プログラマブル論理装置である。
【００１０】また、本発明は、抵抗を介して入力信号を
入力バッファに入力するか、抵抗を介さずに入力バッフ
ァに入力するかを制御するための入力抵抗切替え装置を
備えたプログラマブル論理装置である。
入力バッファに入力するか、抵抗を介さずに入力バッフ
ァに入力するかを制御するための入力抵抗切替え装置を
備えたプログラマブル論理装置である。
【００１１】また、本発明は、電源に一端が接続された
抵抗の他端を、出力バッファの出力側に対して接続、又
は非接続とするためのプルアップ切替え装置を備え、論
理をプログラムする際に、前記プルアップ切替え装置の
状態をプログラムするプログラマブル論理装置である。
抵抗の他端を、出力バッファの出力側に対して接続、又
は非接続とするためのプルアップ切替え装置を備え、論
理をプログラムする際に、前記プルアップ切替え装置の
状態をプログラムするプログラマブル論理装置である。
【００１２】また、本発明は、グランドに一端が接続さ
れた抵抗の他端を、出力バッファの出力側に対して接
続、又は非接続とするためのプルダウン切替え装置を備
え、論理をプログラムする際に、前記プルダウン切替え
装置の状態をプログラムするプログラマブル論理装置で
ある。
れた抵抗の他端を、出力バッファの出力側に対して接
続、又は非接続とするためのプルダウン切替え装置を備
え、論理をプログラムする際に、前記プルダウン切替え
装置の状態をプログラムするプログラマブル論理装置で
ある。
【００１３】また、本発明は、上記プルアップ切替え装
置を有するプログラマブル論理装置と、上記プルダウン
切替え装置を有するプログラマブル論理装置とを備えた
プログラマブル論理装置である。
置を有するプログラマブル論理装置と、上記プルダウン
切替え装置を有するプログラマブル論理装置とを備えた
プログラマブル論理装置である。
【００１４】また、本発明は、抵抗を介して出力信号を
出力ピンに出力するか、抵抗を介さずに出力ピンに出力
するかを制御する出力抵抗切替え装置を備え、論理をプ
ログラムする際に前記出力抵抗切替え装置の状態をプロ
グラムするプログラマブル論理装置である。
出力ピンに出力するか、抵抗を介さずに出力ピンに出力
するかを制御する出力抵抗切替え装置を備え、論理をプ
ログラムする際に前記出力抵抗切替え装置の状態をプロ
グラムするプログラマブル論理装置である。
【００１５】また、本発明は、入力特性の異なる複数の
入力バッファと、前記入力バッファを選択するための入
力バッファ切替え装置とを備え、論理をプログラムする
際に前記入力バッファ切替え装置の状態をプログラムす
るプログラマブル論理装置である。
入力バッファと、前記入力バッファを選択するための入
力バッファ切替え装置とを備え、論理をプログラムする
際に前記入力バッファ切替え装置の状態をプログラムす
るプログラマブル論理装置である。
【００１６】また、本発明は、出力特性の異なる複数の
出力バッファと、前記出力バッファを選択するための出
力バッファ切替え装置とを備え、論理をプログラムする
際に前記出力バッファ切替え装置の状態をプログラムす
るプログラマブル論理装置である。
出力バッファと、前記出力バッファを選択するための出
力バッファ切替え装置とを備え、論理をプログラムする
際に前記出力バッファ切替え装置の状態をプログラムす
るプログラマブル論理装置である。
【００１７】また、本発明は、複数の出力バッファと、
前記出力バッファの出力を任意の数選択し１つの出力と
して出力ピンに出力する出力バッファ数切替え装置とを
備え、論理をプログラムする際に前記出力バッファ数切
替え装置の状態をプログラムするプログラマブル論理装
置である。
前記出力バッファの出力を任意の数選択し１つの出力と
して出力ピンに出力する出力バッファ数切替え装置とを
備え、論理をプログラムする際に前記出力バッファ数切
替え装置の状態をプログラムするプログラマブル論理装
置である。
【００１８】
【作用】本発明は上記した構成によって、入出力特性を
プログラマブルにし付加回路の発生を抑える。
プログラマブルにし付加回路の発生を抑える。
【００１９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２０】図１は本発明の一実施例におけるプログラ
マブル論理装置の入力部分のみのブロック図を示すもの
である。図１において、１はプルアップ切替え装置、２
はプルダウン切替え装置、３は入力抵抗切替え装置、４
は入力バッファ切替え装置、５、６は入力バッファ、７
はプルアップ抵抗、８はプルダウン抵抗、９は入力抵抗
である。
マブル論理装置の入力部分のみのブロック図を示すもの
である。図１において、１はプルアップ切替え装置、２
はプルダウン切替え装置、３は入力抵抗切替え装置、４
は入力バッファ切替え装置、５、６は入力バッファ、７
はプルアップ抵抗、８はプルダウン抵抗、９は入力抵抗
である。
【００２１】以上のように構成されたプログラマブル論
理装置について、以下図１を用いてその動作を説明す
る。
理装置について、以下図１を用いてその動作を説明す
る。
【００２２】プルアップ切替え装置１をオンするよう
に、論理をプログラムする際に同時にプログラムするこ
とにより、プルアップ抵抗７を介して入力ピンはプルア
ップが行なわれる。また、プルダウン切替え装置２をオ
ンするようにプログラムすることにより入力ピンはプル
ダウン抵抗８を介してプルダウンが行なわれる。さら
に、前記プルアップ切替え装置１、プルダウン切替え装
置２を共にオンするように制御することにより入力信号
のターミネーションを行なうことができる。また、入力
抵抗切替え装置３をオンするようプログラムすることに
より入力信号に対し抵抗を直列に挿入することが可能と
なる。
に、論理をプログラムする際に同時にプログラムするこ
とにより、プルアップ抵抗７を介して入力ピンはプルア
ップが行なわれる。また、プルダウン切替え装置２をオ
ンするようにプログラムすることにより入力ピンはプル
ダウン抵抗８を介してプルダウンが行なわれる。さら
に、前記プルアップ切替え装置１、プルダウン切替え装
置２を共にオンするように制御することにより入力信号
のターミネーションを行なうことができる。また、入力
抵抗切替え装置３をオンするようプログラムすることに
より入力信号に対し抵抗を直列に挿入することが可能と
なる。
【００２３】また、入力バッファの入力電圧レベルがＴ
ＴＬレベルの入力バッファ５と入力電圧レベルがＣＭＯ
Ｓレベルの入力バッファ６の出力を入力バッファ切替え
装置４によりプログラム時に設定することにより、入力
レベルを変更することが可能となる。
ＴＬレベルの入力バッファ５と入力電圧レベルがＣＭＯ
Ｓレベルの入力バッファ６の出力を入力バッファ切替え
装置４によりプログラム時に設定することにより、入力
レベルを変更することが可能となる。
【００２４】以上のように本実施例によれば、 入力の
特性を決定する複数の切替え要素と、その切替え要素を
選択できる切替え装置を設けることにより、入力の特性
をプログラマブルにし、外部付加回路の発生を抑制する
ことができる。
特性を決定する複数の切替え要素と、その切替え要素を
選択できる切替え装置を設けることにより、入力の特性
をプログラマブルにし、外部付加回路の発生を抑制する
ことができる。
【００２５】なお本実施例において、各抵抗を１個で実
現したが複数の抵抗を直並列に接続できるよう切替え装
置を構成しても構わない。
現したが複数の抵抗を直並列に接続できるよう切替え装
置を構成しても構わない。
【００２６】次に、本発明の第２の実施例について、図
面を参照しながら説明する。
面を参照しながら説明する。
【００２７】図２は本発明の第２の実施例におけるプロ
グラマブル論理装置の出力部分のブロック図を示すもの
である。図２において、２１、２２は出力バッファ
（数）切替え装置、２３、２４は出力バッファである。
グラマブル論理装置の出力部分のブロック図を示すもの
である。図２において、２１、２２は出力バッファ
（数）切替え装置、２３、２４は出力バッファである。
【００２８】以上のように構成されたプログラマブル論
理装置について、以下図２を用いてその動作を説明す
る。
理装置について、以下図２を用いてその動作を説明す
る。
【００２９】出力バッファ切替え装置２１、２２の状態
を、論理をプログラムする際に同時にプログラムするこ
とにより出力ピンに接続される出力バッファの数が制御
される。これによって、ドライブ能力の制御が可能とな
る。
を、論理をプログラムする際に同時にプログラムするこ
とにより出力ピンに接続される出力バッファの数が制御
される。これによって、ドライブ能力の制御が可能とな
る。
【００３０】あるいは、出力バッファ２３をＴＴＬレベ
ル、出力バッファ２４をＣＭＯＳレベルにし、どちらか
を選択することにより出力信号のレベルをプログラマブ
ルにすることもできる。
ル、出力バッファ２４をＣＭＯＳレベルにし、どちらか
を選択することにより出力信号のレベルをプログラマブ
ルにすることもできる。
【００３１】また、図示はしていないが（図１参照）、
電源に一端が接続された抵抗の他端を、出力バッファの
出力側に対して接続、又は非接続とするためのプルアッ
プ切替え装置を備え、論理をプログラムする際に、前記
プルアップ切替え装置の状態をプログラムすることも出
来る。
電源に一端が接続された抵抗の他端を、出力バッファの
出力側に対して接続、又は非接続とするためのプルアッ
プ切替え装置を備え、論理をプログラムする際に、前記
プルアップ切替え装置の状態をプログラムすることも出
来る。
【００３２】また、図示はしていないが（図１参照）、
グランドに一端が接続された抵抗の他端を、出力バッフ
ァの出力側に対して接続、又は非接続とするためのプル
ダウン切替え装置を備え、論理をプログラムする際に、
前記プルダウン切替え装置の状態をプログラムすること
もできる。
グランドに一端が接続された抵抗の他端を、出力バッフ
ァの出力側に対して接続、又は非接続とするためのプル
ダウン切替え装置を備え、論理をプログラムする際に、
前記プルダウン切替え装置の状態をプログラムすること
もできる。
【００３３】また、それらプログラマブル論理装置と、
プログラマブル論理装置とを同時に備えることも可能で
ある。
プログラマブル論理装置とを同時に備えることも可能で
ある。
【００３４】また、図示はしていないが（図２参照）、
抵抗を介して出力信号を出力ピンに出力するか、抵抗を
介さずに出力ピンに出力するかを制御する出力抵抗切替
え装置を備え、論理をプログラムする際に前記出力抵抗
切替え装置の状態をプログラムすることも可能である。
抵抗を介して出力信号を出力ピンに出力するか、抵抗を
介さずに出力ピンに出力するかを制御する出力抵抗切替
え装置を備え、論理をプログラムする際に前記出力抵抗
切替え装置の状態をプログラムすることも可能である。
【００３５】以上のように本実施例のよれば、 出力の
特性を決定する複数の切替え要素と、その切替え要素を
選択できる切替え装置を設けることにより、出力の特性
をプログラマブルにし外部付加回路の発生を抑制するこ
とができる。
特性を決定する複数の切替え要素と、その切替え要素を
選択できる切替え装置を設けることにより、出力の特性
をプログラマブルにし外部付加回路の発生を抑制するこ
とができる。
【００３６】なお第１、第２の実施例において、バッフ
ァをＴＴＬ，ＣＭＯＳレベルの２個としたが、これはど
のようなタイプのものでも、いくつでも構わないことは
いうまでもない。
ァをＴＴＬ，ＣＭＯＳレベルの２個としたが、これはど
のようなタイプのものでも、いくつでも構わないことは
いうまでもない。
【００３７】
【発明の効果】以上述べたところから明らかなように、
本発明は、入出力の特性を決定する複数の切替え要素
と、その切替え要素を選択できる切替え装置を設け、論
理のプログラムの際にその状態をプログラムすることに
より、入出力特性をプログラマブルにし付加回路の発生
を抑制することができる。
本発明は、入出力の特性を決定する複数の切替え要素
と、その切替え要素を選択できる切替え装置を設け、論
理のプログラムの際にその状態をプログラムすることに
より、入出力特性をプログラマブルにし付加回路の発生
を抑制することができる。
【図１】本発明の第１の実施例におけるプログラマブル
論理装置のブロック図である。
論理装置のブロック図である。
【図２】本発明の第２の実施例におけるプログラマブル
論理装置のブロック図である。
論理装置のブロック図である。
【図３】従来のプログラマブル論理装置の使用例であ
る。
る。
１ プルアップ切替え装置 ２ プルダウン切替え装置 ３ 入力抵抗切替え装置 ４ 入力バッファ切替え装置 ５，６ 入力バッファ ７ プルアップ抵抗 ８ プルダウン抵抗 ９ 入力抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 博子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (11)
- 【請求項１】 電源に一端が接続された抵抗の他端を、
入力バッファの入力側に対して接続、又は非接続とする
ためのプルアップ切替え装置を備え、論理をプログラム
する際に、前記プルアップ切替え装置の状態をプログラ
ムすることを特徴とするプログラマブル論理装置。 - 【請求項２】 グランドに一端が接続された抵抗の他端
を、入力バッファの入力側に対して接続、又は非接続と
するためのプルダウン切替え装置を備え、論理をプログ
ラムする際に、前記プルダウン切替え装置の状態をプロ
グラムすることを特徴とするプログラマブル論理装置。 - 【請求項３】 請求項１のプログラマブル論理装置と、
請求項２のプログラマブル論理装置とを備えたことを特
徴とするプログラマブル論理装置。 - 【請求項４】 抵抗を介して入力信号を入力バッファに
入力するか、抵抗を介さずに入力バッファに入力するか
を制御するための入力抵抗切替え装置を備えたことを特
徴とするプログラマブル論理装置。 - 【請求項５】 電源に一端が接続された抵抗の他端を、
出力バッファの出力側に対して接続、又は非接続とする
ためのプルアップ切替え装置を備え、論理をプログラム
する際に、前記プルアップ切替え装置の状態をプログラ
ムすることを特徴とするプログラマブル論理装置。 - 【請求項６】 グランドに一端が接続された抵抗の他端
を、出力バッファの出力側に対して接続、又は非接続と
するためのプルダウン切替え装置を備え、論理をプログ
ラムする際に、前記プルダウン切替え装置の状態をプロ
グラムすることを特徴とするプログラマブル論理装置。 - 【請求項７】 請求項５のプログラマブル論理装置と、
請求項６のプログラマブル論理装置とを備えたことを特
徴とするプログラマブル論理装置。 - 【請求項８】 抵抗を介して出力信号を出力ピンに出力
するか、抵抗を介さずに出力ピンに出力するかを制御す
る出力抵抗切替え装置を備え、論理をプログラムする際
に前記出力抵抗切替え装置の状態をプログラムすること
を特徴とするプログラマブル論理装置。 - 【請求項９】 入力特性の異なる複数の入力バッファ
と、前記入力バッファを選択するための入力バッファ切
替え装置とを備え、論理をプログラムする際に前記入力
バッファ切替え装置の状態をプログラムすることを特徴
とするプログラマブル論理装置。 - 【請求項１０】 出力特性の異なる複数の出力バッファ
と、前記出力バッファを選択するための出力バッファ切
替え装置とを備え、論理をプログラムする際に前記出力
バッファ切替え装置の状態をプログラムすることを特徴
とするプログラマブル論理装置。 - 【請求項１１】 複数の出力バッファと、前記出力バッ
ファの出力を任意の数選択し１つの出力として出力ピン
に出力する出力バッファ数切替え装置とを備え、論理を
プログラムする際に前記出力バッファ数切替え装置の状
態をプログラムすることを特徴とするプログラマブル論
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5315137A JPH07170172A (ja) | 1993-12-15 | 1993-12-15 | プログラマブル論理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5315137A JPH07170172A (ja) | 1993-12-15 | 1993-12-15 | プログラマブル論理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170172A true JPH07170172A (ja) | 1995-07-04 |
Family
ID=18061858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5315137A Pending JPH07170172A (ja) | 1993-12-15 | 1993-12-15 | プログラマブル論理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170172A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480612B1 (ko) * | 2001-10-19 | 2005-03-31 | 삼성전자주식회사 | 메모리 시스템의 능동 종단저항 제어장치 및 방법 |
| KR100988035B1 (ko) * | 2010-03-19 | 2010-10-18 | 김민규 | 착탈식 피엘씨를 갖는 작물시설 제어장치 |
| CN116346117A (zh) * | 2022-12-19 | 2023-06-27 | 深圳市芊熠智能硬件有限公司 | Iic口扩展电路、传输方法、系统、计算机设备及介质 |
-
1993
- 1993-12-15 JP JP5315137A patent/JPH07170172A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480612B1 (ko) * | 2001-10-19 | 2005-03-31 | 삼성전자주식회사 | 메모리 시스템의 능동 종단저항 제어장치 및 방법 |
| KR100988035B1 (ko) * | 2010-03-19 | 2010-10-18 | 김민규 | 착탈식 피엘씨를 갖는 작물시설 제어장치 |
| CN116346117A (zh) * | 2022-12-19 | 2023-06-27 | 深圳市芊熠智能硬件有限公司 | Iic口扩展电路、传输方法、系统、计算机设备及介质 |
| CN116346117B (zh) * | 2022-12-19 | 2024-01-19 | 深圳市芊熠智能硬件有限公司 | Iic口扩展电路、传输方法、系统、计算机设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818255A (en) | Method and circuit for using a function generator of a programmable logic device to implement carry logic functions | |
| US5705938A (en) | Programmable switch for FPGA input/output signals | |
| US5162672A (en) | Data processor having an output terminal with selectable output impedances | |
| US7825682B1 (en) | Techniques for providing adjustable on-chip termination impedance | |
| US4833349A (en) | Programmable logic and driver circuits | |
| JPH06196958A (ja) | プログラマブル可変長遅延回路 | |
| CN101174828B (zh) | 具有开关选通门电路电平变换器的可编程多电源区 | |
| GB2300505A (en) | Programmable logic with parallel and serial user interfaces | |
| US20050001653A1 (en) | Programmable output buffer | |
| JPH06311020A (ja) | 高周波回路の出力ドライバ | |
| US6653873B1 (en) | Large loading driver circuit with high speed and low crowbar current | |
| US6657470B1 (en) | Master/slave method for a ZQ-circuitry in multiple die devices | |
| US4894563A (en) | Output macrocell for programmable logic device | |
| US6510487B1 (en) | Design architecture for a parallel and serial programming interface | |
| JPH07170172A (ja) | プログラマブル論理装置 | |
| JPH06276085A (ja) | プログラマブル論理デバイスに使用するプログラム可能なピン | |
| US5528169A (en) | Method and structure for providing a flip flop circuit with a configurable data input path | |
| US6707331B1 (en) | High speed one-shot circuit with optional correction for process shift | |
| US6839783B2 (en) | Programmable state machine interface | |
| US5329181A (en) | Complementary macrocell feedback circuit | |
| JPH04223617A (ja) | 半導体集積回路装置のインターフェース | |
| CN114598316A (zh) | 输出入模块 | |
| JPS6316710A (ja) | ラツチ回路 | |
| US6111433A (en) | Differential output driver with monotonic output transitions | |
| JP7086027B2 (ja) | 双方向シリアルバススイッチ |