JPH07153915A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07153915A JPH07153915A JP5298612A JP29861293A JPH07153915A JP H07153915 A JPH07153915 A JP H07153915A JP 5298612 A JP5298612 A JP 5298612A JP 29861293 A JP29861293 A JP 29861293A JP H07153915 A JPH07153915 A JP H07153915A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply wiring
- wiring
- line
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電源配線に十分な電流許容量を与え、かつ、
入出力回路からのノイズの内部回路への混入を低減す
る、単一層による電源配線を有する半導体装置を提供す
る。 【構成】 半導体チップ１の表面に、第１の電源配線２
を半導体チップ１の周辺部に環状に周設し、第１の電源
配線２と同電位である第２の電源配線３を内部回路部５
に電源を供給するように第１の電源配線２の内側に配設
し、第１および第２の電源配線２, ３とは電位の異なる
第３の電源配線４を第１の電源配線２と内部回路部５と
の間に環状に周設し、第１の電源配線２と第２の電源配
線３とはそれぞれに設けられたパッド６, ７を介して、
各々異なるボンディングワイヤ８ａ, ８ｂにより電源用
リード端子９ａに接続されるように構成する。
入出力回路からのノイズの内部回路への混入を低減す
る、単一層による電源配線を有する半導体装置を提供す
る。 【構成】 半導体チップ１の表面に、第１の電源配線２
を半導体チップ１の周辺部に環状に周設し、第１の電源
配線２と同電位である第２の電源配線３を内部回路部５
に電源を供給するように第１の電源配線２の内側に配設
し、第１および第２の電源配線２, ３とは電位の異なる
第３の電源配線４を第１の電源配線２と内部回路部５と
の間に環状に周設し、第１の電源配線２と第２の電源配
線３とはそれぞれに設けられたパッド６, ７を介して、
各々異なるボンディングワイヤ８ａ, ８ｂにより電源用
リード端子９ａに接続されるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特
に、電源配線を単一層で形成する半導体装置のレイアウ
トパターンに関するものである。近年の半導体装置に
は、動作速度をより高速にすることが要求されている。
したがって、電源配線に供給する電流を多くする必要が
ある。
に、電源配線を単一層で形成する半導体装置のレイアウ
トパターンに関するものである。近年の半導体装置に
は、動作速度をより高速にすることが要求されている。
したがって、電源配線に供給する電流を多くする必要が
ある。
【０００２】
【従来の技術】図４は、従来の半導体装置を説明する図
であり、半導体装置の要部平面図である。同図におい
て、２１は半導体チップ、２２は第１の低電位電源配線
（以下、第１のＶｓｓ線という）、２３は第２の低電位
電源配線（以下、第２のＶｓｓ線という）、２４は高電
位電源配線（以下、Ｖｃｃ線という）、２５は半導体チ
ップ２１内の内部回路部、２６はパッド、２７はボンデ
ィングワイヤ、２８はリード端子、２８ａは外部電源回
路と接続する電源用リード端子、３０はこれらを含んで
構成される半導体装置である。
であり、半導体装置の要部平面図である。同図におい
て、２１は半導体チップ、２２は第１の低電位電源配線
（以下、第１のＶｓｓ線という）、２３は第２の低電位
電源配線（以下、第２のＶｓｓ線という）、２４は高電
位電源配線（以下、Ｖｃｃ線という）、２５は半導体チ
ップ２１内の内部回路部、２６はパッド、２７はボンデ
ィングワイヤ、２８はリード端子、２８ａは外部電源回
路と接続する電源用リード端子、３０はこれらを含んで
構成される半導体装置である。
【０００３】同図に示すように、従来の単一層による電
源配線（例えばアルミニウム配線）のレイアウトにおい
ては、例えば第１のＶｓｓ線２２が半導体チップ２１の
外周を囲むように環状に周設され、半導体チップ２１周
辺部に設けられた入出力回路部（図示せず）に電源を供
給している。また、第１のＶｓｓ線２２と同電位の第２
のＶｓｓ線２３が、第１のＶｓｓ線２２とパッド２６を
共通にして半導体チップ２１の内部に向けて延設され、
半導体チップ２１内部に設けられた内部回路部２５に電
源を供給している。さらに、第１のＶｓｓ線２２の内側
には、内部回路部２５を囲み、かつ、第２のＶｓｓ線２
３と重ならないように、Ｖｃｃ線２４がＣ字状に配設さ
れている。
源配線（例えばアルミニウム配線）のレイアウトにおい
ては、例えば第１のＶｓｓ線２２が半導体チップ２１の
外周を囲むように環状に周設され、半導体チップ２１周
辺部に設けられた入出力回路部（図示せず）に電源を供
給している。また、第１のＶｓｓ線２２と同電位の第２
のＶｓｓ線２３が、第１のＶｓｓ線２２とパッド２６を
共通にして半導体チップ２１の内部に向けて延設され、
半導体チップ２１内部に設けられた内部回路部２５に電
源を供給している。さらに、第１のＶｓｓ線２２の内側
には、内部回路部２５を囲み、かつ、第２のＶｓｓ線２
３と重ならないように、Ｖｃｃ線２４がＣ字状に配設さ
れている。
【０００４】このように、第２のＶｓｓ線２３とＶｃｃ
線２４が交差する領域では、図示するようにＶｃｃ線２
４を環状の状態から一部を除去したＣ字状に形成し、そ
の除去された部分に第２のＶｓｓ線２４を配設すること
によって、入出力回路部用の第１のＶｓｓ線２２と内部
回路部２５用の第２のＶｓｓ線２３を共通化し、電源配
線を同一層内で形成していた。また、第１および第２の
Ｖｓｓ線への電源の供給は、共通化されたパッド２６と
外部電源回路に接続されている電源用リード端子２８ａ
をボンディングワイヤ２７で接続することにより行われ
ていた。
線２４が交差する領域では、図示するようにＶｃｃ線２
４を環状の状態から一部を除去したＣ字状に形成し、そ
の除去された部分に第２のＶｓｓ線２４を配設すること
によって、入出力回路部用の第１のＶｓｓ線２２と内部
回路部２５用の第２のＶｓｓ線２３を共通化し、電源配
線を同一層内で形成していた。また、第１および第２の
Ｖｓｓ線への電源の供給は、共通化されたパッド２６と
外部電源回路に接続されている電源用リード端子２８ａ
をボンディングワイヤ２７で接続することにより行われ
ていた。
【０００５】
【発明が解決しようとする課題】しかしながら、図示す
るような従来の構成では、Ｖｃｃ線２４（すなわち、最
外周の電源配線と内部回路の間に配設される電源配線）
は、その一部が除去され分断されているために、電源配
線としての電流許容量が少なくなってしまい、マイグレ
ーションなどに対する耐性が低いものであった。
るような従来の構成では、Ｖｃｃ線２４（すなわち、最
外周の電源配線と内部回路の間に配設される電源配線）
は、その一部が除去され分断されているために、電源配
線としての電流許容量が少なくなってしまい、マイグレ
ーションなどに対する耐性が低いものであった。
【０００６】また、このためにＶｃｃ線の電源配線とし
ての電流許容量を十分に得るためには配線幅を太くしな
ければならず、そのためにチップサイズが大きくなって
しまうという問題も生じていた。さらに、入出力回路部
用の第１のＶｓｓ線２２と内部回路部２５用の第２のＶ
ｓｓ線２３（すなわち、最外周の電源配線と内部回路に
接続される電源配線）を共通化するために、共通のパッ
ド２６を用いて外部電源と接続していたので、入出力回
路部のトランジスタ等の動作の影響が内部回路部２５に
そのままノイズとして伝わってしまっていた。
ての電流許容量を十分に得るためには配線幅を太くしな
ければならず、そのためにチップサイズが大きくなって
しまうという問題も生じていた。さらに、入出力回路部
用の第１のＶｓｓ線２２と内部回路部２５用の第２のＶ
ｓｓ線２３（すなわち、最外周の電源配線と内部回路に
接続される電源配線）を共通化するために、共通のパッ
ド２６を用いて外部電源と接続していたので、入出力回
路部のトランジスタ等の動作の影響が内部回路部２５に
そのままノイズとして伝わってしまっていた。
【０００７】そこで、本発明は以上の点を鑑み、電源配
線を単一層で形成するに際し、電源配線が十分な電流許
容量を有し、かつ、入出回路からのノイズが内部回路に
混入するのを防ぐことが可能な半導体装置を提供するこ
とを目的とする。
線を単一層で形成するに際し、電源配線が十分な電流許
容量を有し、かつ、入出回路からのノイズが内部回路に
混入するのを防ぐことが可能な半導体装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】図１は、本発明の原理説
明図であり、本発明の要部を説明する平面図である。同
図において、１は半導体チップ、２は第１の電源配線、
３は第１の電源配線２と同電位の第２の電源配線、４は
電源配線２および３とは電位が異なる第３の電源配線、
５は半導体チップ１内の内部回路部、６は第１の電源配
線２に設けられたパッド、７は第２の電源配線３に設け
られたパッド、８ａ, ８ｂはボンディングワイヤ、９は
リード端子、９ａは外部電源と接続するリード端子、１
０はこれらを含んで構成される半導体装置である。
明図であり、本発明の要部を説明する平面図である。同
図において、１は半導体チップ、２は第１の電源配線、
３は第１の電源配線２と同電位の第２の電源配線、４は
電源配線２および３とは電位が異なる第３の電源配線、
５は半導体チップ１内の内部回路部、６は第１の電源配
線２に設けられたパッド、７は第２の電源配線３に設け
られたパッド、８ａ, ８ｂはボンディングワイヤ、９は
リード端子、９ａは外部電源と接続するリード端子、１
０はこれらを含んで構成される半導体装置である。
【０００９】本発明になる半導体装置１０は、半導体チ
ップ１表面に少なくとも２つ以上の異なる電位の電源配
線を有し、半導体チップ１の周辺部に環状に周設され、
半導体チップ１周辺部に設けられた回路に電源を供給す
る第１の電源配線２と、第１の電源配線２の内側に配設
され、半導体チップ１の内部回路部５に電源を供給し第
１の電源配線２と同電位である第２の電源配線３と、電
源配線２および３とは電位が異なり第１の電源配線２と
内部回路部５の間に環状に周設される第３の電源配線４
と、第１の電源配線２に設けられた第１のパッド６と、
第２の電源配線３に設けられた第２のパッド７とを備
え、第１の電源配線２および第２の電源配線３はそれぞ
れに設けられたパッド６, ７を介して、外部電源と接続
された電源用リード端子９ａとボンディングワイヤ８
ａ, ８ｂで接続されていることを特徴とする。
ップ１表面に少なくとも２つ以上の異なる電位の電源配
線を有し、半導体チップ１の周辺部に環状に周設され、
半導体チップ１周辺部に設けられた回路に電源を供給す
る第１の電源配線２と、第１の電源配線２の内側に配設
され、半導体チップ１の内部回路部５に電源を供給し第
１の電源配線２と同電位である第２の電源配線３と、電
源配線２および３とは電位が異なり第１の電源配線２と
内部回路部５の間に環状に周設される第３の電源配線４
と、第１の電源配線２に設けられた第１のパッド６と、
第２の電源配線３に設けられた第２のパッド７とを備
え、第１の電源配線２および第２の電源配線３はそれぞ
れに設けられたパッド６, ７を介して、外部電源と接続
された電源用リード端子９ａとボンディングワイヤ８
ａ, ８ｂで接続されていることを特徴とする。
【００１０】また、第３の電源配線の一部は、少なくと
も一部が凹部を形成するように蛇行して配設され、凹部
内に第２の電源配線に設けられる第２のパッドが形成さ
れており、第２のパッドと電源用リード端子とがボンデ
ィングワイヤにより接続されていることを特徴とする。
も一部が凹部を形成するように蛇行して配設され、凹部
内に第２の電源配線に設けられる第２のパッドが形成さ
れており、第２のパッドと電源用リード端子とがボンデ
ィングワイヤにより接続されていることを特徴とする。
【００１１】
【作用】本発明においては、図１に示すように、第３の
電源配線が途中で分断されることなく環状に周設されて
いるので、第３の電源配線が電源配線として十分な電流
許容量を得たものとなり、マイグレーション等に対する
耐性が高くなる。また、第１の電源配線と第２の電源配
線が独立して配設され、それぞれに設けられたパッドを
介して外部電源と接続された電源用リード端子に接続さ
れているので、半導体チップの周辺部に設けられた入出
力回路からのノイズが内部回路へ混入することを防止す
る。
電源配線が途中で分断されることなく環状に周設されて
いるので、第３の電源配線が電源配線として十分な電流
許容量を得たものとなり、マイグレーション等に対する
耐性が高くなる。また、第１の電源配線と第２の電源配
線が独立して配設され、それぞれに設けられたパッドを
介して外部電源と接続された電源用リード端子に接続さ
れているので、半導体チップの周辺部に設けられた入出
力回路からのノイズが内部回路へ混入することを防止す
る。
【００１２】また、第３の電源配線を蛇行して配設し、
その凹部に第２の電源配線に設けられる第２のパッドを
形成することにより、パッドと電源用リード端子とを近
い距離で接続することができ、ワイヤボンディングによ
るインピーダンスが小さくなる。
その凹部に第２の電源配線に設けられる第２のパッドを
形成することにより、パッドと電源用リード端子とを近
い距離で接続することができ、ワイヤボンディングによ
るインピーダンスが小さくなる。
【００１３】
【実施例】図２は、本発明の第１の実施例を説明する図
であり、図１において点線で囲んで示した、本発明の要
部を拡大して図示したものである。同図において、１１
は半導体チップ、１２は第１の電源配線となる第１のＶ
ｓｓ線、１３は第２の電源配線となる第２のＶｓｓ線、
１４は第３の配線となるＶｃｃ線、１５は半導体チップ
１の内部回路部、１６は第１のＶｓｓ線１２に設けられ
たパッド、１７は第２のＶｓｓ線に設けられたパッド、
１８ａは第１のＶｓｓ線とリード端子を接続するボンデ
ィングワイヤ、１８ｂは第２のＶｓｓ線とリード端子を
接続するボンディングワイヤ、１９は外部電源と接続す
る電源用リード端子であり、２０はこれらを含んで構成
される半導体装置である。
であり、図１において点線で囲んで示した、本発明の要
部を拡大して図示したものである。同図において、１１
は半導体チップ、１２は第１の電源配線となる第１のＶ
ｓｓ線、１３は第２の電源配線となる第２のＶｓｓ線、
１４は第３の配線となるＶｃｃ線、１５は半導体チップ
１の内部回路部、１６は第１のＶｓｓ線１２に設けられ
たパッド、１７は第２のＶｓｓ線に設けられたパッド、
１８ａは第１のＶｓｓ線とリード端子を接続するボンデ
ィングワイヤ、１８ｂは第２のＶｓｓ線とリード端子を
接続するボンディングワイヤ、１９は外部電源と接続す
る電源用リード端子であり、２０はこれらを含んで構成
される半導体装置である。
【００１４】同図および図１に示すように、本実施例に
おいては第１の電源配線および第２の電源配線がＶｓｓ
線１２, １３となっており、第３の電源配線がＶｃｃ線
１４となっている。第１のＶｓｓ線１２は半導体チップ
１の外周を環状に延在し、半導体チップ１周辺部に設け
られた入出力回路部（図示せず）に電源を供給してい
る。そして、その内側にＶｃｃ線１４が同様に環状に延
在している。さらに、その内側に第２のＶｓｓ線１３が
内部回路部１５に向かい延在し、第１のＶｓｓ線１２お
よびＶｃｃ線１４の内部に設けられた内部回路部１５に
電源を供給している。
おいては第１の電源配線および第２の電源配線がＶｓｓ
線１２, １３となっており、第３の電源配線がＶｃｃ線
１４となっている。第１のＶｓｓ線１２は半導体チップ
１の外周を環状に延在し、半導体チップ１周辺部に設け
られた入出力回路部（図示せず）に電源を供給してい
る。そして、その内側にＶｃｃ線１４が同様に環状に延
在している。さらに、その内側に第２のＶｓｓ線１３が
内部回路部１５に向かい延在し、第１のＶｓｓ線１２お
よびＶｃｃ線１４の内部に設けられた内部回路部１５に
電源を供給している。
【００１５】また、Ｖｃｃ線１４は図示する領域におい
てコ字状に蛇行しており、この蛇行した凹部に第２のＶ
ｓｓ線１３のパッド１７が設けられている。一方、第１
のＶｓｓ線１２のパッド１６は、蛇行したＶｃｃ線１４
が第１のＶｓｓ線１２に近接している領域から外れた位
置に設けられている。そして、第１のＶｓｓ線１２と第
２のＶｓｓ線１３はそれぞれ独立して電源用リード端子
１９と接続されている。すなわち、第１のＶｓｓ線１２
は、パッド１６を介して電源用リード端子１９とボンデ
ィングワイヤ１８ａにより接続され、第２のＶｓｓ線１
３は、パッド１７を介して電源用リード端子１９とボン
ディングワイヤ１８ｂによって接続されている。
てコ字状に蛇行しており、この蛇行した凹部に第２のＶ
ｓｓ線１３のパッド１７が設けられている。一方、第１
のＶｓｓ線１２のパッド１６は、蛇行したＶｃｃ線１４
が第１のＶｓｓ線１２に近接している領域から外れた位
置に設けられている。そして、第１のＶｓｓ線１２と第
２のＶｓｓ線１３はそれぞれ独立して電源用リード端子
１９と接続されている。すなわち、第１のＶｓｓ線１２
は、パッド１６を介して電源用リード端子１９とボンデ
ィングワイヤ１８ａにより接続され、第２のＶｓｓ線１
３は、パッド１７を介して電源用リード端子１９とボン
ディングワイヤ１８ｂによって接続されている。
【００１６】このように構成することで、本実施例にお
いてはＶｃｃ線１４に電源配線として十分な電流許容量
を持たせることになり、マイグレーションなどに対して
も十分な耐性が得られ、また、Ｖｃｃ線１４の配線幅を
太くする必要もないためチップサイズを抑えることがで
きる。さらに、第１のＶｓｓ線１２と第２のＶｓｓ線１
３は独立して電源用リード端子１９に接続されているた
め、入出力回路部の動作によるノイズが直接第２のＶｓ
ｓ線に混入することがなく、内部回路部５の誤動作など
を大幅に減少することができる。
いてはＶｃｃ線１４に電源配線として十分な電流許容量
を持たせることになり、マイグレーションなどに対して
も十分な耐性が得られ、また、Ｖｃｃ線１４の配線幅を
太くする必要もないためチップサイズを抑えることがで
きる。さらに、第１のＶｓｓ線１２と第２のＶｓｓ線１
３は独立して電源用リード端子１９に接続されているた
め、入出力回路部の動作によるノイズが直接第２のＶｓ
ｓ線に混入することがなく、内部回路部５の誤動作など
を大幅に減少することができる。
【００１７】また、本実施例においてＶｓｓ線１４をコ
字状に蛇行させているのは、第２のＶｓｓ線１３のパッ
ド１７と電源用リード端子１９を近い距離で接続するた
めであり、このように構成することでインピーダンスを
小さくすることができる。図３は、本発明の第２の実施
例を説明する図であり、第１の電源配線および第２の電
源配線がＶｃｃ線１２′, １３′であり、第３の電源配
線がＶｓｓ線１４′となっている以外は、図２および図
１と同様の構成であり、その作用・効果も同様なものが
得られる。
字状に蛇行させているのは、第２のＶｓｓ線１３のパッ
ド１７と電源用リード端子１９を近い距離で接続するた
めであり、このように構成することでインピーダンスを
小さくすることができる。図３は、本発明の第２の実施
例を説明する図であり、第１の電源配線および第２の電
源配線がＶｃｃ線１２′, １３′であり、第３の電源配
線がＶｓｓ線１４′となっている以外は、図２および図
１と同様の構成であり、その作用・効果も同様なものが
得られる。
【００１８】また、上述の本発明の実施例においては、
半導体チップに供給される電源は異なる２種類の電位の
電源であるが、本発明はこの実施例に限定されるもので
はなく、第１の電源配線と、それと同電位の第２の電源
配線の間に、２種類以上の異なる電位の電源配線が設け
られる場合にも適用できるものである。
半導体チップに供給される電源は異なる２種類の電位の
電源であるが、本発明はこの実施例に限定されるもので
はなく、第１の電源配線と、それと同電位の第２の電源
配線の間に、２種類以上の異なる電位の電源配線が設け
られる場合にも適用できるものである。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
電源配線の電流許容量を大きくできるので配線の耐性を
高くすることができ、さらに、内部回路へのノイズの混
入を防止できるため装置の信頼性を向上することができ
る。また、配線幅を太くする必要がないため、半導体装
置の縮小化にも寄与することができる。
電源配線の電流許容量を大きくできるので配線の耐性を
高くすることができ、さらに、内部回路へのノイズの混
入を防止できるため装置の信頼性を向上することができ
る。また、配線幅を太くする必要がないため、半導体装
置の縮小化にも寄与することができる。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施例を説明する図である。
【図３】本発明の第２の実施例を説明する図である。
【図４】従来の半導体装置を説明する図である。
１…半導体チップ ２…第１の電源配線 ３…第２の電源配線 ４…第３の電源配線 ５…内部回路部 ６…第１のパッド ７…第２のパッド ８ａ, ８ｂ…ボンディングワイヤ ９…リード端子 ９ａ…電源用リード端子 １０…半導体装置
Claims (4)
- 【請求項１】 半導体チップ（１）表面に、該半導体チ
ップ（１）の周辺部に環状に周設された第１の電源配線
（２）と、該第１の電源配線（２）の内側に配設され、
前記半導体チップ（１）の内部回路部（５）に電源を供
給する前記第１の電源配線（２）と同電位の第２の電源
配線（３）と、前記第１の電源配線（２）と前記内部回
路部（５）との間に環状に周設され、前記第１の電源配
線（２）および第２の電源配線（３）とは電位の異なる
第３の電源配線（４）とを備え、前記第１の電源配線
（２）および第２の電源配線（３）はそれぞれに設けら
れた第１のパッド（６）および第２のパッド（７）を介
して、各々異なるボンディングワイヤ（８ａ, ８ｂ）に
より電源用リード端子（９ａ）に接続されていることを
特徴とする半導体装置。 - 【請求項２】 前記第３の電源配線は、少なくとも一部
が凹部を形成するように蛇行して配設されており、該凹
部内に前記第２の電源配線に設けられる前記第２のパッ
ドが形成され、該第２のパッドと前記電源用リード端子
とが前記ボンディングワイヤにより接続されていること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 同電位の前記第１の電源配線および第２
の電源配線が低電位側電源配線であり、第３の電源配線
が高電位側電源配線であることを特徴とする請求項１ま
たは２記載の半導体装置。 - 【請求項４】 同電位の前記第１の電源配線および第２
の電源配線が高電位側電源配線であり、第３の電源配線
が低電位側電源配線であることを特徴とする請求項１ま
たは２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29861293A JP3184384B2 (ja) | 1993-11-29 | 1993-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29861293A JP3184384B2 (ja) | 1993-11-29 | 1993-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153915A true JPH07153915A (ja) | 1995-06-16 |
| JP3184384B2 JP3184384B2 (ja) | 2001-07-09 |
Family
ID=17861986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29861293A Expired - Fee Related JP3184384B2 (ja) | 1993-11-29 | 1993-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184384B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016112690A (ja) * | 2014-12-11 | 2016-06-23 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路 |
-
1993
- 1993-11-29 JP JP29861293A patent/JP3184384B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016112690A (ja) * | 2014-12-11 | 2016-06-23 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3184384B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472455B2 (ja) | 半導体集積回路装置及びそのパッケージ構造 | |
| US6130484A (en) | Semiconductor device | |
| JP2008515202A (ja) | 対面ボンディングされるｉ／ｏ回路ダイ及び機能論理回路システム | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| US6946731B2 (en) | Layout structure for providing stable power source to a main bridge chip substrate and a motherboard | |
| JPH0936311A (ja) | 半導体装置 | |
| JP3221415B2 (ja) | アナログ信号パッドのシールド法、および半導体集積回路 | |
| US6452262B1 (en) | Layout of Vdd and Vss balls in a four layer PBGA | |
| KR19980033282A (ko) | 반도체 장치에서 칩-리드 상호 접속 구조 | |
| US6720636B2 (en) | Semiconductor device with a staggered pad arrangement | |
| JP3184384B2 (ja) | 半導体装置 | |
| JP3111938B2 (ja) | 半導体装置 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH02284448A (ja) | 半導体装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JPH02186671A (ja) | 半導体集積回路 | |
| JPS62216240A (ja) | 集積回路パツケ−ジ | |
| JPH11154729A (ja) | 半導体集積回路 | |
| JPH02295144A (ja) | 集積回路 | |
| JPH0513582A (ja) | 半導体装置の電源配線 | |
| JPH1098068A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| LAPS | Cancellation because of no payment of annual fees |