JPH07153915A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07153915A
JPH07153915A JP5298612A JP29861293A JPH07153915A JP H07153915 A JPH07153915 A JP H07153915A JP 5298612 A JP5298612 A JP 5298612A JP 29861293 A JP29861293 A JP 29861293A JP H07153915 A JPH07153915 A JP H07153915A
Authority
JP
Japan
Prior art keywords
power supply
supply wiring
wiring
line
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5298612A
Other languages
English (en)
Other versions
JP3184384B2 (ja
Inventor
Kazuhiko Okada
一彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP29861293A priority Critical patent/JP3184384B2/ja
Publication of JPH07153915A publication Critical patent/JPH07153915A/ja
Application granted granted Critical
Publication of JP3184384B2 publication Critical patent/JP3184384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 電源配線に十分な電流許容量を与え、かつ、
入出力回路からのノイズの内部回路への混入を低減す
る、単一層による電源配線を有する半導体装置を提供す
る。 【構成】 半導体チップ1の表面に、第1の電源配線2
を半導体チップ1の周辺部に環状に周設し、第1の電源
配線2と同電位である第2の電源配線3を内部回路部5
に電源を供給するように第1の電源配線2の内側に配設
し、第1および第2の電源配線2, 3とは電位の異なる
第3の電源配線4を第1の電源配線2と内部回路部5と
の間に環状に周設し、第1の電源配線2と第2の電源配
線3とはそれぞれに設けられたパッド6, 7を介して、
各々異なるボンディングワイヤ8a, 8bにより電源用
リード端子9aに接続されるように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特
に、電源配線を単一層で形成する半導体装置のレイアウ
トパターンに関するものである。近年の半導体装置に
は、動作速度をより高速にすることが要求されている。
したがって、電源配線に供給する電流を多くする必要が
ある。
【0002】
【従来の技術】図4は、従来の半導体装置を説明する図
であり、半導体装置の要部平面図である。同図におい
て、21は半導体チップ、22は第1の低電位電源配線
(以下、第1のVss線という)、23は第2の低電位
電源配線(以下、第2のVss線という)、24は高電
位電源配線(以下、Vcc線という)、25は半導体チ
ップ21内の内部回路部、26はパッド、27はボンデ
ィングワイヤ、28はリード端子、28aは外部電源回
路と接続する電源用リード端子、30はこれらを含んで
構成される半導体装置である。
【0003】同図に示すように、従来の単一層による電
源配線(例えばアルミニウム配線)のレイアウトにおい
ては、例えば第1のVss線22が半導体チップ21の
外周を囲むように環状に周設され、半導体チップ21周
辺部に設けられた入出力回路部(図示せず)に電源を供
給している。また、第1のVss線22と同電位の第2
のVss線23が、第1のVss線22とパッド26を
共通にして半導体チップ21の内部に向けて延設され、
半導体チップ21内部に設けられた内部回路部25に電
源を供給している。さらに、第1のVss線22の内側
には、内部回路部25を囲み、かつ、第2のVss線2
3と重ならないように、Vcc線24がC字状に配設さ
れている。
【0004】このように、第2のVss線23とVcc
線24が交差する領域では、図示するようにVcc線2
4を環状の状態から一部を除去したC字状に形成し、そ
の除去された部分に第2のVss線24を配設すること
によって、入出力回路部用の第1のVss線22と内部
回路部25用の第2のVss線23を共通化し、電源配
線を同一層内で形成していた。また、第1および第2の
Vss線への電源の供給は、共通化されたパッド26と
外部電源回路に接続されている電源用リード端子28a
をボンディングワイヤ27で接続することにより行われ
ていた。
【0005】
【発明が解決しようとする課題】しかしながら、図示す
るような従来の構成では、Vcc線24(すなわち、最
外周の電源配線と内部回路の間に配設される電源配線)
は、その一部が除去され分断されているために、電源配
線としての電流許容量が少なくなってしまい、マイグレ
ーションなどに対する耐性が低いものであった。
【0006】また、このためにVcc線の電源配線とし
ての電流許容量を十分に得るためには配線幅を太くしな
ければならず、そのためにチップサイズが大きくなって
しまうという問題も生じていた。さらに、入出力回路部
用の第1のVss線22と内部回路部25用の第2のV
ss線23(すなわち、最外周の電源配線と内部回路に
接続される電源配線)を共通化するために、共通のパッ
ド26を用いて外部電源と接続していたので、入出力回
路部のトランジスタ等の動作の影響が内部回路部25に
そのままノイズとして伝わってしまっていた。
【0007】そこで、本発明は以上の点を鑑み、電源配
線を単一層で形成するに際し、電源配線が十分な電流許
容量を有し、かつ、入出回路からのノイズが内部回路に
混入するのを防ぐことが可能な半導体装置を提供するこ
とを目的とする。
【0008】
【課題を解決するための手段】図1は、本発明の原理説
明図であり、本発明の要部を説明する平面図である。同
図において、1は半導体チップ、2は第1の電源配線、
3は第1の電源配線2と同電位の第2の電源配線、4は
電源配線2および3とは電位が異なる第3の電源配線、
5は半導体チップ1内の内部回路部、6は第1の電源配
線2に設けられたパッド、7は第2の電源配線3に設け
られたパッド、8a, 8bはボンディングワイヤ、9は
リード端子、9aは外部電源と接続するリード端子、1
0はこれらを含んで構成される半導体装置である。
【0009】本発明になる半導体装置10は、半導体チ
ップ1表面に少なくとも2つ以上の異なる電位の電源配
線を有し、半導体チップ1の周辺部に環状に周設され、
半導体チップ1周辺部に設けられた回路に電源を供給す
る第1の電源配線2と、第1の電源配線2の内側に配設
され、半導体チップ1の内部回路部5に電源を供給し第
1の電源配線2と同電位である第2の電源配線3と、電
源配線2および3とは電位が異なり第1の電源配線2と
内部回路部5の間に環状に周設される第3の電源配線4
と、第1の電源配線2に設けられた第1のパッド6と、
第2の電源配線3に設けられた第2のパッド7とを備
え、第1の電源配線2および第2の電源配線3はそれぞ
れに設けられたパッド6, 7を介して、外部電源と接続
された電源用リード端子9aとボンディングワイヤ8
a, 8bで接続されていることを特徴とする。
【0010】また、第3の電源配線の一部は、少なくと
も一部が凹部を形成するように蛇行して配設され、凹部
内に第2の電源配線に設けられる第2のパッドが形成さ
れており、第2のパッドと電源用リード端子とがボンデ
ィングワイヤにより接続されていることを特徴とする。
【0011】
【作用】本発明においては、図1に示すように、第3の
電源配線が途中で分断されることなく環状に周設されて
いるので、第3の電源配線が電源配線として十分な電流
許容量を得たものとなり、マイグレーション等に対する
耐性が高くなる。また、第1の電源配線と第2の電源配
線が独立して配設され、それぞれに設けられたパッドを
介して外部電源と接続された電源用リード端子に接続さ
れているので、半導体チップの周辺部に設けられた入出
力回路からのノイズが内部回路へ混入することを防止す
る。
【0012】また、第3の電源配線を蛇行して配設し、
その凹部に第2の電源配線に設けられる第2のパッドを
形成することにより、パッドと電源用リード端子とを近
い距離で接続することができ、ワイヤボンディングによ
るインピーダンスが小さくなる。
【0013】
【実施例】図2は、本発明の第1の実施例を説明する図
であり、図1において点線で囲んで示した、本発明の要
部を拡大して図示したものである。同図において、11
は半導体チップ、12は第1の電源配線となる第1のV
ss線、13は第2の電源配線となる第2のVss線、
14は第3の配線となるVcc線、15は半導体チップ
1の内部回路部、16は第1のVss線12に設けられ
たパッド、17は第2のVss線に設けられたパッド、
18aは第1のVss線とリード端子を接続するボンデ
ィングワイヤ、18bは第2のVss線とリード端子を
接続するボンディングワイヤ、19は外部電源と接続す
る電源用リード端子であり、20はこれらを含んで構成
される半導体装置である。
【0014】同図および図1に示すように、本実施例に
おいては第1の電源配線および第2の電源配線がVss
線12, 13となっており、第3の電源配線がVcc線
14となっている。第1のVss線12は半導体チップ
1の外周を環状に延在し、半導体チップ1周辺部に設け
られた入出力回路部(図示せず)に電源を供給してい
る。そして、その内側にVcc線14が同様に環状に延
在している。さらに、その内側に第2のVss線13が
内部回路部15に向かい延在し、第1のVss線12お
よびVcc線14の内部に設けられた内部回路部15に
電源を供給している。
【0015】また、Vcc線14は図示する領域におい
てコ字状に蛇行しており、この蛇行した凹部に第2のV
ss線13のパッド17が設けられている。一方、第1
のVss線12のパッド16は、蛇行したVcc線14
が第1のVss線12に近接している領域から外れた位
置に設けられている。そして、第1のVss線12と第
2のVss線13はそれぞれ独立して電源用リード端子
19と接続されている。すなわち、第1のVss線12
は、パッド16を介して電源用リード端子19とボンデ
ィングワイヤ18aにより接続され、第2のVss線1
3は、パッド17を介して電源用リード端子19とボン
ディングワイヤ18bによって接続されている。
【0016】このように構成することで、本実施例にお
いてはVcc線14に電源配線として十分な電流許容量
を持たせることになり、マイグレーションなどに対して
も十分な耐性が得られ、また、Vcc線14の配線幅を
太くする必要もないためチップサイズを抑えることがで
きる。さらに、第1のVss線12と第2のVss線1
3は独立して電源用リード端子19に接続されているた
め、入出力回路部の動作によるノイズが直接第2のVs
s線に混入することがなく、内部回路部5の誤動作など
を大幅に減少することができる。
【0017】また、本実施例においてVss線14をコ
字状に蛇行させているのは、第2のVss線13のパッ
ド17と電源用リード端子19を近い距離で接続するた
めであり、このように構成することでインピーダンスを
小さくすることができる。図3は、本発明の第2の実施
例を説明する図であり、第1の電源配線および第2の電
源配線がVcc線12′, 13′であり、第3の電源配
線がVss線14′となっている以外は、図2および図
1と同様の構成であり、その作用・効果も同様なものが
得られる。
【0018】また、上述の本発明の実施例においては、
半導体チップに供給される電源は異なる2種類の電位の
電源であるが、本発明はこの実施例に限定されるもので
はなく、第1の電源配線と、それと同電位の第2の電源
配線の間に、2種類以上の異なる電位の電源配線が設け
られる場合にも適用できるものである。
【0019】
【発明の効果】以上説明したように、本発明によれば、
電源配線の電流許容量を大きくできるので配線の耐性を
高くすることができ、さらに、内部回路へのノイズの混
入を防止できるため装置の信頼性を向上することができ
る。また、配線幅を太くする必要がないため、半導体装
置の縮小化にも寄与することができる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の第1の実施例を説明する図である。
【図3】本発明の第2の実施例を説明する図である。
【図4】従来の半導体装置を説明する図である。
【符号の説明】
1…半導体チップ 2…第1の電源配線 3…第2の電源配線 4…第3の電源配線 5…内部回路部 6…第1のパッド 7…第2のパッド 8a, 8b…ボンディングワイヤ 9…リード端子 9a…電源用リード端子 10…半導体装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ(1)表面に、該半導体チ
    ップ(1)の周辺部に環状に周設された第1の電源配線
    (2)と、該第1の電源配線(2)の内側に配設され、
    前記半導体チップ(1)の内部回路部(5)に電源を供
    給する前記第1の電源配線(2)と同電位の第2の電源
    配線(3)と、前記第1の電源配線(2)と前記内部回
    路部(5)との間に環状に周設され、前記第1の電源配
    線(2)および第2の電源配線(3)とは電位の異なる
    第3の電源配線(4)とを備え、前記第1の電源配線
    (2)および第2の電源配線(3)はそれぞれに設けら
    れた第1のパッド(6)および第2のパッド(7)を介
    して、各々異なるボンディングワイヤ(8a, 8b)に
    より電源用リード端子(9a)に接続されていることを
    特徴とする半導体装置。
  2. 【請求項2】 前記第3の電源配線は、少なくとも一部
    が凹部を形成するように蛇行して配設されており、該凹
    部内に前記第2の電源配線に設けられる前記第2のパッ
    ドが形成され、該第2のパッドと前記電源用リード端子
    とが前記ボンディングワイヤにより接続されていること
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 同電位の前記第1の電源配線および第2
    の電源配線が低電位側電源配線であり、第3の電源配線
    が高電位側電源配線であることを特徴とする請求項1ま
    たは2記載の半導体装置。
  4. 【請求項4】 同電位の前記第1の電源配線および第2
    の電源配線が高電位側電源配線であり、第3の電源配線
    が低電位側電源配線であることを特徴とする請求項1ま
    たは2記載の半導体装置。
JP29861293A 1993-11-29 1993-11-29 半導体装置 Expired - Fee Related JP3184384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29861293A JP3184384B2 (ja) 1993-11-29 1993-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29861293A JP3184384B2 (ja) 1993-11-29 1993-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH07153915A true JPH07153915A (ja) 1995-06-16
JP3184384B2 JP3184384B2 (ja) 2001-07-09

Family

ID=17861986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29861293A Expired - Fee Related JP3184384B2 (ja) 1993-11-29 1993-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3184384B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016112690A (ja) * 2014-12-11 2016-06-23 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016112690A (ja) * 2014-12-11 2016-06-23 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路

Also Published As

Publication number Publication date
JP3184384B2 (ja) 2001-07-09

Similar Documents

Publication Publication Date Title
JP3472455B2 (ja) 半導体集積回路装置及びそのパッケージ構造
US6130484A (en) Semiconductor device
JP2008515202A (ja) 対面ボンディングされるi/o回路ダイ及び機能論理回路システム
US6946731B2 (en) Layout structure for providing stable power source to a main bridge chip substrate and a motherboard
JPH0936311A (ja) 半導体装置
JP3221415B2 (ja) アナログ信号パッドのシールド法、および半導体集積回路
US6452262B1 (en) Layout of Vdd and Vss balls in a four layer PBGA
KR19980033282A (ko) 반도체 장치에서 칩-리드 상호 접속 구조
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
JP3184384B2 (ja) 半導体装置
JP3111938B2 (ja) 半導体装置
JP2681427B2 (ja) 半導体装置
JPH02284448A (ja) 半導体装置
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPH05343525A (ja) 半導体集積回路
JPS60154644A (ja) 半導体装置
JP2522455B2 (ja) 半導体集積回路装置
JPH02186671A (ja) 半導体集積回路
JPS6070742A (ja) マスタ・スライス型半導体装置
JPS62216240A (ja) 集積回路パツケ−ジ
JPH11154729A (ja) 半導体集積回路
US6495925B1 (en) Semiconductor chip and a lead frame
JPH02295144A (ja) 集積回路
JPH0513582A (ja) 半導体装置の電源配線
JPH1098068A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010327

LAPS Cancellation because of no payment of annual fees