JPH07153773A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明はベース抵抗が低く小面積のバイポーラ
トランジスタを従来に比して低コストにて製造する製造
方法を提案する。 【構成】エミツタ形成予定領域を覆うように形成された
耐酸化膜をマスクとして外部ベース領域を形成した後、
外部ベースの表面を覆うように形成された酸化膜をマス
クとして耐酸化膜が除去された領域部分にエミツタ領域
を形成する。これによりエミツタ領域と外部ベース領域
とを自己整合的に形成することができる。この結果、エ
ミツタ領域と外部ベース領域とは重なることなく隣接さ
せることができる。これによりベース抵抗が低くく、か
つ小面積のバイポーラトランジスタを容易に実現するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３及び図４） 発明が解決しようとする課題 課題を解決するための手段（図１及び図２） 作用 実施例（図１及び図２） （１）断面構造（図１） （２）製造工程（図２） （３）他の実施例 発明の効果

【０００２】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラトランジスタの製造方法に適用し
て好適なものである。

【０００３】

【従来の技術】バイポーラトランジスタは集積回路を構
成する回路素子として広く用いられている。このＮＰＮ
バイポーラトランジスタの一般的な製造工程を図３及び
図４に示す。まず図３（Ａ）に示すように、Ｐ型シリコ
ン基板１の所望の領域にアンチモン（Ｓｂ）を拡散して
Ｎ⁺ 埋込み層２を形成し、続いてその表面にＮ型エピタ
キシヤル層３をエピタキシヤル技術を用いて成長させ
る。

【０００４】次に基板表面を酸化し、50〔nm〕程度の膜
厚の酸化膜４によつて覆う。この後、ホトリソグラフイ
技術とイオン注入技術とを用いてアイソレーシヨン予定
領域にホウ素（Ｂ⁺ ）をイオン注入し、アイソレーシヨ
ン用注入層６を形成する。また同様にコレクタ形成予定
領域にリン（Ｐｈｏｓ⁺ ）をイオン注入してコレクタ用
注入層７を形成する。

【０００５】これら工程の後、1100〔℃〕程度に保たれ
た不活性ガスの雰囲気中に基板を置いて数時間加熱する
ことによりアイソレーシヨン用注入層６及びコレクタ用
注入層７に導入されている不純物を熱拡散する。この高
温熱処理によつて図３（Ｂ）に示すようなアイソレーシ
ヨン層６Ａ及びコレクタＮ⁺ 層７Ａが形成される。次に
基板表面のうちベース形成予定領域とコレクタ形成予定
領域とを除く領域部分を選択酸化（いわゆるＬＯＣＯ
Ｓ：local oxidation of silicon）し、 500〔nm〕〜 7
00〔nm〕程度の膜厚を有するＬＯＣＯＳ酸化膜８を形成
する。

【０００６】この工程の後、ＬＯＣＯＳ酸化膜８を形成
しなかつた領域のうちベース形成予定領域にＢＦ₂ ⁺ を
イオン注入し、Ｐ型のベース層９を形成する。因にＢＦ
₂ ⁺のドーズ量を加減すればＮＰＮトランジスタの電流
増幅率ｈ_FEを所望の値に制御することができる。次にヒ
素（Ａｓ⁺ ）をコレクタ形成予定領域にイオン注入する
ことによりコレクタコンタクト層１０を形成する。

【０００７】ところでこの段階におけるベース層９の抵
抗値は比較的高いためエミツタ形成予定領域を囲む領域
にＢＦ₂ をイオン注入し、低抵抗の外部ベース層１１を
形成する。このとき基板に注入されるＢＦ₂ のドーズ量
は１０¹⁵〔atom／cm² 〕オーダとする。かかる後、図３
（Ｄ）に示すように、基板の全面にＣＶＤ（chemicalva
por deposition ）酸化膜１２を堆積する。

【０００８】この工程が終了すると図４（Ｅ）に示す工
程に移る。この工程においては、酸化膜１２のうちエミ
ツタ形成予定領域の表面を覆う酸化膜をエツチングによ
つて除去し、エミツタ電極窓１３を開孔する。この後、
ヒ素（Ａｓ）を含有するポリシリコンをエミツタ電極窓
１３を含む基板表面領域に堆積し、エミツタポリシリコ
ン１４を形成する。因にエミツタポリシリコン１４の形
成方法には２つの方法がある。一方はＣＶＤの反応ガス
にＡｓＨ₃ ガスを混合し、ヒ素（Ａｓ）を含有するポリ
シリコン（いわゆるドープドポリシリコン）を堆積させ
る方法である。他方はノンドープポリシリコン膜をＣＶ
Ｄによつて堆積した後、ヒ素（Ａｓ）を熱拡散やイオン
注入によつて導入する方法である。

【０００９】このようにエミツタポリシリコン１４が形
成されると、図４（Ｆ）の処理工程に移る。まず基板の
表面に第２のＣＶＤ酸化膜１５を形成した後、熱処理に
よつてエミツタポリシリコン１４中に導入されているヒ
素（Ａｓ）をシリコン基板中に拡散する。この熱処理に
よつてエミツタ層１６が形成され、同時にイオン注入に
よつて形成された各種の不純物層が活性化される。この
熱処理にはフアーネスアニール（ 900〔℃〕の温度条件
のもと数十分程度のアニール）を用いても良く、またラ
ンプラアニールを用いても良い。

【００１０】この熱処理によつて各領域が形成された後
は、基板の表面を覆うＣＶＤ酸化膜１５をエツチングし
て各電極取り出し用のコンタクト孔１７を開孔する。そ
の後は基板の全面にアルミニウム膜を被着し、被着され
たアルミニウム膜をパターンニングすることによりアル
ミニウム電極１８を形成する。これらの工程によつてＮ
ＰＮバイポーラトランジスタを形成している。

【００１１】

【発明が解決しようとする課題】ところがエミツタ層１
６と外部ベース層１１とは共に高濃度の不純物層である
ため２つの不純物相が誤つて接触するように形成される
と、接合部において接合リークが生じる。そこで従来の
場合には、図４に示すように、バイポーラトランジスタ
の両不純物層を形成する際に２つの不純物層が接触しな
いように各不純物層の位置決め時に所定の合わせ余裕分
をそれぞれ見込んでいる。

【００１２】因にエミツタ層１６と外部ベース層１１と
の形成時に検出できる下地パターンはＬＯＣＯＳ酸化膜
８のパターンのみである。このためエミツタ層１６と外
部ベース層１１との間に要求される余裕分として、ＬＯ
ＣＯＳ酸化膜８及びエミツタ電極窓１３間の合わせ余裕
分と、ＬＯＣＯＳ酸化膜８及び外部ベース層１１間の合
わせ余裕分との和で与えられる余裕分を見込まなければ
ならない。

【００１３】従つて１回のホトリソグラフイ処理工程で
要求される合わせ余裕が例えば 0.2〔μｍ〕とすれば、
エミツタ層１６と外部ベース層１１との間に 0.4〔μ
ｍ〕の余裕を見込まなければならなかつた。しかしこの
ようにエミツタ層１６と外部ベース層１１との間に濃度
が低い（すなわち高抵抗）のベース層が存在するとその
分ベース抵抗が大きくならざるを得ない問題があつた。
またトランジスタ素子に本来不用である合わせ余裕分の
領域がエミツタの両側に必要になるので、トランジスタ
サイズが 0.8〔μｍ〕程度も大きくならざるを得なかつ
た。

【００１４】従来ではこれらの問題点を解決するため、
ベースの引き出し電極とエミツタとをそれぞれポリシリ
コンによつて形成するバイポーラトランジスタ（いわゆ
るダブルポリシリコン型バイポーラトランジスタ）があ
るが、この構造のトランジスタを形成するには工程数が
増大するといつた問題があり、また加工の難易度が高く
なるために製造コストが増大するという問題があつた。

【００１５】本発明は以上の点を考慮してなされたもの
で、簡易な工程の組合せによつてエミツタ層と外部ベー
ス層との間に合わせ余裕を設ける必要ないバイポーラト
ランジスタを製造することができる半導体装置の製造方
法を提案しようとするものである。

【００１６】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基体１の所定領域にバイポーラト
ランジスタのベース不純物を導入し、ベース領域９を形
成する工程と、ベース領域９が形成された基体部分のう
ちエミツタ形成予定領域の表面に耐酸化膜２３を形成す
る工程と、ベース領域９のうち耐酸化膜２３によつて覆
われた領域を除く領域部分に高濃度のベース不純物を導
入し、外部ベース領域２１を形成する工程と、基体表面
を酸化し、耐酸化膜２３によつて覆われた領域を除く領
域部分に酸化膜１０を形成する工程と、耐酸化膜２３を
除去し、当該耐酸化膜２３によつて覆われていた基体部
分を露出させる工程と、耐酸化膜２３の除去によつて露
出された基体部分にエミツタ不純物を導入する工程と、
熱処理によつてエミツタ不純物を拡散し、ベース領域９
中にエミツタ領域２２を形成する工程とをバイポーラト
ランジスタを含む半導体装置の製造方法に設けるように
する。

【００１７】

【作用】エミツタ形成予定領域を覆うように形成された
耐酸化膜２３をマスクとして外部ベース領域２１を形成
した後、外部ベース領域２１の表面を覆うように形成さ
れた酸化膜１０をマスクとして耐酸化膜２３が除去され
た領域部分にエミツタ領域２２を形成することにより、
エミツタ領域２２と外部ベース領域２１とを自己整合的
に形成することができる。これによりエミツタ領域２２
と外部ベース領域２１とを重なることなく隣接させるこ
とができる。その結果としてベース抵抗の低い小面積の
バイポーラトランジスタを容易に実現することができ
る。

【００１８】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１９】（１）断面構造 図３及び図４との対応部分に同一符号を付して示す図１
に、本発明を用いて形成されるＮＰＮバイポーラトラン
ジスタの断面構造を示す。このバイポーラトランジスタ
は、外部ベース層２１とエミツタ層２２とが互いに重な
り合うことなく隣接して形成することができることを特
徴とする。このように本実施例のバイポーラトランジス
タの場合には外部ベース層２１とエミツタ層２２との間
に低濃度のベース層９を設けなくて済む。従つてその
分、ベース抵抗を小さくでき、またトランジスタサイズ
を小さくできるようになされている。

【００２０】（２）製造工程 次に、図２を用いて図１に示すＮＰＮバイポーラトラン
ジスタの製造方法の一例を説明する。まず図３（Ａ）及
び（Ｂ）に説明した従来の製法と同様の工程により、図
２（Ａ）に示す構造を得る。すなわちＰ型シリコン基板
１に埋込み層２、エピタキシヤル層３、アイソレーシヨ
ン層６Ａを順に形成した後、Ｎ⁺ コレクタ層７Ａ、ＬＯ
ＣＯＳ酸化膜８、ベース層９及びコレクタ層１０をそれ
ぞれ形成する。

【００２１】この工程の以後、本実施例に特有の工程に
移る。まず図２（Ｂ）に示すように、ベース層９の表面
部分のうちエミツタ形成予定領域に耐酸化膜としてシリ
コン窒化膜２３をＣＶＤ法及びパターニング技術を用い
て形成する。次に基板表面のうち少なくともベース形成
予定領域に開孔が設けられたレジスト膜を形成し、開孔
部分に高濃度（１０¹⁵〔atom／cm² 〕のオーダ）のＢＦ
₂ ⁺をイオン注入する。

【００２２】このときシリコン窒化膜２３によつて覆わ
れるシリコン基板部分、すなわちエミツタ形成予定領域
はシリコン窒化膜２３によつて遮蔽されているためＢＦ
₂ ⁺はシリコン基板中に注入されない。従つてエミツタ
形成予定領域を囲むようにＢＦ₂ ⁺ のイオン注入層、す
なわち外部ベース層２１が形成される。

【００２３】次に図２（Ｃ）に示すように、シリコン基
板を水蒸気雰囲気中で熱酸化し、シリコン窒化膜２３を
除く領域部分に酸化膜２４を形成する。続いて 160
〔℃〕程度に加熱したリン酸によつてシリコン窒化膜２
３を除去する。この後、シリコン窒化膜２３の下面に存
在していた薄い酸化膜４をフツ酸によつて除去してシリ
コン面を露出させ、エミツタ電極窓１３を形成する。こ
のようにエミツタ電極窓１３は合わせ余裕を考慮するこ
となく外部ベース層２１に対して隣接するように自己整
合にて形成される。

【００２４】この後、エミツタ電極窓１３を含む領域の
基板表面にヒ素（Ａｓ）を含むポリシリコンをＣＶＤ法
によつて堆積し、所望の形状にパターニングされたエミ
ツタポリシリコン１４を形成する。続いて、図２（Ｄ）
に示すように、基板表面をＣＶＤ酸化膜１５で一様に覆
い、熱処理によつてエミツタ層２２及び各種の不純物層
を形成する。

【００２５】この後、基板の表面を覆うＣＶＤ酸化膜１
５をエツチングして各電極取り出し用のコンタクト孔１
７を開孔すると共に、開孔部分にアルミ電極１８を形成
する。これらの各工程によつて図１に示すＮＰＮバイポ
ーラトランジスタが得られる。

【００２６】以上の工程によれば、エミツタ形成予定領
域を覆うシリコン窒化膜２３をマスクとしてその周囲に
ＢＦ₂ ⁺ をイオン注入することにより外部ベース層２１
を形成した後、外部ベース層２１の表面を覆うように形
成された酸化膜２４をマスクとして今度はシリコン窒化
膜２３が覆つていた領域部分にヒ素（Ａｓ）を導入する
ことによりエミツタ層２２を形成したことにより、拡散
層である外部ベース層２１とエミツタ層２２とを自己整
合的に形成することができる。

【００２７】このように外部ベース層２１とエミツタ層
２２の形成時には２つの領域の合わせ余裕分（デバイス
的に不用な領域分）を考慮する必要がないため、ベース
抵抗を小さくしてトランジスタ特性を向上させることが
できる。因に外部ベース層２１とエミツタ層２２は自己
整合的に形成されるためエミツタ層２２と外部ベース層
２１が交わることによる接合リークも原理的に発生しな
い。

【００２８】またデバイス的に不要な領域分がないこと
よりトランジスタサイズも必要最低限に小さくすること
ができる。これにより一段と集積度を向上させることが
できる。またこの製造方法は従来用いられている製造方
法に比して製造コストが増大することはないため素子の
縮小を考慮にいれると総合的なコストの低減が実現でき
る。

【００２９】（３）他の実施例 なお上述の実施例においては、シリコン基板を用いたＮ
ＰＮ型バイポーラトランジスタの製造方法について述べ
たが、本発明はこれに限らず、バイポーラトランジスタ
であれば基板の材質や基板に注入する不純物の種類を特
定するものではない。

【００３０】またＰＮＰ型バイポーラトランジスタを形
成する場合にも同様の効果を得ることができる。さらに
上述の実施例においては、エミツタ形成予定領域の表面
をシリコン窒化膜２３によつて覆う場合について述べた
が、本発明はこれに限らず、他の耐酸化膜によつてエミ
ツタ形成予定領域の表面を覆うようにしても良い。

【００３１】

【発明の効果】上述のように本発明によれば、エミツタ
形成予定領域を覆うように形成された耐酸化膜をマスク
として外部ベース領域を形成した後、外部ベースの表面
を覆うように形成された酸化膜をマスクとして耐酸化膜
が除去された領域部分にエミツタ領域を形成することに
より、エミツタ領域と外部ベース領域とを自己整合的に
形成することができる。このときエミツタ領域と外部ベ
ース領域とを重なることなく隣接させることができるた
め、従来に比して一段とベース抵抗が低く、小面積のバ
イポーラトランジスタを得ることができる。

【図面の簡単な説明】

【図１】本発明による半導体装置の製造方法によつて製
造されたバイポーラトランジスタの断面構造を示す断面
図である。

【図２】本発明による半導体装置の製造方法の一実施例
を示す略線図である。

【図３】従来用いられているバイポーラトランジスタ製
造方法を示す略線図である。

【図４】従来用いられているバイポーラトランジスタ製
造方法を示す略線図である。

【符号の説明】

１……Ｐ型シリコン基板、２……Ｎ⁺ 埋込み層、３……
Ｎ型エピタキシヤル層、４、２４……酸化膜、６……ア
イソレーシヨン用注入層、６Ａ……アイソレーシヨン
層、７……コレクタ用注入層、７Ａ……コレクタＮ
⁺ 層、８……ＬＯＣＯＳ酸化膜、９……ベース層、１０
……コレクタコンタクト層、１１……外部ベース層、１
２、１５……ＣＶＤ酸化膜、１３……エミツタ電極窓、
１４……エミツタポリシリコン、１６、２２……エミツ
タ層、１７……コンタクト孔、１８……アルミ電極、２
１……外部ベース層、２３……シリコン窒化膜。

Claims (2)

【特許請求の範囲】
1. 【請求項１】基体の所定領域にバイポーラトランジスタ
   のベース不純物を導入し、ベース領域を形成する工程
   と、 上記ベース領域が形成された基体部分のうちエミツタ形
   成予定領域の表面に耐酸化膜を形成する工程と、 上記ベース領域のうち上記耐酸化膜によつて覆われた領
   域を除く領域部分に高濃度のベース不純物を導入し、外
   部ベース領域を形成する工程と、 上記基体表面を酸化し、上記耐酸化膜によつて覆われた
   領域を除く領域部分に酸化膜を形成する工程と、 上記耐酸化膜を除去し、当該耐酸化膜によつて覆われて
   いた基体部分を露出させる工程と、 上記耐酸化膜の除去によつて露出された基体部分にエミ
   ツタ不純物を導入する工程と、 熱処理によつて上記エミツタ不純物を拡散し、上記ベー
   ス領域中にエミツタ領域を形成する工程とを具えること
   を特徴とするバイポーラトランジスタを含む半導体装置
   の製造方法。
2. 【請求項２】上記耐酸化膜をシリコン窒化膜とすること
   を特徴とする請求項１に記載の半導体装置の製造方法。