JPH061808B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH061808B2
JPH061808B2 JP62292416A JP29241687A JPH061808B2 JP H061808 B2 JPH061808 B2 JP H061808B2 JP 62292416 A JP62292416 A JP 62292416A JP 29241687 A JP29241687 A JP 29241687A JP H061808 B2 JPH061808 B2 JP H061808B2
Authority
JP
Japan
Prior art keywords
region
resistance
forming
transistor
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62292416A
Other languages
English (en)
Other versions
JPH01133352A (ja
Inventor
信之 関川
勝浩 早坂
近雄 藤沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62292416A priority Critical patent/JPH061808B2/ja
Priority to US07/271,748 priority patent/US4898837A/en
Priority to KR1019880015291A priority patent/KR920004174B1/ko
Publication of JPH01133352A publication Critical patent/JPH01133352A/ja
Publication of JPH061808B2 publication Critical patent/JPH061808B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はイオン注入法による抵抗素子を組み込んだ半導
体集積回路のＮＰＮトランジスタのｈFE制御を容易なら
しめた製造方法に関する。
(ロ)従来の技術 バイポーラ型ＩＣは、コレクタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮト
ランジスタを主体として構成されている。その為、前記
ＮＰＮトランジスタを製造するベース及びエミッタ拡散
工程は必要不可欠の工程であり、コレクタ直列抵抗を低
減する為の高濃度埋込層形成工程やエピタキシャル層成
長工程、各素子を接合分離する為の分離領域形成工程や
電気的接続の為の電極形成工程等と並んでバイポーラ型
ＩＣを製造するのに欠かせない工程（基本工程）であ
る。
一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い。そこで、基本的なＮＰ
Ｎトランジスタの形成を目的とせず、他の素子を組み込
む為もしくは他素子の特性を向上することを目的として
新規な工程を追加することがある。例えば前記エミッタ
拡散によるカソード領域とでツェナーダイオードのツェ
ナー電圧を制御するアノード領域を形成する為のＰ+拡
散工程、ベース領域とを比抵抗が異る抵抗領域を形成す
る為のＲ拡散工程やインプラ低抗形成工程、ＭＯＳ型よ
りも大きな容量が得られる窒化膜容量を形成する為の窒
化膜形成工程、ＮＰＮトランジスタのコレクタ直列抵抗
を更に低減する為のコレクタ低抵抗領域形成工程等がそ
れであり、全てバイポーラＩＣの用途や目的及びコスト
的な面から検討して追加するか否かが決定される工程
（オプション工程）である。
上記オプション工程を利用して形成したインプラ抵抗を
第３図に示す。同図において、(1)はＰ型半導体基板、
(2)はＮ+型埋込層、(3)はＮ型エピタキシャル層、(4)は
Ｐ+型分離領域、(5)はアイランド、(6)はＮＰＮトラン
ジスタのＰ型ベース領域、(7)および(8)はＮＰＮトラン
ジスタのＮ+型エミッタ領域及びコレクタコンタクト領
域、(9)はイオン注入による抵抗領域、(10)はベース拡
散で形成したコンタクト領域である。
そして、第３図のインプラ抵抗は例えば特公昭５７−２
１８２号公報に記載されている如く、エミッタ拡散の後
で形成していた。
(ハ)発明が解決しようとする問題点 しかしながら、エミッタ領域(7)形成後に抵抗領域(9)を
形成すると、ＮＰＮトランジスタのｈFE（電流増幅率）
をコントロールする熱処理は抵抗領域(9)形成後に行わ
なければならない。すると、抵抗領域(9)用のフォトエ
ッチングの前に行う数百℃の熱処理がエミッタ領域(7)
を拡散させる為、ＮＰＮトランジスタのｈFEのばらつき
が大きく、そのコントロールが難しい欠点があった。
また、インプラ抵抗を追加したか否かでエミッタ領域
(7)の熱処理条件を変える必要がある為、機種別の工程
管理が必要であり、管理の共通化ができない欠点があっ
た。
(ニ)問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、エミッタ拡散に
先立って抵抗領域(28)を形成する工程と、ベース領域(2
9)表面にエミッタ領域(33)を形成する工程と、エミッタ
領域(33)形成後直ちにＮＰＮトランジスタのｈFEコント
ロールの為の熱処理を行うことを特徴とする。
(ホ)作用 本発明によれば、イオン注入による抵抗領域(28)を形成
した後にＮＰＮトランジスタのエミッタ拡散を行うの
で、エミッタ領域(33)形成以後の余分な熱処理を除去す
ることができる。
(ヘ)実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。
先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板(2
1)の表面にアンチモン(Sb)又はヒ素(As)等のＮ型不純物
を選択的にドープしてＮ+型埋込層(22)を形成し、基板
(21)全面に厚さ５〜１０μのＮ型のエピタキシャル層(2
3)を積層する。
次に第１図Ｂに示す如く、エピタキシャル層(22)表面か
らボロン(B)を選択的に拡散することによって、埋込層
(22)を夫々取囲むようにエピタキシャル層(23)を貫通す
るＰ+型の分離領域(24)を形成する。分離領域(24)で囲
まれたエピタキシャル層(23)が夫々の回路素子を形成す
る為のアイランド(25)となる。
次に第１図Ｃに示す如く、エピタキシャル層(23)表面の
酸化膜(26)上にポジ又はネガ型のレジストパターン(27)
を形成し、酸化膜(26)を除去してエピタキシャル層(23)
表面の所望の領域を露出する。その後レジストパターン
(27)をマスクとして又はこれを除去した後の酸化膜(26)
パターンをマスクとして全面にボロン(B)をイオン注入
し、２つのアイランド(25)表面に同一不純物濃度の２つ
の拡散領域を形成する。(28)が抵抗領域、(29)がＮＰＮ
トランジスタのベース領域となる。この段階のボロン
(B)の不純物濃度はインプラ抵抗に求める比抵抗に応じ
て設定される。
次に第１図Ｄに示す如く、１回目レジストパターン(27)
の上にネガ型レジストを塗布・現像・露光することによ
って再度レジストパターン(30)を形成する。２回目のレ
ジストパターン(30)は１回目のレジストパターン(27)よ
り遮へい部分を小さくし、酸化膜(26)パターンの開孔部
分を前回のパターンより拡大して露出する。その為、２
回目のレジストパターン(30)の開孔部分には前の工程で
イオン注入した領域の表面と１回目レジストパターン(2
7)のエッジ部分が露出することになる。２回目のレジス
トパターン(30)の一部分(31)は抵抗領域(28)の両端を除
く表面を直接覆い、抵抗領域(28)のコンタクト部分だけ
を露出する。
そして、エピタキシャル層(23)表面から前回の工程で形
成した１回目のレジストパターン(27)を再びマスクとし
てボロン(B)をイオン注入する。ＮＰＮトランジスタの
ベース領域(29)にはボロン(B)が重ねてイオン注入され
るので、この段階でベース領域(29)の不純物濃度を決め
るように２回目のイオン注入のドーズ量が決定される。
同時に、抵抗領域(28)の両端にもベース領域(29)と同じ
不純物濃度を有する電極配設用のコンタクト領域(32)が
形成される。コンタクト領域(32)の間の抵抗領域(28)は
２回目レジストパターン(30)の一部分(31)で覆われてい
るので、２回目のボロン(B)がイオン注入されない。そ
の為、２回目レジストパターン(30)の一部分(31)で覆わ
れた部分の不純物濃度は１回目のイオン注入により設定
された不純物濃度がそのまま残り、この領域がインプラ
抵抗の抵抗値を実質的に決定する領域となる。続いて１
回目及び２回目のレジストパターン(27)(30)を除去し、
エピタキシャル層(23)表面を熱酸化膜又はＣＶＤ酸化膜
で覆うと共に基板(21)全体に熱処理を加えることによっ
てベース領域(29)を所定深さまで拡散する。
尚、ベース領域(29)とコンタクト領域(32)の形成は通常
の固体又は液体ソースからの選択拡散法を用いることも
可能である。その場合は、先ずベース領域(29)を所定深
さまで拡散した後、再度フォトエッチングを行って抵抗
領域(28)を選択的にイオン注入すれば良い。
次に第１図Ｅに示す如く、ＮＰＮトランジスタのベース
領域(29)表面とアイランド(25)表面の酸化膜(26)を開孔
し、この酸化膜(26)をマスクとしてリン(P)をデポジッ
トし、グラス膜を除去した後直ちに酸化性又は非酸化性
雰囲気内の熱処理を加え、リン(P)をドライブインする
ことによってＮＰＮトランジスタのエミッタ領域(33)と
コレクタコンタクト領域(34)を形成する。本工程のドラ
イブインでＮＰＮトランジスタのｈFE（電流増幅率）を
コントロールする。
次に第１図Ｆに示す如く、酸化膜(26)の所定部分をエッ
チング開孔してコンタクトホールを形成した後、エピタ
キシャル層(23)全面に周知の蒸着又はスパッタ技術によ
りアルミニウム層を形成し、このアルミニウム層をパタ
ーニングすることによって各領域上に電極(35)を配設す
る。
上述した製法により形成したインプラ抵抗の平面図は第
２図の如くになる。同図において、(25)はアイランド、
(28)は抵抗領域、(32)はコンタクト領域、(36)はコンタ
クトホール、そして(31)は第１図Ｄにおける２回目レジ
ストパターン(30)の一部分の形状を示す。抵抗領域(28)
の線幅とコンタクト領域(32)の大きさは第１図Ｃの１回
目のレジストパターン(27)によって既に決定されるの
で、このインプラ抵抗の抵抗値はコンタクト領域(32)間
の距離では無く２回目レジストパターン(30)の一部分(3
1)が覆う抵抗領域(28)の長さで決まる。その為、本実施
例ではコンタクト孔(36)の大きさを抵抗領域(28)の線幅
以下とすることによってコンタクト領域(32)の不純物濃
度の変化による抵抗値の変動が最も少い構造とし、この
構造とすることにより２回目レジストパターン(30)の一
部分(31)の側端部(37)をコンタクト領域(32)の側端部(3
8)と一致させてある。その為、インプラ抵抗の占有面積
を最も小さくできると共に、マスクずれによる抵抗値の
変動を僅ど無視できる。
斯上した本願の製造方法によれば、エミッタ領域(33)形
成の前にイオン注入による抵抗領域(28)の形成を行うの
で、エミッタ領域(33)形成用のリン(P)をデポジットし
た後余分な熱処理を配置すること無く直ちにＮＰＮトラ
ンジスタのｈFEコントロールの為のドライブインへ移行
することができる。その為、ＮＰＮトランジスタのｈFE
（電流増幅率）のばらつきが少く、インプラ抵抗を組み
込んだことによるｈFEコントロールの難しさを解消でき
る。また、インプラ抵抗を組み込む組み込まないにかか
わらずエミッタ領域(33)の熱処理条件を一本化できるの
で、機種別の工程管理が容易になる。
(ト)発明の効果 以上説明した如く、本発明によればインプラ抵抗をオプ
ションデバイスとして追加したことによるＮＰＮトラン
ジスタのｈFEのばらつきが僅ど無い、ＮＰＮトランジス
タのｈFEのコントロールが極めて容易な半導体集積回路
の製造方法を提供できる利点を有する。また、エミッタ
領域(33)の熱処理条件を一本化できるので、機種別の工
程管理を簡略化でき、さらには異る機種のウェハーを同
一拡散炉内で熱処理するといった多機種少量生産が可能
になる利点をも有する。
【図面の簡単な説明】
第１図Ａ乃至第１図Ｆは夫々本発明を説明する為の断面
図、第２図は本発明を説明する為の平面図、第３図は従
来例を説明する為の断面図である。 (21)はＰ型半導体基板、 (28)は抵抗領域、 (29)はＮ
ＰＮトランジスタのベース領域、 (32)はインプラ抵抗
のコンタクト領域である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】一導電型半導体基板の表面に複数個の埋込
    層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
    工程、 前記エピタキシャル層を分離して複数個のアイランドを
    形成する工程、 前記エピタキシャル層の上に、第１のアイランド表面に
    はトランジスタのベース領域を形成するための、第２の
    アイランドには抵抗部分および前記抵抗部分両端のコン
    タクト部分とを有する抵抗素子を形成するための選択マ
    スクを形成する工程と、 前記エピタキシャル層の上から一導電型の不純物のイオ
    ン注入を２回行う工程であって、前記２回のイオン注入
    のうち一方は前記抵抗部分の比抵抗を決定するドーズ量
    を、他方は前記一方のドーズ量と加算されて前記トラン
    ジスタのベース領域の比抵抗を決定するようなドーズ量
    を有し、前記トランジスタのベース領域の全面と前記抵
    抗素子のコンタクト部には前記一方と他方のイオン注入
    の両方を施し、前記抵抗部分には選択マスクを利用して
    前記一方のイオン注入のみを施す工程と、 前記一方と他方のイオン注入により注入された不純物を
    熱拡散することにより、前記トランジスタのベース領域
    と前記抵抗素子とを同時に形成する工程とを具備するこ
    とを特徴とする半導体集積回路の製造方法。
JP62292416A 1987-11-19 1987-11-19 半導体集積回路の製造方法 Expired - Lifetime JPH061808B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62292416A JPH061808B2 (ja) 1987-11-19 1987-11-19 半導体集積回路の製造方法
US07/271,748 US4898837A (en) 1987-11-19 1988-11-15 Method of fabricating a semiconductor integrated circuit
KR1019880015291A KR920004174B1 (ko) 1987-11-19 1988-11-19 반도체 집적회로의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292416A JPH061808B2 (ja) 1987-11-19 1987-11-19 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH01133352A JPH01133352A (ja) 1989-05-25
JPH061808B2 true JPH061808B2 (ja) 1994-01-05

Family

ID=17781505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292416A Expired - Lifetime JPH061808B2 (ja) 1987-11-19 1987-11-19 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH061808B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773963A (en) * 1981-08-31 1982-05-08 Hitachi Ltd Manufacture of semiconductor integrated circuit
JPS6199364A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 抵抗層の形成方法

Also Published As

Publication number Publication date
JPH01133352A (ja) 1989-05-25

Similar Documents

Publication Publication Date Title
EP0139266B1 (en) A semiconductor integrated circuit device comprising an mos transistor and a bipolar transistor and a manufacturing method of the same
KR100258436B1 (ko) 상보형 쌍극성 트랜지스터 및 그 제조 방법
EP0519592B1 (en) Self-aligned planar monolithic integrated circuit vertical transistor process
US3933528A (en) Process for fabricating integrated circuits utilizing ion implantation
EP0423826B1 (en) MOS-type integrated circuit
US5151378A (en) Self-aligned planar monolithic integrated circuit vertical transistor process
JP3298476B2 (ja) Ｍｏｓトランジスタの製造方法
JPH061808B2 (ja) 半導体集積回路の製造方法
JP3877459B2 (ja) 半導体装置の製造方法
JP2725773B2 (ja) 半導体集積回路及びその製造方法
JPH061809B2 (ja) 半導体集積回路の製造方法
JPH061811B2 (ja) 半導体集積回路の製造方法
JPH0425711B2 (ja)
JPH01161764A (ja) 半導体集積回路の製造方法
JP2708764B2 (ja) 半導体集積回路およびその製造方法
JPH02352A (ja) 半導体集積回路の製造方法
JP2527049B2 (ja) 半導体装置の製造方法
JPH061810B2 (ja) 半導体集積回路の製造方法
JPH061813B2 (ja) 半導体集積回路の製造方法
JPH043432A (ja) 半導体装置の製造方法
JPH07153773A (ja) 半導体装置の製造方法
JPH01128464A (ja) 半導体集積回路の製造方法
JPH061807B2 (ja) 半導体集積回路の製造方法
JPS6346769A (ja) 半導体装置の製造方法
JPH01130553A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term