JPH0714968A - インナリード及び位置検出方法 - Google Patents

インナリード及び位置検出方法

Info

Publication number
JPH0714968A
JPH0714968A JP5174911A JP17491193A JPH0714968A JP H0714968 A JPH0714968 A JP H0714968A JP 5174911 A JP5174911 A JP 5174911A JP 17491193 A JP17491193 A JP 17491193A JP H0714968 A JPH0714968 A JP H0714968A
Authority
JP
Japan
Prior art keywords
inner lead
conductor
wire
reflected light
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5174911A
Other languages
English (en)
Inventor
Seiichi Karikawa
星一 狩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5174911A priority Critical patent/JPH0714968A/ja
Publication of JPH0714968A publication Critical patent/JPH0714968A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明はボンデイング不良のおそれが低い形状
のインナリードを生成することを目的とする。 【構成】ワイヤが接続される導体の接触面の高さを導体
の先端部ほど高くなるように形成する。これにより半導
体チツプの上面に形成された電極側から導体側にワイヤ
導いて圧着するキヤピラリー開口部と導体の傾きの差を
小さくすることができる。この結果、導体とワイヤとの
接触面積を拡大することができる。これによりボンデイ
ング不良が発生するおそれを従来に比して一段と低減さ
せることができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図６〜図８） 発明が解決しようとする課題（図９） 課題を解決するための手段（図１、図２及び図４） 作用（図３） 実施例（図１〜図５） 発明の効果
【０００２】
【産業上の利用分野】本発明はインナリード及び位置検
出方法に関し、例えばボンデイングワイヤを介して半導
体チツプの電極に接続されるインナリードとその接続に
使用される位置検出方法に適用して好適なものである。
【０００３】
【従来の技術】従来、電荷結合素子（ＣＣＤ：Charge C
oupled Device ）を用いた固体撮像デバイスでは、光電
変換素子にあたる半導体素子１の表面電極２と外部への
取出し電極にあたるインナリード３との接続に金製のボ
ンデイングワイヤ４を用いている。各インナリード３は
セラミツク基板５と採光用のガラス基板６を固着してな
るセラミツク基板７とによつて低融点ガラス６を介して
上下から挟着されている（図６）。このうちセラミツク
パツケージ中央に設けられた中空部分に露出するインナ
リード表面３Ａは接続面がセラミツク基板５に対してほ
ぼ平行になるように設計されている（図７）。
【０００４】ところがインナリード３にはパツケージか
ら外部に突出するリードフレーム９を圧延加工又はスリ
ツタ加工する際に加える外力に対する応力が多かれ少な
かれ残留する。この残留応力がリードフレーム９の形成
後に開放されるとピン位置が変動し、インナリード表面
３Ａの傾斜角にバラツキが生じていた。例えば図８に示
す例の場合、傾斜角は１６本のインナリードの間で最大
で４〔°〕程度も異なつている。
【０００５】この数〔°〕の傾斜角のバラツキによつて
生じるインナリード端面３Ｂにおける高さのバラツキを
各インナリード３について求めたのが図の左側の縦軸で
ある。ここで縦軸の値は端面３Ｂからセラミツク基板５
の外方に向かつて 500〔μｍ〕の位置に位置するインナ
リード表面３Ａの高さを基準としてインナリード３Ａの
先端である端面３Ｂの高さを表している。
【０００６】従つて正の値はインナリード３がセラミツ
クパツケージの中央ほど高くなるようにインナリード表
面３Ａが傾斜していることを表し、反対に負の値はセラ
ミツクパツケージの中央ほど低くなるようにインナリー
ド表面３Ａが傾斜していることを表している。
【０００７】
【発明が解決しようとする課題】ところでこの傾斜角の
バラツキは使用する材料や加工方法によつても異なり、
図８に示す３つのタイプのうちＣタイプのように第１ピ
ンから第４ピンにおけるインナリードの傾斜角がセラミ
ツクパツケージの中央に向かつて２〔°〕以上の傾斜角
で下がつている場合もある。
【０００８】ところがインナリード３がこのように負の
傾斜角をもつとインナリード３に対するボンデイングワ
イヤ４の圧着力が不足し、ボンデイング不良が発生する
おそれがあつた。これは図９に示すように、ボンデイン
グワイヤ４をインナリード３に導いて押し付けるキヤビ
テイ１０の先端のうち半導体素子１に近い方の先端１０
Ａに比して遠い方の先端１０Ｂが先にインナリード３の
表面に当接するためにキヤビテイ１０がボンデイングワ
イヤ４を十分な力で押し付けることができないためであ
る。
【０００９】またボンデイングの際には接続対象である
インナリード３の位置を正確に検出する必要があるが、
ほとんどのインナリードは低融点ガラスに対して平行に
形成されているため位置検出のために照射された照明光
がインナリードと低融点ガラスの双方の部分で同じ角度
で反射され、２つの反射光の識別が難しかつた。このた
めインナリード３の位置を正確に検出するのが困難であ
るという問題もあつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、パツケージの製造工程において生じるインナリード
の傾斜角のバラツキによらず常にボンデイングワイヤを
確実に圧着することができるインナリードとそのボンデ
イングの際に位置を正確に検出することができる検出方
法を提案しようとするものである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電極面が上向きになるように底面
がパツケージ５の所定位置に固定された半導体チツプ１
の電極２とワイヤ４を介して接続される導体２１は、半
導体チツプ１の側面と所定の間隔を隔てて対向する当該
導体２１の先端部２１Ｂほどワイヤ４が圧着される接触
面の高さが高くなるように形成される。
【００１２】また本発明においては、導電部材２１とそ
の周辺に形成された絶縁部材８の境界領域部分にスポツ
ト光を照射し、その反射光に基づいて導電部材２１の位
置を検出する位置検出方法において、反射光の反射角が
互いに異なる向きとなるように表面に傾斜が付された導
電部材２１からの反射光及び絶縁部材８の表面からの反
射光に基づいて導電部材２１を所定のパターンとして検
出するようにする。
【００１３】
【作用】半導体チツプ１の電極２とワイヤ４を介して接
続される導体２１の先端部２１Ｂほどワイヤ４が圧着さ
れる接触面の高さが高くなるように形成したことによ
り、ワイヤ４を電極側から導体２１側に導いて圧着する
際に、キヤピラリー開口部１０Ａと導体２１及びワイヤ
４との接触面積を拡大することができる。これによりボ
ンデイング不良が発生するおそれを従来に比して一段と
低減させることができる。
【００１４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１５】図６との対応部分に同一符号を付して示す
図１において、１５は全体としてボンデイング工程にお
けるＣＣＤ固体撮像デバイスを示し、半導体素子１の表
面に形成された表面電極２からインナリード２１に向け
てボンデイングワイヤ４を掛け渡している。
【００１６】このインナリード２１はセラミツクパツケ
ージの中央に向かつてインナリード表面２１Ａの高さが
一定の傾きで高くなるように断面台形形状に形成されて
いる。ここでインナリード２１の傾斜角は約＋３〔°〕
に設定されている。具体的には、インナリード２１の端
面２１Ｂにおけるインナリード表面２１Ａの高さはイン
ナリード２１の根本付近、すなわち端面２１Ｂからセラ
ミツク基板５に対して平行に1300〔μｍ〕の位置におけ
る高さを基準に60〔μｍ〕ほど高くなるように設定され
ている。
【００１７】因にインナリード２１がこの寸法通りに形
成された場合、その傾斜角θは、次式
【数１】 から分かるように2.64〔°〕となる。
【００１８】このようにセラミツクパツケージ内に内包
される全てのインナリード２１の傾斜角は予め半導体素
子１側に向かつて高くなるように設定されているため残
留応力によつてインナリード２１の取付角に多少のバラ
ツキが生じてもインナリード２１の傾きは全て正の傾斜
角の範囲に納めることができるようになされている。こ
れにより残留応力による取付角の変動が設計時における
傾斜角に対して負の方向に生じてもボンデイング不良の
境界値となる傾斜角（−２〔°〕）を越えることはな
い。
【００１９】以上の構成において、ボンデイングワイヤ
４をインナリード表面２１Ａに圧着する際におけるキヤ
ピラリ開口１０Ａ、１０Ｂとインナリード表面２１Ａと
の接触状態について説明する。このときキヤピラリ開口
のうちインナリード表面２１Ａと最初に接触するのはボ
ンデイングワイヤが引き出されている側の開口部分１０
Ａである（図３）。しかもキヤピラリ開口１０Ａにおけ
る外周形状とインナリード表面２１Ａの傾斜角はほとん
ど平行になるためボンデイングの際にキヤピラリ開口部
１０Ａとインナリード表面２１Ａとが接触する面積を広
く取ることができる。
【００２０】このようにキヤピラリ開口部１０Ａとイン
ナリード２１とによつて挟まれるボンデイングワイヤ４
の面積は従来に比して広い面積に亘つて押し付けられる
ことによりボンデイングワイヤ４をインナリード表面２
１Ａに対して強く押し付けることができる。またボンデ
イングワイヤ４とインナリード２１との接触面積を従来
に比して広く取れるためボンデイングワイヤ４のインナ
リード表面２１Ａに対する圧着力も確実に向上する。
【００２１】しかもインナリード２１はその傾斜角がパ
ツケージ底面に対して＋３〔°〕となるように形成され
ているため、残留応力によつて負の方向にインナリード
２１が傾斜してもその傾斜角は最も小さくなる場合でセ
ラミツク基板５に対してほぼ水平となる。この結果、従
来のような圧着不足の心配はない。
【００２２】このように圧着力が向上するインナリード
２１であるが、ボンデイング時における位置合わせ精度
も向上する。すなわちボンデイングの際にはボンデイン
グワイヤ４をインナリード２１の所定位置に正確に接続
する必要があるため、ボンデイングに先立つてボンデイ
ング領域近傍にスポツト光を照射し、その反射光を変換
した２値データに基づいて正確な位置を検出している。
【００２３】ところでこの実施例の設計角度によつて取
り付けられたインナリード２１の傾斜角はセラミツク基
板５に対して３〔°〕の傾斜角を中心に数〔°〕の範囲
にばらついている。一方、インナリード２１の土台とな
る部材であり、かつ互いに隣接する２つのインナリード
間を分離する部材でもある低融点ガラス８の表面はセラ
ミツク基板５に対して平行に形成されている（図４
（Ａ）及び図５（Ａ））。
【００２４】このためインナリード表面２１Ａにおいて
反射する反射光と低融点ガラス８の表面において反射す
る反射光とはそれぞれ異なる反射角によつて反射する。
従つて反射光の受光部の光軸を設計時におけるインナリ
ード２１の傾斜角に合わせればインナリード表面２１Ａ
において反射した反射光を効率よく受光して２値化する
ことができ、インナリード２１とその外周のコントラス
トを大きくとることができる。この結果、インナリード
２１の位置の識別が従来の比して格段に向上する。因に
従来の場合には、インナリード３の傾斜角が低融点ガラ
ス８の表面とほぼ等しくなるように形成されているため
２つの反射光はほぼ平行になり、インナリードと低融点
ガラスの識別が困難で誤検出が生じ易い。
【００２５】以上の構成によれば、インナリード表面２
１Ａの高さがパツケージの中央付近ほどその高さが高く
なるように一定の傾斜角（＋３〔°〕）をつけたことに
より、残留応力によつて生じる傾斜角のバラツキによら
ずボンデイング時におけるキヤピラリ１０とインナリー
ド２１との接触面積が増大させることができる。これに
より超音波ボンデイング時や熱圧着ボンデイング時にお
いてボンデイングワイヤ４に印加される熱や圧力の伝導
率が向上し、ボンデイングワイヤ４の接合力を向上させ
ることができる。
【００２６】また位置決めの際にインナリード表面付近
に照射されるスポツト光の反射角はインナリード表面２
１Ａとその周辺の低融点ガラス８とで異なることにより
インナリード２１の検出が容易となり、位置検出精度を
向上させることができる。
【００２７】さらにこのように製造されたＣＣＤ固体撮
像デバイス２０は被写体によつて反射された撮像光が撮
像領域と共にインナリード部分に入射してもインナリー
ド部分における反射光はパツケージの外方に向けて反射
するため反射光が固体撮像デバイスの表面に設けられた
ガラス基板６で反射されて半導体素子１の方向に反射す
ることはなく撮像画面にフレアが生じるおそれも有効に
回避することができる。このように組立工程時における
インナリード２１の傾斜角のバラツキに起因した接続不
良を低減できるため組立装置の可動効率も向上する。
【００２８】なお上述の実施例においては、一定の傾斜
角によつてインナリード２１の先端側２１Ｂほど部材の
厚みが厚くなるようにインナリード２１を断面台形形状
に形成する場合について述べたが、本発明はこれに限ら
ず、インナリード表面２１Ａの断面形状は必ずしも直線
になつていなくとも良い。
【００２９】また上述の実施例においては、パツケージ
の中央に向かつて延長するインナリード２１の先端部２
１Ｂの高さが外周側の高さに対して高くなるようにイン
ナリード２１を形成する場合について述べたが、本発明
はこれに限らず、ボンデイングワイヤ４の接続対象であ
る電極２に向けてインナリード２１の先端側２１Ｂが高
くなるように形成されていれば良い。
【００３０】さらに上述の実施例においては、底面に対
して先端側２１Ｂの高さが高くなるように形成されたイ
ンナリード２１にＣＣＤを配列した撮像用の半導体素子
１の電極２からボンデイングワイヤ４を掛け渡す場合に
ついて述べたが、本発明はこれに限らず、他の半導体装
置に用いられるインナリードの場合にも適用し得る。
【００３１】
【発明の効果】上述のように本発明によれば、ワイヤが
接続される導体の接触面の高さを導体の先端部ほど高く
なるように形成したことにより、半導体チツプの上面に
形成された電極側から導体側にワイヤを導いて圧着する
キヤピラリー開口部と導体の傾きとの差を小さくするこ
とができ、ワイヤの接触面積を拡大することができる。
これによりボンデイング不良が発生するおそれを従来に
比して一段と低減させることができる。
【図面の簡単な説明】
【図１】本発明によるインナリードへのワイヤのボンデ
イング方法の説明に供する部分断面図である。
【図２】インナリードの形状を示す略線的断面図であ
る。
【図３】ボンデイング時におけるワイヤとインナリード
表面の傾斜角の関係を示す部分断面図である。
【図４】インナリード表面における反射光と低融点ガラ
ス表面における反射光の反射角の相違の説明に供する光
路図である。
【図５】インナリード表面における反射光と低融点ガラ
ス表面における反射光の反射角の相違の説明に供する光
路図である。
【図６】セラミツクパツケージの断面構造の説明に供す
る略線図である。
【図７】従来におけるワイヤボンデイング方法の説明に
供する部分断面図である。
【図８】インナリードの傾斜角のバラツキの説明に供す
る略線図である。
【図９】ボンデイング不良の発生要因となる傾斜角を有
するインナリードへのワイヤのボンデイングの説明に供
する部分断面図である。
【符号の説明】 １……半導体素子、２……電極、３、２１……インナリ
ード、４……ボンデイングワイヤ、５、７……セラミツ
ク基板、８……低融点ガラス、９……リードフレーム、
１０……キヤピラリ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】電極面が上向きになるように底面がパツケ
    ージの所定位置に固定された半導体チツプの電極とワイ
    ヤを介して接続される導体は、上記半導体チツプの側面
    と所定の間隔を隔てて対向する当該導体の先端部ほど上
    記ワイヤが圧着される接触面の高さが高くなるように形
    成されることを特徴とするインナリード。
  2. 【請求項２】上記パツケージに対する上記導体上面の傾
    斜角は、上記導体を上記パツケージに固定するガラス部
    材表面の傾斜角に対して異なるように形成することを特
    徴とする請求項１に記載のインナリード。
  3. 【請求項３】導電部材とその周辺に形成された絶縁部材
    の境界領域部分にスポツト光を照射し、その反射光に基
    づいて上記導電部材の位置を検出する位置検出方法にお
    いて、 反射光の反射角が互いに異なる向きとなるように表面に
    傾斜が付された上記導電部材からの反射光及び上記絶縁
    部材の表面からの反射光に基づいて上記導電部材を所定
    のパターンとして検出することを特徴とする位置検出方
    法。
  4. 【請求項４】インナリード及びその周辺に形成されたガ
    ラス部材の境界領域部分にスポツト光を照射し、その反
    射光に基づいて上記インナリードの位置を検出する位置
    検出方法において、 反射光の反射角が互いに異なる向きとなるように表面に
    傾斜が付された上記インナリードからの反射光及び上記
    ガラス部材の表面からの反射光に基づいて上記インナリ
    ードを所定のパターンとして検出することを特徴とする
    請求項３に記載の位置検出方法。
JP5174911A 1993-06-22 1993-06-22 インナリード及び位置検出方法 Pending JPH0714968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5174911A JPH0714968A (ja) 1993-06-22 1993-06-22 インナリード及び位置検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5174911A JPH0714968A (ja) 1993-06-22 1993-06-22 インナリード及び位置検出方法

Publications (1)

Publication Number Publication Date
JPH0714968A true JPH0714968A (ja) 1995-01-17

Family

ID=15986858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5174911A Pending JPH0714968A (ja) 1993-06-22 1993-06-22 インナリード及び位置検出方法

Country Status (1)

Country Link
JP (1) JPH0714968A (ja)

Similar Documents

Publication Publication Date Title
KR101774592B1 (ko) 반도체 장치의 검사 방법
US4618879A (en) Semiconductor device having adjacent bonding wires extending at different angles
JP4324081B2 (ja) 光学デバイス
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005129721A (ja) 固体撮像装置
US7364372B2 (en) Method of manufacturing optical module
JP6127561B2 (ja) 半導体受光装置
JPH0714968A (ja) インナリード及び位置検出方法
JP2006245359A (ja) 光電変換装置及びその製造方法
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
US20190165013A1 (en) Package for iris recognition imaging module and manufacturing method thereof
JPS59144140A (ja) ワイヤボンデイング部の検査方法
JPH0969618A (ja) Ｃｃｄ固体撮像素子パッケージ及びその封止方法
JPH03129862A (ja) ガラス封止型半導体装置
JPH03109760A (ja) 半導体装置
JP2006186282A (ja) 半導体装置およびその製造方法
JPS61212050A (ja) 半導体装置
KR20050118833A (ko) 이미지 센서용 패키지
KR102110143B1 (ko) 이미지 센서 패키지 및 이것의 제조 방법
KR20170069913A (ko) 카메라 모듈 패키지 및 카메라 모듈 패키지 제조방법
JPS60110180A (ja) 光素子用パツケ−ジ
JPH04246852A (ja) 半導体装置用パッケージ
JPH06196613A (ja) 半導体装置用リードフレーム
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
KR101673897B1 (ko) 카메라 모듈 패키지 및 카메라 모듈 패키지 제조방법