JPH0714382A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH0714382A
JPH0714382A JP5143466A JP14346693A JPH0714382A JP H0714382 A JPH0714382 A JP H0714382A JP 5143466 A JP5143466 A JP 5143466A JP 14346693 A JP14346693 A JP 14346693A JP H0714382 A JPH0714382 A JP H0714382A
Authority
JP
Japan
Prior art keywords
micro
refresh
address
cpu
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5143466A
Other languages
English (en)
Inventor
Shigeo Mizugaki
重生 水垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5143466A priority Critical patent/JPH0714382A/ja
Priority to US08/248,793 priority patent/US5487157A/en
Publication of JPH0714382A publication Critical patent/JPH0714382A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】 DRAMリフレッシュ機能を内蔵したマイク
ロコンピュータにおいて、CPUのリード、ライトのた
めのデータバス使用とDRAMリフレッシュサイクルの
ためのデータバス使用の切り替え調停を高速化する。 【構成】 外付けのDRAMで構成されたメモリサブシ
ステム8のリフレッシュを行うべき時刻になるとリフレ
ッシュタイマ9がアクティブにするターミナルカウント
信号20を、CPU2のマイクロ命令列の順序制御を行う
マイクロシーケンサ15に直接入力する構成にしたので、
CPU2が現在実行中のマイクロ命令列を中断しリフレ
ッシュサイクルを実行でき、リフレッシュサイクル終了
後に中断中であったマイクロ命令列の実行をマイクロシ
ーケンサ15の操作により再開する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、マイクロプログラム
方式により命令実行を行い、かつダイナミックRAM
(以下DRAM)のリフレッシュ発生の制御機能を内蔵
したマイクロコンピュータに関するものである。
【0002】
【従来の技術】以下ではマイクロコンピュータのうち
で、外部からの命令を取り込み、解釈、実行を行う部分
をCPUと呼び、CPUとDRAMリフレッシュ制御部
を含めた全体の系をマイクロコンピュータと呼ぶ。
【0003】CPUは、命令の取り込み、データの読み
書きのために、CPU内部のバスインタフェース制御部
の制御下で、データバスを使用してデータの授受を行
う。また、DRAMもリフレッシュサイクルでは、上記
と異なるバスインタフェース制御部の制御下で、データ
バスを使用する。上記CPUのバスインタフェース制御
部と、DRAMリフレッシュ制御部のバスインタフェー
ス制御部の二つが存在するため、どちらか一方のデータ
バスの使用を認める調停を行う調停制御部がマイクロコ
ンピュータに必要となる。
【0004】図6は、従来のDRAMリフレッシュ制御
部を内部に含むマイクロコンピュータと、DRAMで構
成された外付けメモリを表すブロック図である。同図に
おいて、1はDRAMリフレッシュ制御部、2はCP
U、3はマイクロコンピュータである。4はマイクロコ
ンピュータ3の内部データバスである。5はDRAMリ
フレッシュ制御部1とCPU2との間で、バス権を調停
するバスアービタである。6は、内部データバス4と、
マイクロコンピュータ3の外部データバス7との間に接
続されるデータバス入出力部である。8は、外部データ
バス7に接続される、DRAMで構成された外付けのメ
モリサブシステムである。9はDRAMのリフレッシュ
サイクルの時間間隔内でカウントし、カウントが終了す
るとターミナルカウント信号を発生する、DRAMリフ
レッシュ制御部1内のリフレッシュタイマである。10は
上記リフレッシュタイマのターミナルカウント信号が入
力され、内部データバス4の使用を制御する、DRAM
リフレッシュ制御部1内のバスインタフェース制御部で
ある。11は上記リフレッシュタイマのカウントが終了
し、DRAMをリフレッシュするべき時間になったこと
を示すターミナルカウント信号である。12はDRAMリ
フレッシュ制御部1が、メモリサブシステム8のリフレ
ッシュサイクルのために内部データバス4を使用する要
求を示す信号で、バスアービタ5に入力されるバス権要
求信号である。13はCPU2が内部データバス4を使用
して良いことを示すバス権許可信号である。14はCPU
2の内部動作を規定するマイクロ命令列を格納する制御
記憶である。15はアドレスを指定することにより、制御
記憶14に格納されたマイクロ命令列の実行順序制御を行
う制御手段であるマイクロシーケンサである。16は制御
記憶14から出力されるマイクロ命令の内容に制御されて
CPU2の命令実行を実際に行う命令実行部である。17
は命令実行部16と内部データバス4の間に接続され、C
PU2が内部データバス4を使用するのを制御する、C
PU2内のバスインタフェース制御部である。18は、C
PU2が命令実行に必要なリード、ライトアクセスを行
うために内部データバス4を使用するときに、命令実行
部16がバスインタフェース制御部17に使用を要求するバ
ス要求信号である。
【0005】次に、図6に従って動作を説明する。はじ
めにDRAMで構成されたメモリサブシステム8がリフ
レッシュを必要としていないときの動作について説明す
る。リフレッシュタイマ9はリフレッシュが必要となる
までカウントを続けており、ターミナルカウント信号11
は非アクティブ(無効)状態である。したがってDRA
Mリフレッシュ制御部1内のバスインタフェース制御部
10は、バスアービタ5に対してバス権要求信号12を非ア
クティブ(無効)状態にしている。このためバスアービ
タ5はCPU2へ、CPU2が内部データバス4の使用
可能なことを示すバス権許可信号13を出し続けている。
【0006】一方CPU2は、命令を実行するために内
部データバス4を介して、メモリサブシステム8をアク
セスする場合がある。CPU2は、マイクロシーケンサ
15の順序制御に従い、制御記憶14からマイクロ命令を読
み出して行くが、データのリード、ライトが必要になる
と、上記マイクロ命令が命令実行部16にこれを通知す
る。命令実行部16はこれを受けてバス要求信号18をアク
ティブ(有効)にし、CPU2のバスインタフェース制
御部17の使用が必要であることを通知する。バスインタ
フェース制御部17はバス権許可信号13がアクティブであ
るのでバス要求信号18、すなわち命令実行部16のバス使
用要求に応答することができる。したがって、バスイン
タフェース制御部17は内部データバス4を使用し、デー
タバス入出力部6、外部データバス7を経由しメモリサ
ブシステム8へリード、ライトが実行される。
【0007】次に、DRAMで構成されたメモリサブシ
ステム8がリフレッシュを必要とするようになったとき
の動作について説明する。一般的にDRAMリフレッシ
ュサイクルは、その他のいかなるシステム動作よりも優
先的に実行される必要がある。したがって、ここではD
RAMリフレッシュサイクルによる内部データバス4の
使用が、CPU2によるリード、ライトのための内部デ
ータバス4の使用に優先するものとして説明する。
【0008】リフレッシュタイマ9は、メモリサブシス
テム8のリフレッシュを行うべき時刻を計測するために
カウントする。リフレッシュタイマ9は、オーバフロー
(またはダウンカウントの場合のアンダフロー)すると
ターミナルカウント信号11をアクティブ(有効)の状態
に変更し、バスインタフェース制御部10にリフレッシュ
するべき時刻であること知らせる。このときバスインタ
フェース制御部10は、バス権要求信号12をアクティブに
し内部データバス4を優先的に使用することをバスアー
ビタ5に通知する。これによりバスアービタ5は、CP
U2に対しバス権許可信号13を非アクティブにし、CP
U2が内部データバス4を使用できない旨を知らせる。
【0009】以上の流れで、内部データバス4の使用権
がDRAMリフレッシュ制御部1へ移る。これにより、
バスインタフェース制御部10は内部データバス4を使用
し、データバス入出力部6、外部データバス7を介して
メモリサブシステム8のリフレッシュを実行する。
【0010】次に、上記リフレッシュサイクル中にCP
U2が内部データバス4の使用を必要とする場合の動作
について説明する。CPU2がバス要求信号18をアクテ
ィブにするまでの動作は、上述のメモリサブシステム8
がリフレッシュを必要としていない場合とまったく同じ
である。ところがリフレッシュサイクル中にはバスアー
ビタ5がバス権許可信号13を非アクティブにしているた
め、バスインタフェース制御部17は命令実行部16が必要
とするリード、ライトに応答することができず、バス権
許可信号13が再度アクティブになるのを待ち続ける。し
たがってCPU2(命令実行部16)は必要なデータ授受
ができなくなり、待ち状態、すなわち動作を停止した状
態になる。
【0011】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータにDRAMリフレッシュ機能を内蔵すると以上の
ような構成になるので、CPUがデータをリード、ライ
トするためのデータバス使用とDRAMリフレッシュサ
イクルのためのデータバス使用が、バスアービタにおい
て調停により決定され、このためにDRAMリフレッシ
ュ制御部及び各々のバスインタフェース制御部のオン−
オフが制御されるので、調停に非常に時間がかかってし
まうといった問題があり、さらにはDRAMリフレッシ
ュ制御部およびCPUに各々独立のバスインタフェース
制御部が必要となり、またバスアービタも必要となりハ
ードウェア量が増えるといった問題もあった。
【0012】この発明は上記のような問題点を解決する
ためになされたものであり、CPUがリード、ライトす
るためのデータバス使用とDRAMリフレッシュサイク
ルのためのデータバス使用の切り替えを、簡単なハード
ウエアで高速に行うことが可能なDRAMリフレッシュ
機能を内蔵したマイクロコンピュータを得ることを目的
とする。
【0013】
【課題を解決するための手段】この発明のマイクロコン
ピュータは、DRAMのリフレッシュサイクルの間隔を
計測する内蔵のリフレッシュタイマが所定のカウント終
了値に達すると、終了信号をマイクロシーケンサに入力
し、この信号を受けてCPUが現在実行中のマイクロ命
令列を中断し、リフレッシュサイクルの動作を開始さ
せ、リフレッシュサイクルの動作が終了するとCPUが
中断していたマイクロ命令列の実行を再開するようにし
たものである。
【0014】
【作用】この発明のマイクロコンピュータは、内蔵のリ
フレッシュタイマがCPUのマイクロシーケンサにDR
AMをリフレッシュすべき時刻を直接知らせ、命令実行
を中断させリフレッシュサイクルを実行し、リフレッシ
ュサイクル終了後、命令実行を再開するので、データバ
ス使用の調停が高速に行われる。
【0015】
【実施例】
実施例1.以下、この発明の一実施例を図に従い説明す
る。図1は、本発明のDRAMリフレッシュ機能を内蔵
したマイクロコンピュータの第一の実施例を示すブロッ
ク図である。同図において、CPU2、内部データバス
4、データバス入出力部6、外部データバス7、メモリ
サブシステム8、制御記憶14、マイクロシーケンサ15、
命令実行部16、バスインタフェース制御部17、バス要求
信号18は上述の図6のものと各々まったく同一である。
9は、DRAMリフレッシュサイクル間隔を計測するリ
フレッシュタイマである。20は、リフレッシュタイマ9
がカウント終了値に達すると発生され、CPU2のマイ
クロシーケンサ15に入力されるターミナルカウント信号
である。
【0016】図2は、図1におけるマイクロシーケンサ
15と制御記憶14の構成を示すブロック図である。図2に
おいて、30は制御記憶14のアドレスを保持するマイクロ
アドレスラッチである。31はマイクロアドレスラッチ30
にラッチされるアドレスを転送するマイクロアドレスバ
スである。32はアドレスデコーダ、メモリアレイ及び読
みだし回路等からなり、マイクロ命令を格納する部分で
あるマイクロROM部である。33は、マイクロROM部
32から出力される次に実行すべきマイクロ命令のアドレ
スを保持する、マイクロ出力ラッチである。34は、マイ
クロROM部32から出力される命令実行部16の演算器の
動作等を制御する制御コードを保持するマイクロ出力ラ
ッチである。35は命令実行部16の動作を制御する制御信
号である。36は、マイクロ出力ラッチ33から出力され、
次に実行すべきマイクロ命令が格納されたマイクロRO
M部32のアドレスを示す次アドレス信号である。37は各
CPU命令に対応するマイクロ命令列の先頭アドレスを
示す先頭アドレス信号である。38は上記先頭アドレス信
号37を保持するマイクロ先頭アドレスラッチである。39
は上記次アドレス信号36を保持するマイクロ次アドレス
ラッチである。40はリフレッシュ操作を行う別のマイク
ロ命令列の先頭アドレスを生成し保持するマイクロ特殊
アドレスラッチである。41は、マイクロ先頭アドレスラ
ッチ38、マイクロ次アドレスラッチ39、マイクロ特殊ア
ドレスラッチ40、及び後述のマイクロスタック42の内
で、いずれの内容をマイクロアドレスバス31に出力する
かを制御するシーケンサ制御部である。42は、マイクロ
次アドレスラッチ39の内容を一時退避するためのマイク
ロスタックである。
【0017】図3はマイクロ命令列の実行順序制御の例
を示したものである。同図において、50はCPU2のあ
る命令(以下命令Aと記す)に対応するマイクロ命令
列、51はCPU2の別のある命令(以下命令Bと記す)
に対応するマイクロ命令列、52はDRAMリフレッシュ
サイクルを発生するためのマイクロ命令列、53はマイク
ロ命令列51からマイクロ命令列52への遷移、54はマイク
ロ命令列52からマイクロ命令列51への復帰を、各々示し
ている。
【0018】次に、本発明の第一の実施例においてDR
AMリフレッシュサイクルを発生しない場合のCPU2
のマイクロ命令実行の手順を図1、図2、図3に従い説
明する。このとき、ターミナルカウント信号20は非アク
ティブ(無効)であり、シーケンサ制御部41はリフレッ
シュサイクル発生のないことを認識している。CPU2
は、DRAMで構成されたメモリサブシステム8または
他のメモリシステムから上記命令Aを取り込み、マイク
ロ命令列50の先頭アドレス信号37、すなわちマイクロR
OM部32中でのμ−inst10(μ−instはマイクロ命令を
示す。以下このように記す。)の格納アドレス、を生成
してマイクロ先頭アドレスラッチ38に格納する。このマ
イクロ先頭アドレスラッチ38の内容は、シーケンサ制御
部41に制御され、マイクロアドレス31、マイクロアドレ
スラッチ30を経由してマイクロROM部32に伝達され
る。
【0019】この結果、マイクロ先頭アドレスラッチ38
で指定されるマイクロROM部32のアドレスからμ−in
st10の内容およびμ−inst11の格納アドレスが読み出さ
れる。上記μ−inst10の内容はマイクロ出力ラッチ34に
保持され、さらに制御信号35となり、命令実行部16の制
御信号となる。また、同時に読み出された上記μ−inst
11の格納アドレスはマイクロ出力ラッチ33に保持され、
さらに次アドレス信号36となり、マイクロ次アドレスラ
ッチ39に転送される。
【0020】上記μ−inst10の読み出しが完了すると、
次のマイクロ命令(μ−inst11)の読み出しを開始す
る。シーケンサ制御部41は、次に処理すべきマイクロ命
令(μ−inst11)がCPU命令の一番初めのマイクロ命
令でないことを認識すると、マイクロアドレスバス31上
にマイクロ次アドレスラッチ39の内容、すなわちμ−in
st11の格納アドレスを出力させる。さらに、上記マイク
ロ次アドレスラッチ39の内容は、マイクロアドレスバス
ラッチ39で指定されるマイクロROM部32へ伝達され
る。
【0021】この結果、マイクロ次アドレスラッチ39で
指定されるマイクロROM部32のアドレスからμ−inst
11の内容及びμ−inst12のアドレスが読み出される。以
下同様の手順を繰り返すことでμ−inst12の読み出しも
行われる。
【0022】ここでシーケンサ制御部41が、μ−inst12
が命令Aに対応するマイクロ命令列の最後のマイクロ命
令であることを認識すると、次のマイクロアドレス指定
をマイクロ先頭アドレスラッチ38により実施する。この
際マイクロ先頭アドレスラッチ38の内容は、CPU2が
取り込んだ命令Bに対応するマイクロ命令列51の先頭ア
ドレスを示す先頭アドレス信号37、すなわちマイクロR
OM部32内でのμ−inst20の格納アドレスに変更され
る。このように、上記命令Aに対応するマイクロ命令列
50(μ−inst10、11、‥‥)を読み出した動作と同様
に、命令Bに対応するマイクロ命令列51(μ−inst20、
21、‥‥)の読み出し動作も実行できる。
【0023】以上が、DRAMリフレッシュサイクルを
発生しない場合における、CPU2のマイクロ命令実行
の手順である。この場合は、マイクロ特殊アドレスラッ
チ40及びマイクロスタック42は全く使用されない。
【0024】次に、本発明の第一の実施例においてDR
AMリフレッシュサイクルを必要とする場合のCPU2
のマイクロ命令実行の手順を図1、図2、図3に従い説
明する。リフレッシュタイマ9は、基準クロックに基づ
きカウントしている。これがオーバフロー(あるいはダ
ウンカウントの場合のアンダフロー)すると、DRAM
で構成されたメモリサブシステム8のリフレッシュを行
うべき時刻であり、ターミナルカウント信号20がアクテ
ィブ(有効)状態に変更され、シーケンサ制御部41はリ
フレッシュサイクル発生が必要となったことを知る。
【0025】ここで図3に示すとおり、アクティブ状態
となったターミナルカウント信号20を受けたとき、マイ
クロシーケンサ15はμ−inst22を実行中であったものと
して説明を続ける。このとき、マイクロアドレスラッチ
30にはμ−inst22の格納アドレスが保持されており、こ
のアドレスに従い、マイクロROM部32からμ−inst22
の内容及びμ−inst23の格納アドレスが読み出される。
【0026】μ−inst23の格納アドレスは、マイクロ出
力ラッチ33を経由し、次アドレス信号36としてマイクロ
次アドレスラッチ39に転送される。しかし、マイクロシ
ーケンサ15内のシーケンサ制御部41は、上記アクティブ
状態となったターミナルカウント信号20を受けると、D
RAMリフレッシュサイクルを発生しない場合とは異な
り、つまりマイクロ次アドレスラッチ39の内容をマイク
ロアドレスバス31上に出力させるのではなく、この内容
をマイクロスタック42に転送させる。さらに、シーケン
サ制御部41はマイクロ次アドレスラッチ39ではなく、マ
イクロ特殊アドレスラッチ40の内容をマイクロアドレス
バス31上に出力させる。なお、マイクロ特殊アドレスラ
ッチ40は、リフレッシュサイクルを発生するマイクロ命
令列52の先頭アドレス、すなわちμ−instR0が格納され
ているマイクロROM部32のアドレスを、常に保持して
いる。
【0027】このように、上記マイクロ特殊アドレスラ
ッチ40の内容はマイクロアドレスバス31、マイクロアド
レスラッチ30を経由してマイクロROM部32へ伝達され
る。この結果、マイクロ特殊アドレス40で指定されるマ
イクロROM部32のアドレスから、μ−instR0の内容及
びμ−instR1の格納アドレスが読み出されるので、マイ
クロ命令列51の実行は中断され、リフレッシュサイクル
発生用のマイクロ命令列52の実行が開始される。マイク
ロ命令列52の実行を開始してからのマイクロシーケンサ
15の動作は、DRAMリフレッシュサイクルが発生しな
い場合と同等であるため、マイクロスタック42は使用さ
れることがなく、μ−inst23の格納アドレスはそのまま
マイクロスタック42中に保持されている。
【0028】シーケンサ制御部41は、リフレッシュサイ
クル発生用のマイクロ命令列52の最終マイクロ命令μ−
instRiを認識すると、この次のマイクロアドレス指定で
は、マイクロスタック42の内容をマイクロアドレスバス
31上に出力させる。このため、マイクロスタック42の内
容、すなわちμ−inst23が格納されているマイクロRO
M部32のアドレスは、マイクロアドレスバス31、マイク
ロアドレスラッチ30を経由してマイクロROM部32へ伝
達される。この結果、μ−inst23の内容が読み出され、
中断されていたマイクロ命令列51の実行が再開される。
【0029】実施例2.図4は、本発明における第二の
実施例のDRAMリフレッシュ機能を内部に含むマイク
ロコンピュータと、DRAMで構成された外付けメモリ
を表すブロック図である。同図において、60はDRAM
リフレッシュサイクルの動作をハードウェア論理回路で
構成したリフレッシュ実行部、61はマイクロシーケンサ
15がリフレッシュ実行部60の動作開始を要求するリフレ
ッシュ要求信号、62はリフレッシュ実行部60の動作完了
をマイクロシーケンサ15に伝えるリフレッシュ完了信号
である。他の記号は図1と同一である。
【0030】図5は、図4におけるマイクロシーケンサ
15と制御記憶14の内部を表すブロック図である。図5に
おいて、70はシーケンサ制御部であり、図2における41
とほぼ同等の動作をするが、マイクロ先頭アドレスラッ
チ38とマイクロ次アドレスラッチ39のどちらの内容をマ
イクロアドレスバス31に出力するかを制御する点、およ
び、リフレッシュ実行部60が動作中にマイクロシーケン
サ15全体の動作を停止させる制御をする点が異なる。他
の記号は図2と同一のものである。
【0031】次に、本発明の第二の実施例について、D
RAMリフレッシュサイクルを発生しない場合のCPU
2のマイクロ命令実行の手順を説明する。この場合の動
作は、上述の第一の実施例におけるDRAMリフレッシ
ュサイクルを発生しない場合の動作と全く同一である。
【0032】続いて、本発明の第二の実施例における、
DRAMリフレッシュサイクルの発生が必要な場合のC
PU2の動作を図3、図4、図5に従い説明する。リフ
レッシュタイマ9は、基準クロックに基づきカウントし
ている。これがオーバフロー(あるいはダウンカウント
の場合のアンダフロー)すると、DRAMで構成された
メモリサブシステム8のリフレッシュを行うべき時刻で
あり、ターミナルカウント信号20がアクティブ(有効)
状態に変更され、シーケンサ制御部70はリフレッシュサ
イクル発生が必要となったことを知る。
【0033】上述の第一の実施例の説明と同様に、図3
のごとく、アクティブ状態となったターミナルカウント
信号20を受けたとき、マイクロシーケンサ15はμ−inst
22を実行中であったものとして説明を続ける。このと
き、マイクロアドレスラッチ30にはμ−inst22の格納ア
ドレスが保持されており、このアドレスに従い、マイク
ロROM部32からμ−inst22の内容及びμ−inst23の格
納アドレスが読み出される。
【0034】μ−inst23の格納アドレスは、マイクロ出
力ラッチ33を経由し、次アドレス信号36としてマイクロ
次アドレスラッチ39に転送される。しかし、マイクロシ
ーケンサ15内のシーケンサ制御部70は、上記アクティブ
状態となったターミナルカウント信号20を受けると、D
RAMリフレッシュサイクルを発生しない場合とは異な
り、マイクロシーケンサ15全体の動作を停止させ、マイ
クロ命令列51の実行を中断するとともに、リフレッシュ
要求信号61をアクティブにしリフレッシュ実行部60の動
作を開始させる。なお、マイクロ次アドレスラッチ39の
内容はマイクロアドレスバス31上には出力されず、その
ままマイクロ次アドレスラッチ39に保持される。
【0035】マイクロシーケンサ15の動作が停止してい
るため命令実行部16も停止し、従って命令実行部16は内
部データバス4を使用しない。このため、リフレッシュ
実行部60は、調停を待つことなく、DRAMリフレッシ
ュのためにバスインタフェース制御部17経由でデータバ
ス4を使用することができる。
【0036】リフレッシュサイクルの発生を終了する
と、リフレッシュ実行部60はリフレッシュ完了信号62を
アクティブにする。マイクロシーケンサ15内のシーケン
サ制御部70は、このリフレッシュ完了信号62を受け取る
と、リフレッシュ要求信号61を非アクティブにし、マイ
クロシーケンサ15全体の動作を再開させる。このときマ
イクロ次アドレスラッチ39の内容(μ−inst23のマイク
ロROM部32における格納アドレス)は、マイクロアド
レスラッチ30を経由してマイクロROM部32に伝達され
る。この結果、μ−inst23の内容が読み出され、中断さ
れていたマイクロ命令列51の実行が再開される。
【0037】
【発明の効果】以上のように、この発明によればDRA
Mリフレッシュ機能を内蔵したマイクロコンピュータの
CPUを、リフレッシュサイクルが必要なときに命令実
行を中断させ、リフレッシュサイクルが完了すると命令
実行を再開させるように構成したので、CPUのリー
ド、ライトのためのデータバス使用とDRAMリフレッ
シュサイクルのためのデータバス使用の切り替えを、調
停回路を介さずに行うため非常に高速となり、さらには
バス調停回路が不要のためハードウェアを低減できシス
テムを安価に構成できる効果がある。
【図面の簡単な説明】
【図1】本発明の第一の実施例のDRAMリフレッシュ
機能を内蔵したマイクロコンピュータの内部のブロック
図である。
【図2】本発明の第一の実施例のDRAMリフレッシュ
機能を内蔵したマイクロコンピュータのマイクロシーケ
ンサ及び制御記憶の内部構成を示すブロック図である。
【図3】本発明の第一の実施例のDRAMリフレッシュ
機能を内蔵したマイクロコンピュータのマイクロ命令列
を示す図である。
【図4】本発明の第二の実施例のDRAMリフレッシュ
機能を内蔵したマイクロコンピュータの内部のブロック
図である。
【図5】本発明の第二の実施例のDRAMリフレッシュ
機能を内蔵したマイクロコンピュータのマイクロシーケ
ンサ及び制御記憶の内部構成を示すブロック図である。
【図6】従来のDRAMリフレッシュ機能を内蔵したマ
イクロコンピュータの内部のブロック図である。
【符号の説明】
2 CPU 9 リフレッシュタイマ 14 制御記憶 15 マイクロシーケンサ 20 ターミナルカウント信号 50、51、52 マイクロ命令列 60 リフレッシュ実行部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 内部にマイクロ命令列を格納する制御記
    憶、上記マイクロ命令列を格納するアドレスを指定し実
    行順序を制御する制御手段とを有するCPUと、ダイナ
    ミックメモリのリフレッシュサイクルの間隔を指定する
    タイマを有するリフレッシュ機能とを備え、上記タイマ
    のカウント終了信号を上記制御手段に入力したことを特
    徴とするマイクロコンピュータ。
  2. 【請求項2】 請求項1記載のマイクロコンピュータに
    おいて、CPU内部の上記制御手段に入力された上記タ
    イマのカウント終了信号を受け、CPUが現在実行中の
    マイクロ命令列を中断し、リフレッシュサイクル発生の
    ための別のマイクロ命令列を実行し、このマイクロ命令
    列実行が終了すると、中断していたマイクロ命令列実行
    を再開することを特徴とするマイクロコンピュータ。
  3. 【請求項3】 請求項1記載のマイクロコンピュータに
    おいて、CPU内部の上記制御手段に入力された上記タ
    イマのカウント終了信号を受け、CPUが現在実行中の
    マイクロ命令列を中断し、リフレッシュサイクル発生の
    ためのリフレッシュ実行部を起動し、リフレッシュサイ
    クルが終了すると、中断していたマイクロ命令列実行を
    再開することを特徴とするマイクロコンピュータ。
JP5143466A 1993-06-15 1993-06-15 マイクロコンピュータ Pending JPH0714382A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5143466A JPH0714382A (ja) 1993-06-15 1993-06-15 マイクロコンピュータ
US08/248,793 US5487157A (en) 1993-06-15 1994-05-25 Microprogrammed microcomputer with high-speed interrupt for DRAM refresh

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5143466A JPH0714382A (ja) 1993-06-15 1993-06-15 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH0714382A true JPH0714382A (ja) 1995-01-17

Family

ID=15339365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5143466A Pending JPH0714382A (ja) 1993-06-15 1993-06-15 マイクロコンピュータ

Country Status (2)

Country Link
US (1) US5487157A (ja)
JP (1) JPH0714382A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6293149B1 (en) 1997-02-21 2001-09-25 Matsushita Electric Works, Ltd. Acceleration sensor element and method of its manufacture

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389497B1 (en) 1999-01-22 2002-05-14 Analog Devices, Inc. DRAM refresh monitoring and cycle accurate distributed bus arbitration in a multi-processing environment
GB2381887B (en) * 2001-11-08 2003-10-08 3Com Corp Dual purpose interface using refresh cycle
US7231511B2 (en) * 2001-12-20 2007-06-12 Intel Corporation Microinstruction pointer stack including speculative pointers for out-of-order execution
US7619944B2 (en) * 2007-01-05 2009-11-17 Innovative Silicon Isi Sa Method and apparatus for variable memory cell refresh
US20080164149A1 (en) * 2007-01-05 2008-07-10 Artz Matthew R Rapid gel electrophoresis system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379400A (en) * 1992-08-07 1995-01-03 International Business Machines Corp. Method and system for determining memory refresh rate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6293149B1 (en) 1997-02-21 2001-09-25 Matsushita Electric Works, Ltd. Acceleration sensor element and method of its manufacture

Also Published As

Publication number Publication date
US5487157A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
US4270167A (en) Apparatus and method for cooperative and concurrent coprocessing of digital information
JPH02187810A (ja) 低電力モードを有するデジタル計算システム
JPH09190406A (ja) 直接メモリアクセス制御装置及びこれを用いた伝送システム
JPH0496163A (ja) Dmaコントローラ
US5659760A (en) Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information
JP2000047974A (ja) バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム
JPS6131485B2 (ja)
JPH10133714A (ja) 集積回路装置
JPH0714382A (ja) マイクロコンピュータ
JP2001195242A (ja) データ処理システム
JPH0789346B2 (ja) Dmaコントローラ
JP4174835B2 (ja) マイクロコントローラ
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JPS60263395A (ja) マイクロ・プロセツサ
JPH0635716A (ja) マイクロプロセッサ
JPH0876876A (ja) マイクロプロセッサのクロック供給制御回路
JPH10207812A (ja) 入出力装置
JP2001117862A (ja) マイクロコンピュータ
JPS63155254A (ja) 情報処理装置
JPS62212759A (ja) メモリアクセス装置
JPS6221130B2 (ja)
JPH05204831A (ja) マイクロプロセッサ及びそれを使用したダイレクトメモリアクセス機能を有するマイクロコンピュータシステム
JPH10228418A (ja) メモリ制御装置及びメモリ制御方法
JPH03127162A (ja) Cpuの共有メモリのアクセス方法
JPS6065366A (ja) バスサイクルスチ−ル機能を有するプロセツサユニツト