JPH07143452A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】細かい文字等のように輪郭のはっきりした複雑
なパターンの画像でも、解像度を低下させず、先鋭感を
落とさずに縦方向に拡大して表示させる。 【構成】１フレーム分の画像データを記憶するフレーム
メモリ12と、このフレームメモリ12に記憶される１フレ
ーム分の画像データから連続する２ライン分を順次読出
し、読出した２ライン分の画像データを１ライン分ずつ
それぞれに定数倍する乗算器14，15と、上記乗算器から
出力されるそれぞれ定数倍された２ライン分の画像デー
タを加算して１ラインの画像データを得る加算器16と、
上記フレームメモリ12から読出した２ライン分の画像デ
ータを比較し、一定以上の差があると判断した際には２
ライン分の画像データの一方のみをそのまま乗算を停止
させて上記乗算器14，15から上記加算器へ出力させる比
較回路21とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データをこの画像
データとはアスペクト比の異なる表示画面に表示させる
ための画像処理装置に関する。

【０００２】

【従来の技術】一般的なＮＴＳＣ方式のテレビ受信機の
表示画面はそのアスペクト比が３：４であり、一方、所
謂シネマサイズとも称される表示画面はそのアスペクト
比が９：１６である。したがって、シネマサイズの表示
画像全部をそのままＮＴＳＣ方式の表示画面に表示させ
ようとすると、図８（ａ）で図中にハッチングで示す如
く、表示画面の上下に表示には利用されない無駄な領域
が生じることとなるばかりか、表示される画像も画面の
大きさに比べて小さくなってしまうという不具合があっ
た。

【０００３】そこで、図８（ｂ）に示すように表示画像
を縦方向にのみ拡大することで、表示画面を有効に利用
して画像を大きく表示することが考えられる。これは例
えば、図８（ａ）に示す如く表示画面の走査線がＬ1 〜
Ｌ240 の２４０本あり、そのうちの上下各３０本（Ｌ1
〜Ｌ30，Ｌ211 〜Ｌ240 ）を実際には表示に使用せず、
中央側のＬ31〜Ｌ210 の１８０本分の走査線で画像を表
示していたものとすると、この表示画像を縦方向に４／
３に拡大して走査線２４０本分の画像データＸ1 〜Ｘ24
0 を作成し、図８（ｂ）に示すように画面全部を使って
表示するようになるものである。この場合、画像は縦方
向にのみ拡大されるため、元の画像に比して縦長に表示
されることとなる。そのため、画像は一見不自然な表示
となるが、特に文字等を表示する場合には画面を有効に
利用して大きく見やすい画像を得ることができるもので
ある。

【０００４】図９は上記のように拡大した画像データを
生成する場合の処理方法を例示するものである。同図に
示す如く元の画像の３ライン分から略均一に拡大した４
ライン分の画像データを生成するべく、順次隣接する２
ライン分の画像データを１ライン分ずつそれぞれに定数
倍（×０，×１／４，×１／２，×３／４，×１）し、
この定数倍された２ライン分の画像データを加算して補
間処理を施した新たな１ラインの画像データを得るよう
にしている。

【０００５】図１０はこのような処理を行なうための回
路構成を示すもので、与えられたアナログの画像信号は
Ａ／Ｄ変換器11にて順次デジタル値にデータ変換された
後に１フレーム単位でフレームメモリ12に記憶されてい
く。このフレームメモリ12に記憶された画像データは、
１ライン単位で順次読出され、ラインメモリ13及び乗算
器14に送られる。ラインメモリ13は、送られてきた１ラ
イン分の画像データを１回分だけ遅延保持して乗算器15
へ出力する、つまり１ライン前の画像データを出力す
る。

【０００６】しかして、乗算器14，15はそれぞれ図示し
ないコントローラから送られてくる乗数ｋ1 ，ｋ2 （０
≦ｋ1 ≦１、０≦ｋ2 ≦１、ｋ1 ＋ｋ2 ＝１）によって
隣接する２ライン分の画像データに対する乗算を行な
い、その積を共に加算器16へ出力する。加算器16は、乗
算器14，15から送られてくる乗算が施された及び２ライ
ン分の画像データを加算することで上記図９（２）で示
したような新たな１ラインの画像データを生成し、次段
の図示しない表示部へ出力するものである。

【０００７】

【発明が解決しようとする課題】しかしながら上記のよ
うな拡大処理によると、順次隣接する２ライン分の画像
データを用いて補間することにより新たな１ライン分の
画像データを生成するため、細かい文字等のように輪郭
のはっきりした、隣接する２ラインの画像が全く相関を
持たないような複雑な画像パターンを表示する場合に、
解像度が低下し、輪郭が「ぼやけた」感じで先鋭感のな
い表示となってしまうことになるという不具合を生じ
る。

【０００８】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、細かい文字等のよ
うに輪郭のはっきりした複雑なパターンの画像であって
も、解像度を低下させず、先鋭感を落とさずに縦方向に
拡大して表示させることが可能な画像処理装置を提供す
ることにある。

【０００９】

【課題を解決するための手段】すなわち本発明は、 （１） １フレーム分の画像データを記憶するフレーム
メモリと、このフレームメモリに記憶される１フレーム
分の画像データから連続する２ライン分を順次読出し、
読出した２ライン分の画像データを１ライン分ずつそれ
ぞれに定数倍する乗算器と、この乗算器における乗数と
なる定数値を決定する乗算制御手段と、上記乗算器から
出力されるそれぞれ定数倍された２ライン分の画像デー
タを加算して１ラインの画像データを得る加算器と、上
記フレームメモリから読出した２ライン分の画像データ
を比較し、一定以上の差があると判断した際には上記乗
算制御手段による定数値の決定を停止させ、２ライン分
の画像データの一方のみをそのまま上記乗算器から上記
加算器へ出力させる比較回路とを備えるようにしたもの
である。 （２）１フレーム分の画像データを記憶するフレームメ
モリと、このフレームメモリに記憶される１フレーム分
の画像データから連続する２ライン分を順次読出し、読
出した２ライン（フレーム中での読出し順序の先のライ
ンを前ライン、後のラインを現ラインと称する）分の画
像データを用い、前ラインの画像データ中から選択位置
を循環的に移動させながら特定画素間隔で画素データを
選択し、現ラインの画素データと組合わせて１ライン分
の画像データを生成するマルチプレクサと、このマルチ
プレクサにおける前ラインの特定画素間隔での画素選択
位置を循環的に移動させる選択位置制御手段とを備える
ようにしたものである。

【００１０】

【作用】上記（１）項のような構成とすることにより、
隣接する元の２ラインの画像データに相関がなく、輪郭
に該当する部分である場合にはこれを検知し、補間処理
による新たな１ライン分の画像データの生成を一時的に
停止させて２ライン分の画像データの一方のみをそのま
ま出力させるため、輪郭のはっきりした部分は補間処理
を行なわず、その結果解像度を低下させずに画像を縦方
向に拡大して表示させることが可能となる。

【００１１】また、上記（２）項の構成とすることによ
り、順次位置を移動させながら特定画素間隔毎に前ライ
ンと同一の画素データを出力することで、補間データを
作成することなく縦方向に拡大した画像データを出力さ
せることができ、解像度を低下させず、先鋭感を落とさ
ずに縦方向の拡大表示が可能となる。

【００１２】

【実施例】［第１実施例］以下図面を参照して本発明の
第１実施例を説明する。図１はその回路構成を示すもの
で、基本的には上記図１０に示したものと同様であるの
で、同一部分には同一符号を付してその説明は省略す
る。

【００１３】そして、フレームメモリ12から読出された
１ライン分の画像データＬ1 は乗算器14及び比較回路21
へ、またラインメモリ13で遅延保持された１ライン分の
画像データＬ2 は乗算器15及び比較回路21へそれぞれ送
られる。

【００１４】比較回路21では、フレームメモリ12から直
接送られてくる画像データＬ1 とラインメモリ13から送
られてくる遅延された画像データＬ2 とを比較し、その
差が予め設定された値より大きいか否かを判断するもの
で、大きいと判断した場合には上記乗算器14，15に対し
て乗算停止信号ｓを送出し、上記乗数ｋ1 ，ｋ2 のいず
れか一方を“１”、他方を“０”に強制的に設定して、
乗算器14，15のいずれか一方に入力された画像データの
みをそのまま加算器16へ出力させる。したがって、加算
器16では乗算器14，15のいずれか一方から送られてきた
画像データをそのまま次段の図示しない表示部へ出力す
ることとなる。

【００１５】続いて上記比較回路21の具体構成について
例示する。図２（１）は比較回路21を演算回路（減算
器）を用いて構成した場合を示すものである。例えば各
１ライン分の画像データＬ1 ，Ｌ2 を構成する個々の画
素データが４ビット、１６階調であるとすると、比較回
路21では画像データＬ1 と画像データＬ2 の対応する
（同列位置にある）個々の画素データＡ1 〜Ａ4 ，Ｂ1
〜Ｂ4 どうしを減算し、その差の絶対値が予め設定され
た値、例えば６を越えるか否か判断する。そして、６を
越えると判断した場合には、その乗算器14，15への乗算
停止信号ｓを画像データ１ライン分に相当する時間だけ
“１”レベルとするものである。

【００１６】また、図２（２）は比較回路21をテーブル
ルックアップ形式のＲＯＭで構成した場合を示すもので
ある。上記と同様に画像データＬ1 ，Ｌ2 を構成する個
々の画素データを４ビットとすると、比較回路21では画
像データＬ1 と画像データＬ2 の対応する（同列位置に
ある）個々の画素データＡ1 〜Ａ4 ，Ｂ1 〜Ｂ4 をそれ
ぞれ下位アドレス及び上位アドレスとして使用し、アド
レス指定されたデータを読出して乗算停止信号ｓとして
出力する。

【００１７】この場合、比較回路21を構成するＲＯＭに
は、図３に示すようなテーブルを予め記憶させておくも
のとする。乗算停止信号ｓとして読出されるデータが
“１”となるのは、図示する如く上位アドレス（Ａ）の
値と下位アドレス（Ｂ）の値との差の絶対値が６以上と
なる場合であり、上記図２（１）と同様の乗算停止信号
ｓを得ることができるものであるが、演算処理を施すこ
となく、単なるアドレス指定のみで直接乗算停止信号ｓ
を得ることができるので、より迅速な処理が可能とな
る。なお、上記のように上位アドレス及び下位アドレス
を共に４ビットとした場合、２５６ビットのＲＯＭ容量
で比較回路21を実現することができる。

【００１８】上記のような構成とすることにより、画像
データＬ1 と画像データＬ2 とが大きく異なる場合に
は、比較回路21から出力される乗算停止信号ｓに基づい
て上記乗数ｋ1 ，ｋ2 のいずれか一方を“１”、他方を
“０”に強制的に設定する。その結果、乗算器14，15の
いずれか一方に入力された画像データのみがそのまま加
算器16を介して次段の表示部へ出力されることなるの
で、補間処理による解像度の低下等を生じず、画像がぼ
やけてしまうことなしに縦方向に拡大した画像を得、こ
れを表示させることができるようになる。

【００１９】［第２実施例］以下図面を参照して本発明
の第２実施例を説明する。図４はその回路構成を示すも
ので、画像データの流れは基本的に上記図１０に示した
ものと同様であるので、同一部分には同一符号を付して
その説明は省略する。

【００２０】そして、フレームメモリ12から直接読出さ
れた１ライン分の画像データＬ1 とラインメモリ13で遅
延保持された１ライン分の画像データＬ2 は共にマルチ
プレクサ31へ送られる。

【００２１】このマルチプレクサ31は、マルチプレクサ
32の出力を選択制御信号ＳＥＬとして、この選択制御信
号ＳＥＬに従って後述する規則に則り、画像データＬ1
，Ｌ2 中から適宜画素データを選択して１ライン分の
画像データを生成するもので、生成した画像データをそ
のまま次段の図示しない表示部へ出力する。

【００２２】マルチプレクサ32は、カウンタ33から直接
あるいはノア回路35、インバータ36及びナンド回路37か
らそれぞれ入力される信号Ａ〜Ｄと、カウンタ34から入
力されるライン選択のための信号Ｓ1 ，Ｓ2 によりＱ端
子より選択制御信号ＳＥＬを生成し、上記マルチプレク
サ31へ供給する。

【００２３】すなわち、カウンタ33は水平同期クロック
φH を１ライン当たりの画素数に分割するための画素ク
ロックφS をカウントする４進カウンタで構成されるも
ので、その下位桁側のＱ1 端子からの出力がノア回路35
及びナンド回路37へ入力される一方、上位側のＱ2 端子
からの出力が直接信号Ａとしてマルチプレクサ32へ、そ
してノア回路35、インバータ36及びナンド回路37へそれ
ぞれ入力される。

【００２４】また上記カウンタ34は、水平同期クロック
φH をカウントする４進カウンタで構成されるもので、
その下位桁側のＱ1 端子からの出力がマルチプレクサ32
の端子Ｓ1 へ、その上位側のＱ2 端子からの出力がマル
チプレクサ32の端子Ｓ2 へ入力される。つまり、４ライ
ンを１サイクルとするカウント値がマルチプレクサ32へ
入力される。

【００２５】上記のような構成にあって、マルチプレク
サ31が実際に出力する画像データの画素配列状態を図５
に示す。同図は例えば液晶表示パネルにおける画素配列
状態を示すもので、Ｘ1 ，Ｘ2 ，…は走査電極、Ｙ2 ，
Ｙ2 ，…は信号電極を表わし、図中のＨ_i ^j は元の画像
データ中のｉ行ｊ列（Ｘｉ，Ｙｊ）位置にある画素デー
タを示す。すなわち、ここでは上記図８（ａ）に示した
如く表示画面の２４０本の走査線を用いて、元の３１本
目から２１０本目までの１８０本分の走査線の画像を縦
方向に４／３に拡大して走査線２４０本分の画像データ
を作成して表示するものとする。図中、破線で囲んだ２
つの画素はそれぞれ同じ画素データを繰り返し表示する
ことを示す。

【００２６】そこで、例えば新たな拡大処理を施した画
像においては、第１本目の走査線位置Ｘ1 で元の画像の
３１本目の走査線の画像をそのまま表示させる一方、第
２本目の走査線位置Ｘ2 では、第１番目の信号電極Ｙ1
を始めとして第５番目の信号電極Ｙ5 、第９番目の信号
電極Ｙ9 、…というように信号電極４本目毎に対応する
画素で前の走査線位置（３１本目の走査線）での画素デ
ータＨ₃₁ ¹ ，Ｈ₃₁ ⁵ ，…を繰返し表示させ、残る信号電
極に対応する画素では次の走査線位置（３２本目の走査
線）での画素データＨ₃₂ ² ，Ｈ₃₂ ³ ，…を表示させる。

【００２７】続く第３本目の走査線位置Ｘ3 では、第２
番目の信号電極Ｙ2 を始めとして第６番目の信号電極Ｙ
6 、第１０番目の信号電極Ｙ10、…というように信号電
極４本目毎に対応する画素でやはり前の走査線位置（３
２本目の走査線）での画素データＨ₃₂ ² ，Ｈ₃₂ ⁶ ，…を
繰返し表示させ、残る信号電極に対応する画素では前の
走査線位置での画素データに続く次の走査線位置（３３
本目の走査線）での画素データを表示させる。

【００２８】このように、特定画素間隔、例えば４本目
毎に、選択位置を循環的に移動させながら前の走査線位
置での画素データを次の走査線位置の当該画素でも繰返
し表示させ、それ以外の画素では前の走査線位置での画
素データに続く次の走査線位置の画素データを表示させ
ることにより、全体として画像を縦方向に４／３倍に拡
大して表示させることができるものである。

【００２９】図６及び図７はこのような画素配列での画
像データを作成するための上記図４の回路における各信
号波形を一部時間的に重複して示すものである。図６
(1) （図７(1) ）（以下、図６(n) と記した場合は図７
(n) も併せて意味するものとし、文中ではその記述を省
略する）に示す垂直同期クロックφV に対応して図６
(2) に示す如く水平同期クロックφH （図中に各走査線
のタイミングをＴ1 〜Ｔ240 で示す）が出力されると
き、その第３１番目（Ｔ31）から第２１０番目（Ｔ210
）の水平同期クロックφH に同期して第Ｎフィールド
の画像データＤＩが図６(3) に示すようにＡ／Ｄ変換器
11からフレームメモリ12に書込まれる。

【００３０】ここでフレームメモリ12は、２フレーム分
の画像データを書込み可能な記憶容量を有するもので、
この第ＮフィールドのＴ31〜Ｔ210 のタイミングで上記
入力された画像データを書込む一方、Ｔ1 〜Ｔ240 のタ
イミングで１つ前の第Ｎ−１フィールドに入力されて書
込まれている画像データＬ1 を順次図６(4) に示すよう
に読出し、ラインメモリ13及びマルチプレクサ31へ送出
する。このとき画像データＬ1 としては、３本毎のライ
ン中、その先頭のライン分の画像データ、例えばＨ
₃₁ ^j ，Ｈ₃₄ ^j ，Ｈ₃₇ ^j ，…を繰返し送出する。

【００３１】ラインメモリ13はこの画像データＬ1 をそ
のまま１Ｈ（Ｈ：水平帰線期間）だけ遅延させて図６
(5) に示すように画像データＬ2 とし、やはりマルチプ
レクサ31へ送出する。

【００３２】マルチプレクサ31では、カウンタ33から入
力される選択制御信号ＳＥＬに従って画像データＬ1 と
画像データＬ2 とを後述する規則で画素毎に選択して出
力する。

【００３３】すなわち、図６(6) は上記図６(2) で示し
た水平同期クロックφH を時間的に拡大したものであ
り、この水平同期クロックφH がカウンタ34で４進カウ
ントされる。この水平同期クロックφH を画像データ１
ライン分の画素数で分周するようにして、図６(7) に示
すような画素クロックφS がカウンタ33に与えられ、４
進カウントされる。この画素クロックφS の立上がりに
同期して図６(8) に示すように画像データＬ1 が画素単
位でマルチプレクサ31に供給され、同じくラインメモリ
13で１Ｈ遅延された画像データＬ2 が図６(9) に示すよ
うに画素単位でマルチプレクサ31に供給される。図６
(8) 、図６(9) における上下２段の数字は、元の画像デ
ータ中のｉ行ｊ列（Ｘｉ，Ｙｊ）位置にある画素データ
を表わす上記Ｈ_i ^j の記述のＨを省略したものである。

【００３４】しかして、画素クロックφS をカウントす
る上記カウンタ33がその上位側のＱ2 端子、下位側のＱ
1 端子からカウント値を出力することで、マルチプレク
サ32への信号Ａ〜Ｄは図６(10)〜図６(13)に示すような
波形となる。

【００３５】これらの信号Ａ〜Ｄに対応し、水平同期ク
ロックφH をカウントするカウンタ33がその上位側のＱ
2 端子、下位側のＱ1 端子からカウント値を出力するこ
とで、マルチプレクサ32へのライン選択用の信号Ｓ1 ，
Ｓ2 とする。

【００３６】したがってマルチプレクサ32では、これら
カウンタ33からの信号Ａ〜Ｄとカウンタ34からの信号Ｓ
1 ，Ｓ2 とにより、図６(14)に示すように４Ｈ周期で１
Ｈ毎に変化する選択制御信号ＳＥＬを生成し、マルチプ
レクサ31へ与える。

【００３７】マルチプレクサ31は、この選択制御信号Ｓ
ＥＬが“１”となっている間は遅延された画像データＬ
2 を、信号ＳＥＬが“０”となっている間は画像データ
Ｌ1を選択するため、その選択出力は図６(15)に示すよ
うになる。

【００３８】このようにした結果、上記図５に示した如
く特定画素間隔、例えば４本目毎に、選択位置を循環的
に移動させながら前の走査線位置での画素データを次の
走査線位置の当該画素でも繰返し表示させ、それ以外の
画素では前の走査線位置での画素データに続く次の走査
線位置の画素データを表示させることにより、全体とし
て元の画像を縦方向に４／３倍に拡大した表示を実現で
きるものである。

【００３９】このような拡大表示によれば、画像の補間
処理を一切行なっていないために解像度の低下等を生じ
ず、画像がぼやけてしまうことなしに縦方向に拡大した
画像を得、これを表示させることができるようになる。

【００４０】なお、上記第１及び第２実施例のいずれに
おいても、画像データをフレーム単位で記憶するフレー
ムメモリ12を用いたが、ラインメモリ13を複数ライン分
設けることでも同様の動作を実現できる。

【００４１】また、走査線（電極）数を２４０本として
フィールド内処理による動作を例示したが、これに限ら
ず、インターレースによる走査線数４８０本のもの、あ
るいはノンインターレースによる走査線数４８０本のフ
レーム間処理のものにおいても、同様の効果を得ること
ができるのは容易に推察できる。

【００４２】

【発明の効果】以上詳記した如く本発明によれば、細か
い文字等のように輪郭のはっきりした複雑なパターンの
画像であっても、解像度を低下させず、先鋭感を落とさ
ずに縦方向に拡大して表示させることが可能な画像処理
装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る回路構成を示すブロ
ック図。

【図２】図１の比較回路の具体構成を例示するブロック
図。

【図３】図２（２）のＲＯＭ内のテーブル構成例を示す
図。

【図４】本発明の第２実施例に係る回路構成を示すブロ
ック図。

【図５】同実施例に係る画素単位での画像データの拡大
状態を例示する図。

【図６】同実施例に係る各信号波形を示すタイミングチ
ャート。

【図７】同実施例に係る各信号波形を示すタイミングチ
ャート。

【図８】画像をアスペクト比が異なる画面に表示する場
合の拡大の概念を示す図。

【図９】画像の縦方向の拡大表示の概念を示す図。

【図１０】図９のような拡大表示を行なうための一般的
な画像処理装置の回路構成を示す図。

【符号の説明】 11…Ａ／Ｄ変換器、12…フレームメモリ、13…ラインメ
モリ、14，15…乗算器、16…加算器、21，22…比較回
路、31，32…マルチプレクサ、33，34…４進カウンタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １フレーム分の画像データを記憶する画
   像記憶手段と、 この画像記憶手段に記憶される１フレーム分の画像デー
   タから連続する２ライン分を順次読出す読出手段と、 この読出手段で読出した２ライン分の画像データを１ラ
   イン分ずつそれぞれに定数倍する乗算手段と、 この乗算手段における乗数となる定数値を決定する乗算
   制御手段と、 上記乗算手段から出力されるそれぞれ定数倍された２ラ
   イン分の画像データを加算して１ラインの画像データを
   得る加算手段と、 上記読出手段で読出した２ライン分の画像データを比較
   し、一定以上の差があると判断した際には上記乗算制御
   手段による定数値の決定を停止させ、２ライン分の画像
   データの一方のみをそのまま上記乗算手段から上記加算
   手段へ出力させる比較手段とを具備したことを特徴とす
   る画像処理装置。
2. 【請求項２】 １フレーム分の画像データを記憶する画
   像記憶手段と、 この画像記憶手段に記憶される１フレーム分の画像デー
   タから連続する２ライン分を順次読出す読出手段と、 この読出手段で読出した２ライン（フレーム中での読出
   し順序の先のラインを前ライン、後のラインを現ライン
   と称する）分の画像データを用い、前ラインの画像デー
   タ中から選択位置を循環的に移動させながら特定画素間
   隔で画素データを選択し、現ラインの画素データと組合
   わせて１ライン分の画像データを生成する選択生成手段
   と、 この選択生成手段における前ラインの特定画素間隔での
   画素選択位置を循環的に移動させる選択位置制御手段と
   を具備したことを特徴とする画像処理装置。