JPH07143143A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH07143143A JPH07143143A JP5159884A JP15988493A JPH07143143A JP H07143143 A JPH07143143 A JP H07143143A JP 5159884 A JP5159884 A JP 5159884A JP 15988493 A JP15988493 A JP 15988493A JP H07143143 A JPH07143143 A JP H07143143A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- communication
- interrupt
- processing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵによるソフトウエア処理を伴うことな
く、処理すべきのフレームであるか否かを判定可能と
し、ＣＰＵの負担を軽減する。 【構成】 通信制御部１４に複数の受信チャネルＲＸＤ
Ａ１及びＲＸＤＡ２を設ける。ＲＸＤＡ１を構成するア
ドレス分離部３０によって分離されたアドレスは、トー
クンを示す基準アドレス１００と比較され、比較が成立
した場合に割り込み処理部３８によって割り込みが要求
される。受信チャネルＲＸＤＡ２を構成するアドレス分
離部３４によって分離されたアドレスは自局の局番を示
す基準アドレス１１０と比較され、比較が成立した場合
に同様に割り込みが要求される。ＣＰＵ２４は、割り込
みが要求された場合にメインルーチン処理部４４による
メインルーチンの処理から割り込み処理部４６による割
り込み処理へと移行する。
く、処理すべきのフレームであるか否かを判定可能と
し、ＣＰＵの負担を軽減する。 【構成】 通信制御部１４に複数の受信チャネルＲＸＤ
Ａ１及びＲＸＤＡ２を設ける。ＲＸＤＡ１を構成するア
ドレス分離部３０によって分離されたアドレスは、トー
クンを示す基準アドレス１００と比較され、比較が成立
した場合に割り込み処理部３８によって割り込みが要求
される。受信チャネルＲＸＤＡ２を構成するアドレス分
離部３４によって分離されたアドレスは自局の局番を示
す基準アドレス１１０と比較され、比較が成立した場合
に同様に割り込みが要求される。ＣＰＵ２４は、割り込
みが要求された場合にメインルーチン処理部４４による
メインルーチンの処理から割り込み処理部４６による割
り込み処理へと移行する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばプログラマブル
コントローラ間の通信等に用いられる通信装置に関す
る。
コントローラ間の通信等に用いられる通信装置に関す
る。
【０００２】
【従来の技術】複数の通信装置（局）から構成されるネ
ットワークにおいて送信に係るデータの通信媒体上での
衝突を防止する技術としては、例えばトークンによる制
御がある。図５には、このような制御を用いたシステム
の一例構成が示されており、図６にはこのシステムにお
けるトークン及びデータのフレームフォーマットが示さ
れている。
ットワークにおいて送信に係るデータの通信媒体上での
衝突を防止する技術としては、例えばトークンによる制
御がある。図５には、このような制御を用いたシステム
の一例構成が示されており、図６にはこのシステムにお
けるトークン及びデータのフレームフォーマットが示さ
れている。
【０００３】図５に示されるシステムでは、それぞれ局
番１２、１３、１４…が付与された複数の局１０が、通
信回線１２に接続されている。各局１０は、通信回線１
２を介し他の局から自局宛のトークンを受信した場合に
データの送信権を獲得する。データの送信権を獲得した
局１０は、通信回線１２を介してデータの送信を行った
後に、次の局１０宛てのトークンを通信回線１２を介し
て送信する。このように、トークンを各局１０の間で巡
回させることにより送信権の取得、委譲を行い、通信回
線１２上でのデータの衝突を防止している。各局１０の
間で送信するデータに係るフレームは、通常、ＬＬＣ
（Logical Link Control）データフレームと呼ばれ、ト
ークン等媒体（通信回線１２）の管理に関するフレーム
はＭＡＣ（Media Access Contorol ）フレームと呼ばれ
る。
番１２、１３、１４…が付与された複数の局１０が、通
信回線１２に接続されている。各局１０は、通信回線１
２を介し他の局から自局宛のトークンを受信した場合に
データの送信権を獲得する。データの送信権を獲得した
局１０は、通信回線１２を介してデータの送信を行った
後に、次の局１０宛てのトークンを通信回線１２を介し
て送信する。このように、トークンを各局１０の間で巡
回させることにより送信権の取得、委譲を行い、通信回
線１２上でのデータの衝突を防止している。各局１０の
間で送信するデータに係るフレームは、通常、ＬＬＣ
（Logical Link Control）データフレームと呼ばれ、ト
ークン等媒体（通信回線１２）の管理に関するフレーム
はＭＡＣ（Media Access Contorol ）フレームと呼ばれ
る。
【０００４】例えば、局番１２を有する局１０は、図５
においてで示されるフレームを受信した場合に、トー
クンを獲得する。図６に示されるように、トークンに係
るフレームは、ハイレベルデータリンク（High Level D
ata Link Control）手順に係るフラグ（各１バイト）を
その先頭及び末尾に有しており、更に、トークンを示す
コード（ＥＸＨ（：Ｘは任意））、宛て先の局の局番、
送信した局の局番及びＣＲＣＣ（Cyclic Redundancy Ch
eck Code）（各１バイト）を含んでいる。局番１２の局
１０が受信した図５のフレームは局番１１から局番１
２宛に送信されたトークンに係るフレームであるので、
局番１２の局１０がトークンを獲得する。トークンを獲
得した局番１２の局１０は、図５に示されるように、
データの送信を行う。データに係るフレームは、図６に
示されるように、ＨＤＬＣ手順に係るフラグを先頭及び
末尾に有しており、更に宛て先の局の局番、送信した局
の局番、データ及びＣＲＣＣを含んでいる。局番１２の
局１０は、図５に示されるようにデータの送信を行っ
た後、図５に示されるトークンに係るフレームを送信
し、局番１３の局１０にデータの送信権を委譲する。ト
ークンを獲得した局番１３の局１０は、図５に示され
るようにデータの送信を行った上で、図５に示される
ように次の局、すなわち局番１４の局１０にトークンを
送信する。
においてで示されるフレームを受信した場合に、トー
クンを獲得する。図６に示されるように、トークンに係
るフレームは、ハイレベルデータリンク（High Level D
ata Link Control）手順に係るフラグ（各１バイト）を
その先頭及び末尾に有しており、更に、トークンを示す
コード（ＥＸＨ（：Ｘは任意））、宛て先の局の局番、
送信した局の局番及びＣＲＣＣ（Cyclic Redundancy Ch
eck Code）（各１バイト）を含んでいる。局番１２の局
１０が受信した図５のフレームは局番１１から局番１
２宛に送信されたトークンに係るフレームであるので、
局番１２の局１０がトークンを獲得する。トークンを獲
得した局番１２の局１０は、図５に示されるように、
データの送信を行う。データに係るフレームは、図６に
示されるように、ＨＤＬＣ手順に係るフラグを先頭及び
末尾に有しており、更に宛て先の局の局番、送信した局
の局番、データ及びＣＲＣＣを含んでいる。局番１２の
局１０は、図５に示されるようにデータの送信を行っ
た後、図５に示されるトークンに係るフレームを送信
し、局番１３の局１０にデータの送信権を委譲する。ト
ークンを獲得した局番１３の局１０は、図５に示され
るようにデータの送信を行った上で、図５に示される
ように次の局、すなわち局番１４の局１０にトークンを
送信する。
【０００５】各局１０は、このようなトークンによる制
御を実現すべく、通信回線１２を介して受信したトーク
ン又はデータに係るフレームが、自局宛のものであるか
否かを判定する機能を有している。例えば、特開平３−
４４２３６号公報に示されているように、自局宛か否か
の判定をソフトウエア処理で実行する。
御を実現すべく、通信回線１２を介して受信したトーク
ン又はデータに係るフレームが、自局宛のものであるか
否かを判定する機能を有している。例えば、特開平３−
４４２３６号公報に示されているように、自局宛か否か
の判定をソフトウエア処理で実行する。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来技術においては、各局を構成する
処理手段（ＣＰＵ）への割り込みが頻繁となり、処理手
段のスループットが低下するという問題点があった。す
なわち、通信回線を介して送信されたフレームは、各局
の単一受信チャネルによって受信され、この受信に応じ
ＣＰＵ等の処理手段に割り込みが要求される。割り込み
要求があると、ＣＰＵは、受信したフレームの所定位置
（例えば図６の例では２バイト目）のアドレス領域をソ
フトウエア的にチェックし、このアドレス領域に格納さ
れている情報が自局の局番又はトークンに付加されてい
る特殊なアドレス（ＥＸＨ）と一致した場合にのみ、当
該データ又はトークンに係る処理を実行する。このアド
レス領域に格納されている情報が自局の局番又はトーク
ンに係る特殊なアドレスと一致しない場合には、処理手
段は、受信動作を中止するかあるいは受信したデータを
破棄する。
うな構成を有する従来技術においては、各局を構成する
処理手段（ＣＰＵ）への割り込みが頻繁となり、処理手
段のスループットが低下するという問題点があった。す
なわち、通信回線を介して送信されたフレームは、各局
の単一受信チャネルによって受信され、この受信に応じ
ＣＰＵ等の処理手段に割り込みが要求される。割り込み
要求があると、ＣＰＵは、受信したフレームの所定位置
（例えば図６の例では２バイト目）のアドレス領域をソ
フトウエア的にチェックし、このアドレス領域に格納さ
れている情報が自局の局番又はトークンに付加されてい
る特殊なアドレス（ＥＸＨ）と一致した場合にのみ、当
該データ又はトークンに係る処理を実行する。このアド
レス領域に格納されている情報が自局の局番又はトーク
ンに係る特殊なアドレスと一致しない場合には、処理手
段は、受信動作を中止するかあるいは受信したデータを
破棄する。
【０００７】このように、従来においては、他局宛のデ
ータまたはトークンに係るフレームであっても処理を中
断し局番のチェックをする必要があるため、パフォーマ
ンスの著しい低下が生じていた。
ータまたはトークンに係るフレームであっても処理を中
断し局番のチェックをする必要があるため、パフォーマ
ンスの著しい低下が生じていた。
【０００８】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、受信したトークン
又はデータに係るフレームが他局宛のものである場合に
は処理手段に対する割り込み要求を発しないようにする
ことにより、処理手段の負荷を低減し、装置の処理能力
を向上させることを目的とする。
とを課題としてなされたものであり、受信したトークン
又はデータに係るフレームが他局宛のものである場合に
は処理手段に対する割り込み要求を発しないようにする
ことにより、処理手段の負荷を低減し、装置の処理能力
を向上させることを目的とする。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明の通信装置は、通信に係る処理を実行
する処理手段と、データを含むＬＬＣデータフレーム及
びトークン等のＭＡＣフレームを受信し、処理手段に割
り込み処理を要求する割り込み手段と、を備え、ＬＬＣ
データフレームを通信媒体を介して送受信する一方で、
ＭＡＣフレームを送受信することにより通信媒体上での
データ送信の衝突を防止する通信装置において、割り込
み手段が、それぞれ通信媒体に接続され通信媒体上のフ
レームを受信する第１及び第２の通信チャネルと、第１
の通信チャネルによって受信されたフレームが自己宛の
ＬＬＣデータフレームであることを検出する手段と、第
２の通信チャネルによって受信されたフレームがＭＡＣ
フレームであることを検出する手段と、第１または第２
の通信チャネルによって自己宛であることが検出された
場合に、処理手段に割り込み処理を要求する手段と、を
備えることを特徴とする。
るために、本発明の通信装置は、通信に係る処理を実行
する処理手段と、データを含むＬＬＣデータフレーム及
びトークン等のＭＡＣフレームを受信し、処理手段に割
り込み処理を要求する割り込み手段と、を備え、ＬＬＣ
データフレームを通信媒体を介して送受信する一方で、
ＭＡＣフレームを送受信することにより通信媒体上での
データ送信の衝突を防止する通信装置において、割り込
み手段が、それぞれ通信媒体に接続され通信媒体上のフ
レームを受信する第１及び第２の通信チャネルと、第１
の通信チャネルによって受信されたフレームが自己宛の
ＬＬＣデータフレームであることを検出する手段と、第
２の通信チャネルによって受信されたフレームがＭＡＣ
フレームであることを検出する手段と、第１または第２
の通信チャネルによって自己宛であることが検出された
場合に、処理手段に割り込み処理を要求する手段と、を
備えることを特徴とする。
【００１０】
【作用】本発明の通信装置においては、通信媒体から受
信したフレームが所定の条件を満たす場合にのみ、処理
手段に対して割り込み処理が要求される。この条件と
は、通信媒体から受信したフレームが自己宛のＬＬＣデ
ータフレーム又はＭＡＣフレームであることである。す
なわち、受信したフレームが自己宛のＬＬＣデータフレ
ームであるかあるいはＭＡＣフレームである場合にのみ
処理手段に対して割り込み処理が要求される。ここに、
このような処理が可能となるのは、通信チャネルとして
第１及び第２の通信チャネルが設けられ、かつ、割り込
みが必要か否かが各通信チャネル毎に判定されるからで
ある。すなわち、アドレス等に基づき、割り込み可否
が、各通信チャネル毎に判定されるため、自局による処
理が不要なフレームによって処理手段に割り込みが要求
されることがなくなり、装置全体の処理能力が向上する
こととなる。
信したフレームが所定の条件を満たす場合にのみ、処理
手段に対して割り込み処理が要求される。この条件と
は、通信媒体から受信したフレームが自己宛のＬＬＣデ
ータフレーム又はＭＡＣフレームであることである。す
なわち、受信したフレームが自己宛のＬＬＣデータフレ
ームであるかあるいはＭＡＣフレームである場合にのみ
処理手段に対して割り込み処理が要求される。ここに、
このような処理が可能となるのは、通信チャネルとして
第１及び第２の通信チャネルが設けられ、かつ、割り込
みが必要か否かが各通信チャネル毎に判定されるからで
ある。すなわち、アドレス等に基づき、割り込み可否
が、各通信チャネル毎に判定されるため、自局による処
理が不要なフレームによって処理手段に割り込みが要求
されることがなくなり、装置全体の処理能力が向上する
こととなる。
【００１１】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。
基づき説明する。
【００１２】図１には、本発明の一実施例に係る通信用
ＬＳＩを通信制御部１４として搭載した通信装置１６の
構成が示されている。
ＬＳＩを通信制御部１４として搭載した通信装置１６の
構成が示されている。
【００１３】この図に示される通信装置１６は、図５に
示される各局１０として使用されるものであり、通信回
線１８に接続されている。通信装置１６は、変復調部２
０、通信制御部１４、データ格納部２２、ＣＰＵ２４、
ＲＯＭ２６及びアプリケーション処理部へのデータ受け
渡し領域２８から構成されている。変復調部２０は、受
信時には、通信回線１８から入力した信号を復調し、こ
れを通信制御部１４に供給する。通信制御部１４は、変
復調部２０によって復調されたトークン又はデータに係
るフレームのアドレス検出を行い、所定の場合にＣＰＵ
２４に対して割り込みを要求する。ＣＰＵは、この要求
に応じて処理を中断し、変復調部２０を介して受信され
たデータをデータ格納部２２上に格納する。ＲＯＭ２６
はＣＰＵ２４の動作プログラムを格納する記憶手段であ
り、アプリケーション処理部へのデータ受け渡し領域２
８は、アプリケーション処理部、例えばプログラマブル
コントローラの処理部に受信データを受け渡すための記
憶領域である。ＣＰＵ２４は、データ格納部２２上に格
納されている受信データに所定の処理を施した上でアプ
リケーション処理部へのデータ受け渡し領域２８に書き
込む。
示される各局１０として使用されるものであり、通信回
線１８に接続されている。通信装置１６は、変復調部２
０、通信制御部１４、データ格納部２２、ＣＰＵ２４、
ＲＯＭ２６及びアプリケーション処理部へのデータ受け
渡し領域２８から構成されている。変復調部２０は、受
信時には、通信回線１８から入力した信号を復調し、こ
れを通信制御部１４に供給する。通信制御部１４は、変
復調部２０によって復調されたトークン又はデータに係
るフレームのアドレス検出を行い、所定の場合にＣＰＵ
２４に対して割り込みを要求する。ＣＰＵは、この要求
に応じて処理を中断し、変復調部２０を介して受信され
たデータをデータ格納部２２上に格納する。ＲＯＭ２６
はＣＰＵ２４の動作プログラムを格納する記憶手段であ
り、アプリケーション処理部へのデータ受け渡し領域２
８は、アプリケーション処理部、例えばプログラマブル
コントローラの処理部に受信データを受け渡すための記
憶領域である。ＣＰＵ２４は、データ格納部２２上に格
納されている受信データに所定の処理を施した上でアプ
リケーション処理部へのデータ受け渡し領域２８に書き
込む。
【００１４】図２には、この実施例における通信制御部
１４及びＣＰＵ２４の構成が示されている。
１４及びＣＰＵ２４の構成が示されている。
【００１５】この図に示されるように、通信制御部１４
は、２個の受信チャネルＲＸＤＡ１及びＲＸＤＡ２を備
えている。受信チャネルＲＸＤＡ１及びＲＸＤＡ２は、
いずれも変復調部２０を介して通信回線１８に接続され
ている。受信チャネルＲＸＤＡ１は、アドレス分離部３
０及びアドレス比較部３２から構成されており、受信チ
ャネルＲＸＤＡ２はアドレス分離部３４及びアドレス比
較３６から構成されている。通信制御部１４は、さら
に、割り込み処理部３８を有している。
は、２個の受信チャネルＲＸＤＡ１及びＲＸＤＡ２を備
えている。受信チャネルＲＸＤＡ１及びＲＸＤＡ２は、
いずれも変復調部２０を介して通信回線１８に接続され
ている。受信チャネルＲＸＤＡ１は、アドレス分離部３
０及びアドレス比較部３２から構成されており、受信チ
ャネルＲＸＤＡ２はアドレス分離部３４及びアドレス比
較３６から構成されている。通信制御部１４は、さら
に、割り込み処理部３８を有している。
【００１６】図３及び図４には、それぞれ、この実施例
における通信制御部１４及びＣＰＵ２４の動作の流れが
示されている。図３に示されるように、アドレス分離部
３０及び３４は、それぞれ、変復調部２０によって復調
されたフレームのアドレス領域、例えば図６のフレーム
構成では２バイト目を抽出する（２０２，３０２）。ア
ドレス比較部３２及び３６はそれぞれ、対応するアドレ
ス分離部３０又は３４によって分離されたアドレスを基
準アドレス１００又は１１０と比較する（２０４，３０
４）。基準アドレス１００又は１１０としては、ステッ
プ２０２又は３０２に先立ち、ＣＰＵ２４の基準アドレ
ス設定部４０によって所定のアドレスが設定されている
（２００，３００）。すなわち、受信チャネルＲＸＤＡ
１に係る基準アドレス１００としてはトークンに係るＥ
ＸＨが設定されており、受信チャネルＲＸＤＡ２にかか
る基準アドレス１１０としては自局の局番が設定されて
いる。従って、ステップ２０４の処理により、変復調部
２０によって復調された情報がトークンであることが検
出され、ステップ３０４の処理により自局宛のデータで
あることが検出される。続くステップ２０６又は３０６
においては、割り込み処理部３８によってＣＰＵ２４に
対し割り込みが要求される。
における通信制御部１４及びＣＰＵ２４の動作の流れが
示されている。図３に示されるように、アドレス分離部
３０及び３４は、それぞれ、変復調部２０によって復調
されたフレームのアドレス領域、例えば図６のフレーム
構成では２バイト目を抽出する（２０２，３０２）。ア
ドレス比較部３２及び３６はそれぞれ、対応するアドレ
ス分離部３０又は３４によって分離されたアドレスを基
準アドレス１００又は１１０と比較する（２０４，３０
４）。基準アドレス１００又は１１０としては、ステッ
プ２０２又は３０２に先立ち、ＣＰＵ２４の基準アドレ
ス設定部４０によって所定のアドレスが設定されている
（２００，３００）。すなわち、受信チャネルＲＸＤＡ
１に係る基準アドレス１００としてはトークンに係るＥ
ＸＨが設定されており、受信チャネルＲＸＤＡ２にかか
る基準アドレス１１０としては自局の局番が設定されて
いる。従って、ステップ２０４の処理により、変復調部
２０によって復調された情報がトークンであることが検
出され、ステップ３０４の処理により自局宛のデータで
あることが検出される。続くステップ２０６又は３０６
においては、割り込み処理部３８によってＣＰＵ２４に
対し割り込みが要求される。
【００１７】ＣＰＵ２４は、この割り込み要求に応じ、
メインルーチンにかかる処理を中断して割り込み処理を
開始する。すなわち、割り込み処理部３８から割り込み
が要求されるとＣＰＵ２４の割り込み制御部４２はメイ
ンルーチン処理部４４から割り込み処理部４６に処理を
移行させる。
メインルーチンにかかる処理を中断して割り込み処理を
開始する。すなわち、割り込み処理部３８から割り込み
が要求されるとＣＰＵ２４の割り込み制御部４２はメイ
ンルーチン処理部４４から割り込み処理部４６に処理を
移行させる。
【００１８】具体的には、ＣＰＵ２４は割り込み発生以
前は図４に示されるメインルーチンを実行している。す
なわち、アプリケーション領域とのデータ交換（４０
０）、アプリケーション領域からのコマンドの解析（４
０２）、アプリケーション領域ヘのレスポンスの発送
（４０４）及び受信データの解析及び処理（４０６）を
実行している。通信制御部１４の割り込み処理部３８か
ら割り込みが要求されると、割り込み制御部４２の動作
によって、メインルーチンの処理が中断され、割り込み
処理部４６に係る処理、すなわち図４において５００〜
５０４で示される割り込み処理が実行される。ステップ
５０４においては、ＣＰＵ２４によって、データ格納部
２２から受信データが読み込まれ、ステップ５０２にお
いては、受信完了処理及び次回受信のための準備が実行
され、ステップ５０４において割り込み処理が終了し、
メインルーチンに戻る。
前は図４に示されるメインルーチンを実行している。す
なわち、アプリケーション領域とのデータ交換（４０
０）、アプリケーション領域からのコマンドの解析（４
０２）、アプリケーション領域ヘのレスポンスの発送
（４０４）及び受信データの解析及び処理（４０６）を
実行している。通信制御部１４の割り込み処理部３８か
ら割り込みが要求されると、割り込み制御部４２の動作
によって、メインルーチンの処理が中断され、割り込み
処理部４６に係る処理、すなわち図４において５００〜
５０４で示される割り込み処理が実行される。ステップ
５０４においては、ＣＰＵ２４によって、データ格納部
２２から受信データが読み込まれ、ステップ５０２にお
いては、受信完了処理及び次回受信のための準備が実行
され、ステップ５０４において割り込み処理が終了し、
メインルーチンに戻る。
【００１９】このように、本実施例においては、受信チ
ャネルＲＸＤＡ１及びＲＸＤＡ２という複数のチャネル
を使用してトークン及びデータに係るフレームのアドレ
スサーチを実行するようにしたため、自局宛であるか否
か等の判定処理をＣＰＵ２４がソフトウエア的に実行す
る必要がなくなり、割り込み頻度の低減及び割り込み処
理内容の簡素化によるテーブル参照方式によりＣＰＵ２
４の負担軽減、ひいては装置全体の処理能力の向上とい
う効果が得られる。さらに、これら受信チャネルＲＸＤ
Ａ１及びＲＸＤＡ２はハードウエア化（専用化）でき
る。加えて、トークンにより割り込みをデータによる割
り込みに優先して処理する、というように、優先度を付
すこともできる。
ャネルＲＸＤＡ１及びＲＸＤＡ２という複数のチャネル
を使用してトークン及びデータに係るフレームのアドレ
スサーチを実行するようにしたため、自局宛であるか否
か等の判定処理をＣＰＵ２４がソフトウエア的に実行す
る必要がなくなり、割り込み頻度の低減及び割り込み処
理内容の簡素化によるテーブル参照方式によりＣＰＵ２
４の負担軽減、ひいては装置全体の処理能力の向上とい
う効果が得られる。さらに、これら受信チャネルＲＸＤ
Ａ１及びＲＸＤＡ２はハードウエア化（専用化）でき
る。加えて、トークンにより割り込みをデータによる割
り込みに優先して処理する、というように、優先度を付
すこともできる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
通信媒体上のフレームを受信する通信チャネルとして第
１及び第２の通信チャネルを用いるとともに、各チャネ
ル毎にアドレスサーチを実行するようにしたため、処理
手段（ＣＰＵ等）の負担を軽減することができ、装置の
処理性能を向上させることができる。
通信媒体上のフレームを受信する通信チャネルとして第
１及び第２の通信チャネルを用いるとともに、各チャネ
ル毎にアドレスサーチを実行するようにしたため、処理
手段（ＣＰＵ等）の負担を軽減することができ、装置の
処理性能を向上させることができる。
【図１】本発明の一実施例に係る通信装置の構成を示す
ブロック図である。
ブロック図である。
【図２】この実施例における通信制御部及びＣＰＵの構
成を示すブロック図である。
成を示すブロック図である。
【図３】この実施例における通信制御部の動作の流れを
示すフローチャートである。
示すフローチャートである。
【図４】この実施例におけるＣＰＵの動作の流れを示す
フローチャートである。
フローチャートである。
【図５】トークンによる制御を伴うシステムの一例構成
を示す図である。
を示す図である。
【図６】トークン及びデータのフレームフォーマットの
一例を示す図である。
一例を示す図である。
１４ 通信制御部 １６ 通信装置 １８ 通信回線 ２０ 変復調部 ２２ データ格納部 ２４ ＣＰＵ ２６ ＲＯＭ ２８ アプリケーション処理部へのデータ受け渡し領域 ３０，３４ アドレス分離部 ３２，３６ アドレス比較部 ３８，４６ 割り込み処理部 ４０ 基準アドレス設定部 ４２ 割り込み制御部 ４４ メインルーチン処理部 １００，１１０ 基準アドレス ＲＸＤＡ１，ＲＸＤＡ２ 受信チャネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊東 栄 大阪市阿倍野区長池町22番22号 シャープ 株式会社内 (72)発明者 岡村 直樹 大阪市阿倍野区長池町22番22号 シャープ 株式会社内
Claims (1)
- 【請求項１】 通信に係る処理を実行する処理手段と、
データを含むＬＬＣデータフレーム及びトークン等のＭ
ＡＣフレームを受信し、処理手段に割り込み処理を要求
する割り込み手段と、を備え、ＬＬＣデータフレームを
通信媒体を介して送受信する一方で、ＭＡＣフレームを
送受信することにより通信媒体上でのデータ送信の衝突
を防止する通信装置において、 割り込み手段が、 それぞれ通信媒体に接続され通信媒体上のフレームを受
信する第１及び第２の通信チャネルと、 第１の通信チャネルによって受信されたフレームが自己
宛のＬＬＣデータフレームであることを検出する手段
と、 第２の通信チャネルによって受信されたフレームがＭＡ
Ｃフレームであることを検出する手段と、 第１又は第２の通信チャネルによって自己宛であること
が検出された場合に、処理手段に割り込み処理を要求す
る手段と、 を備えることを特徴とする通信装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15988493A JP3168102B2 (ja) | 1993-06-30 | 1993-06-30 | 通信装置 |
| EP94304604A EP0632627B1 (en) | 1993-06-30 | 1994-06-24 | Communication device |
| DE69427053T DE69427053T2 (de) | 1993-06-30 | 1994-06-24 | Kommunikationseinrichtung |
| AU65993/94A AU665492B2 (en) | 1993-06-30 | 1994-06-27 | Communication device |
| KR1019940015387A KR0131996B1 (ko) | 1993-06-30 | 1994-06-30 | 통신 장치 |
| US08/544,211 US5724029A (en) | 1993-06-30 | 1995-10-17 | Communication interconnection device with processing interrupt based on token address |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15988493A JP3168102B2 (ja) | 1993-06-30 | 1993-06-30 | 通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07143143A true JPH07143143A (ja) | 1995-06-02 |
| JP3168102B2 JP3168102B2 (ja) | 2001-05-21 |
Family
ID=15703296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15988493A Expired - Fee Related JP3168102B2 (ja) | 1993-06-30 | 1993-06-30 | 通信装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5724029A (ja) |
| EP (1) | EP0632627B1 (ja) |
| JP (1) | JP3168102B2 (ja) |
| KR (1) | KR0131996B1 (ja) |
| AU (1) | AU665492B2 (ja) |
| DE (1) | DE69427053T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440444B1 (ko) * | 2001-11-06 | 2004-07-15 | 에스케이 텔레콤주식회사 | 차세대 이동통신 시스템 기지국 내에서의 보드간 통신 방법 |
| JP4369467B2 (ja) * | 2006-12-12 | 2009-11-18 | 富士通株式会社 | データ中継装置、ストレージ装置、およびデータ中継方法 |
| US11186211B2 (en) | 2018-02-09 | 2021-11-30 | Autonetworks Technologies, Ltd. | Armrest |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441162A (en) | 1981-04-22 | 1984-04-03 | Pitney Bowes Inc. | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium |
| GB8606217D0 (en) * | 1986-03-13 | 1986-04-16 | Univ Strathclyde | Local area network priority control system |
| NL8702394A (nl) * | 1987-10-08 | 1989-05-01 | Philips Nv | Interface voor een verbindingsnetwerk tussen afzonderlijke stations enerzijds en een voor het berichtenverkeer tussen deze stations gebruikt fysiek medium anderzijds. |
| US4937815A (en) * | 1988-11-21 | 1990-06-26 | Systech Corporation | Interrupt prioritization system and method for a demand shared bus |
| JP2885834B2 (ja) * | 1989-07-12 | 1999-04-26 | フクダ電子株式会社 | 通信システム及び通信制御方式 |
| JPH0344236A (ja) | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | Ｌａｎ端末 |
| JPH03127104A (ja) * | 1989-10-13 | 1991-05-30 | Hitachi Ltd | プログラマブルコントローラのデータリンク装置 |
| JPH04108238A (ja) * | 1990-08-28 | 1992-04-09 | Matsushita Electric Works Ltd | ネットワークの端末での衝突制御方式 |
| JP2530060B2 (ja) * | 1991-01-17 | 1996-09-04 | 株式会社東芝 | 通信制御装置 |
| US5175732A (en) * | 1991-02-15 | 1992-12-29 | Standard Microsystems Corp. | Method and apparatus for controlling data communication operations within stations of a local-area network |
| US5276681A (en) * | 1992-06-25 | 1994-01-04 | Starlight Networks | Process for fair and prioritized access to limited output buffers in a multi-port switch |
-
1993
- 1993-06-30 JP JP15988493A patent/JP3168102B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-24 DE DE69427053T patent/DE69427053T2/de not_active Expired - Fee Related
- 1994-06-24 EP EP94304604A patent/EP0632627B1/en not_active Expired - Lifetime
- 1994-06-27 AU AU65993/94A patent/AU665492B2/en not_active Ceased
- 1994-06-30 KR KR1019940015387A patent/KR0131996B1/ko not_active IP Right Cessation
-
1995
- 1995-10-17 US US08/544,211 patent/US5724029A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU6599394A (en) | 1995-01-12 |
| DE69427053D1 (de) | 2001-05-17 |
| US5724029A (en) | 1998-03-03 |
| KR950002281A (ko) | 1995-01-04 |
| DE69427053T2 (de) | 2001-11-15 |
| EP0632627B1 (en) | 2001-04-11 |
| AU665492B2 (en) | 1996-01-04 |
| EP0632627A2 (en) | 1995-01-04 |
| JP3168102B2 (ja) | 2001-05-21 |
| EP0632627A3 (ja) | 1995-01-25 |
| KR0131996B1 (ko) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5866448A (ja) | パケット交換における誤り検出方式 | |
| JPH05160815A (ja) | 連送方式における誤り回復処理方法 | |
| JPH07143143A (ja) | 通信装置 | |
| CN115695576B (zh) | 一种兼容tsn帧抢占协议的数据帧转换方法及装置 | |
| US7231574B2 (en) | Hardware mechanism for receiving frames from a link | |
| JPS5986940A (ja) | マルチドロツプ方式の情報伝送方式 | |
| JP2001067299A (ja) | インタフェース制御装置及び計算機システム | |
| US20090129355A1 (en) | Apparatus of transmitting packets of wireless local network and method for using the same | |
| JP3670372B2 (ja) | データ転送装置 | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JPH05347650A (ja) | データ受信方式および通信制御装置 | |
| JPH06350611A (ja) | 通信処理方式 | |
| JPH04127738A (ja) | ネットワークシステムと同報通信応答制御方法 | |
| JP2601914B2 (ja) | データ伝送装置 | |
| JPH05324545A (ja) | バス制御装置 | |
| JP2929832B2 (ja) | 統計的パケット多重方式 | |
| JPH02224446A (ja) | 通信制御装置 | |
| JPH087728B2 (ja) | アドレス判別装置 | |
| JPH05252207A (ja) | データ転送方式 | |
| JPH05160836A (ja) | ローカルエリアネットワークの折返し試験方式 | |
| JPS63308445A (ja) | 通信プロトコル制御装置 | |
| JPH05336123A (ja) | ネットワーク管理パケット受信方法 | |
| JPS61228749A (ja) | 同報通信方式における誤り制御方式 | |
| JPH1028127A (ja) | ネットワークアクセス方法及びそれを適用した通信ネットワークシステム | |
| JPH05175998A (ja) | 統計的多重方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |