JPH07142661A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH07142661A
JPH07142661A JP30755893A JP30755893A JPH07142661A JP H07142661 A JPH07142661 A JP H07142661A JP 30755893 A JP30755893 A JP 30755893A JP 30755893 A JP30755893 A JP 30755893A JP H07142661 A JPH07142661 A JP H07142661A
Authority
JP
Japan
Prior art keywords
lead
inner leads
tip
inner lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30755893A
Other languages
English (en)
Other versions
JP3028173B2 (ja
Inventor
Kazuhiko Umeda
和彦 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP30755893A priority Critical patent/JP3028173B2/ja
Publication of JPH07142661A publication Critical patent/JPH07142661A/ja
Application granted granted Critical
Publication of JP3028173B2 publication Critical patent/JP3028173B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 インナーリード先端の抜きバリによってイン
ナーリード先端付近がヒートブロック9上面から持ち上
げられ、インナーリード3のボンディング領域が充分に
加熱されずにボンディング不良となることを防止する。 【構成】 隣接する前記インナーリードの先端が相互に
連結されるように形状加工を行う工程と、前記インナー
リード先端にコイニング加工を施す工程と、メッキ工程
または焼鈍工程またはテーピング工程の少なくともいず
れか一つの工程を経由した後、前記インナーリードの連
結状態を解放する工程と、前記インナーリード先端を押
し潰す工程を有するリードフレームの製造方法。

Description

【発明の詳細な説明】
【0001】
【産業状の利用分野】本願発明は、半導体装置の組立に
用いられるリードフレームの製造方法に関し、さらに詳
しくは、良好なワイヤボンディング性を備えたリードフ
レームの製造方法に関するものである。
【0002】
【従来の技術】例えば通常のICは、リードフレーム1
のダイパッド4に、半導体素子を固着し、この半導体素
子のボンディングパッドとリードフレーム1のインナー
リード3とを金線あるいはアルミニウム線のボンディン
グワイヤ8によって結線し、更にこれらを樹脂で封止す
ることにより製造されている。
【0003】ここで用いられるリードフレーム1は、図
3に示すように、半導体素子を搭載するためのダイパッ
ド4と、先端が該ダイパッド4をとり囲むように延在せ
しめられたインナーリード3と、該インナーリード3と
ほぼ直交する方向に延びこれらインナーリード3を一体
的に支持するタイバー3と、該タイバー3の外側に前記
各インナーリード3に接続するように配設せしめられた
アウターリード2とダイパッド4を支持するサポートバ
ー6とから構成されている。
【0004】ところで、半導体装置の高密度化および高
集積化に伴い、リードピン数は増加するものの、パッケ
ージは従来通りかもしくは小型化の傾向にあり、同一面
積内においてインナーリード3の本数が増加すれば、当
然ながらインナーリード3の幅および隣接するインナー
リード3との間隔は狭くなり、このため、搬送中の外力
や熱履歴によって、インナーリード3の変形およびその
変形によるインナーリード間の短絡を生じることがあ
る。
【0005】このような問題を解決するため、インナー
リード側縁部のみの打ち抜きを行い、インナーリード先
端の加工を加工を残すことによって、隣接するインナー
リード3が相互に連結されるように形状加工を行い、こ
の状態でインナーリード先端に貴金属メッキを行った
り、ボンディングエリアを避けるようにポリイミド樹脂
からなる絶縁性テープで連結固定したり、焼鈍を行った
りする方法が提案されている。
【0006】インナーリード先端が相互に連結された状
態まで形状加工を行い、その後焼鈍工程、メッキ工程、
テーピング工程の順に加工を行い、最後にインナーリー
ド連結状態の開放を行う方法が最良とされていた。
【0007】
【発明が解決しようとする課題】しかしながら、インナ
ーリード先端の連結状態を開放する手段としては、プレ
ス加工が簡便な方法として採用されており、プレス加工
によればインナーリード先端に抜きバリが発生する。
【0008】所定の加工を終えたリードフレーム1は、
半導体装置の組立工程へと送られ、インナーリード先端
と半導体チップをボンディングワイヤ8によって電気的
に接続されるが、ここで図4に示すように、インナーリ
ード先端の抜きバリによってインナーリード先端付近が
ヒートブロック9上面から持ち上げられ、インナーリー
ド3のボンディング領域が充分に加熱されずにボンディ
ング不良となることがあった。
【0009】
【課題を解決するための手段】本願発明は上記実状に鑑
みてなされたもので、スタンピング法によって形状加工
するリードフレーム1の製造方法において、隣接する前
記インナーリード3の先端が相互に連結されるように形
状加工を行う工程と、前記インナーリード先端にコイニ
ング加工を施す工程と、前記インナーリード3の連結状
態を解放する工程と、前記インナーリード先端を押し潰
す工程とからなるリードフレーム1の製造方法および、
これにより製造されるリードフレームを提供するもので
ある。
【0010】
【作用】本願発明によれば、インナーリード先端の連結
状態を開放する際に発生する抜きバリを押しつぶすこと
によって、ワイヤボンディング時にインナーリード先端
とヒートブロック9との間に生じる隙間をなくし、よっ
てインナーリード3のボンディング領域を確実にヒート
ブロック9と当接させることが可能となり、ボンディン
グ不良の発生を防止することができる。
【0011】
【実施例】図面を参照しながら本願発明の実施例につい
て詳細に説明する。
【0012】図1は本願発明によって製造されたリード
フレーム1のインナーリード先端部の詳細図で、ワイヤ
ボンディング工程におけるインナーリード3とヒートブ
ロック9の当接状態を示すものである。
【0013】図2は本願発明に係るリードフレーム1の
製造方法の一実施例を示すもので、特にインナーリード
先端部の状態が各々の工程によって変化していく過程を
示すものである。
【0014】鉄ニッケル合金や銅合金を所要幅にスリッ
トしたリードフレーム用素材が、順送り金型装置にセッ
トされ、その両端に所定間隔でパイロット孔が打ち抜か
れた後、アウターリード2、タイバー3、サポートバー
6、インナーリード側面、ダイパッド端面などリードフ
レーム1を構成する個々の部位が打ち抜かれていく。
【0015】ここでインナーリード3については、その
側縁部だけが打ち抜かれ、かつ先端部の加工を行わない
ことによって、隣接するインナーリード3が相互に連結
された状態となり、その状態で先端にワイヤボンディン
グに必要な有効平坦幅を確保するためのコイニングが施
され、形状加工工程を完了する。
【0016】図2では、半導体チップを搭載するための
ダイパッド4(図示せず)の側縁部も順送り金型内で形
状加工しているため、インナーリード先端は、インナー
リード3とほぼ直交する方向に延びる連結バー7によっ
て、相互に連結されることとなっているが、これに限定
されるものではなく、ダイパッド側縁部の形状加工を行
うことなく、つまりインナーリード先端に位置するリー
ドフレーム1の中央部分が完全に未加工の状態であって
も、結果的にインナーリード先端が相互に連結されてい
る状態であれば、発明の実施に何等支障を来すものでは
ない。
【0017】その後、リードフレーム全面やインナーリ
ード先端、ダイパッド表面など所望の領域に適宜選択さ
れた金属メッキが施され、さらに半導体装置組立工程の
搬送中にインナーリード3が変形しないよう、インナー
リード相互間を固定するポリイミド等の絶縁性テープ
が、インナーリード3のほぼ中央に貼着される。
【0018】なお、図面ではメッキ工程およびテーピン
グ工程のみ開示したが、形状加工工程の後で、リードフ
レーム1の内部に滞留する残留応力を除去し位置精度を
向上させるための熱処理工程を経由することを妨げるも
のではなく、さらにメッキ工程やテーピング工程を必須
要件とするものでもない。
【0019】テーピング工程を完了した後、インナーリ
ード先端の連結状態を解放するためには金型装置が用い
られ、連結バー7に沿ってインナーリード3と直交する
ように連結バー7が抜き落とされるが、ここでインナー
リード先端面の表面側には抜きダレが、また裏面側には
抜きバリが発生し、前述したようにワイヤボンディング
工程において、この抜きバリがインナーリード先端をヒ
ートブロック9表面から持ち上げることにより、当接面
積を減少させボンディング不良を引き起こしている。
【0020】本願発明では、連結状態を解放するための
金型装置内またはこれと独立して、インナーリード3の
最先端部を押し潰すためのダイセットを準備しており、
ワイヤボンディングに支障のないインナーリード最先端
部を押し潰すことによって、裏面に発生した抜きバリを
押し潰している。
【0021】
【発明の効果】以上説明したように本願発明によれば、
インナーリード先端の抜きバリが押し潰され、インナー
リード裏面に突出部が存在しないことによって、ワイヤ
ボンディング工程において、インナーリード先端とヒー
トブロック9の当接面積が広がり、インナーリード3に
対するヒートブロック9の加熱効果が減衰することなく
伝導されるため、ボンディング不良が低減され、また半
導体装置の信頼性も向上する。
【0022】
【図面の簡単な説明】
【図1】本願発明に係るリードフレームを用いたワイヤ
ボンディングの状態を示す。
【図2】本願発明の一実施例を示すリードフレームの製
造工程を示す。
【図3】リードフレームの一般的形状を示す。
【図4】従来製法によるリードフレームを用いたワイヤ
ボンディングの状態を示す。
【符号の説明】
1 リードフレーム 2 アウターリード 3 タイバー 4 インナーリード 5 ダイパッド 6 サポートバー 7 連結バー 8 ボンディングワイヤ 9 ヒートブロック

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子搭載用のダイパッドを取り囲
    むように放射状に配置された複数のインナーリードと、
    当該インナーリードから延在するアウターリードとを具
    備し、スタンピング法によって形状加工するリードフレ
    ームの製造方法において、隣接する前記インナーリード
    の先端が相互に連結されるように形状加工を行う工程
    と、前記インナーリード先端にコイニング加工を施す工
    程と、前記インナーリードの連結状態を解放する工程
    と、前記インナーリード先端を押し潰す工程を有するこ
    とを特徴とするリードフレームの製造方法。
  2. 【請求項2】 隣接する前記インナーリードの先端が相
    互に連結されるように形状加工を行う工程と、前記イン
    ナーリード先端にコイニング加工を施す工程と、メッキ
    工程または焼鈍工程またはテーピング工程の少なくとも
    いずれか一つの工程を経由した後、前記インナーリード
    の連結状態を解放する工程と、前記インナーリード先端
    を押し潰す工程を有することを特徴とする請求項第1項
    記載のリードフレームの製造方法。
  3. 【請求項3】 少なくともインナーリードの先端部分が
    スタンピング法により成形されるリードフレームにおい
    て、当該インナーリード表面側のワイヤボンディング領
    域よりも先端部に段差が設けられるとともに、インナー
    リード裏面に突出部が存在しないことを特徴とするリー
    ドフレーム。
JP30755893A 1993-11-12 1993-11-12 リードフレームおよびその製造方法 Expired - Lifetime JP3028173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30755893A JP3028173B2 (ja) 1993-11-12 1993-11-12 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30755893A JP3028173B2 (ja) 1993-11-12 1993-11-12 リードフレームおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH07142661A true JPH07142661A (ja) 1995-06-02
JP3028173B2 JP3028173B2 (ja) 2000-04-04

Family

ID=17970538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30755893A Expired - Lifetime JP3028173B2 (ja) 1993-11-12 1993-11-12 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3028173B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034337A (ko) 2015-09-18 2017-03-28 에스아이아이 세미컨덕터 가부시키가이샤 반도체 장치, 리드 프레임 및 리드 프레임의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034337A (ko) 2015-09-18 2017-03-28 에스아이아이 세미컨덕터 가부시키가이샤 반도체 장치, 리드 프레임 및 리드 프레임의 제조 방법

Also Published As

Publication number Publication date
JP3028173B2 (ja) 2000-04-04

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
US5747779A (en) Method of fusing and programming fuse frame
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP3028173B2 (ja) リードフレームおよびその製造方法
JP2955043B2 (ja) 半導体装置用リードフレームの製造方法
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JPH0783086B2 (ja) リードフレームの製造方法
JPH0821654B2 (ja) リードフレームの製造方法
JPH0444255A (ja) リードフレームの製造方法
JP2504860B2 (ja) リ―ドフレ―ムの製造方法
JP2501047B2 (ja) リ―ドフレ―ムの製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2501046B2 (ja) リ―ドフレ―ムの製造方法
JPH0750764B2 (ja) リードフレームの製造方法
JP2557732B2 (ja) リードフレームおよびその製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH0837264A (ja) リ−ドフレームの製造方法
JPH06310644A (ja) リードフレームおよびその製造方法
JPH0821657B2 (ja) リードフレームの製造方法
JPH0425053A (ja) リードフレームの製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JPH04280439A (ja) 半導体装置およびその製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20130204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 14

EXPY Cancellation because of completion of term