JPH0713905A - 記憶装置システム及びその制御方法 - Google Patents

記憶装置システム及びその制御方法

Info

Publication number
JPH0713905A
JPH0713905A JP5151786A JP15178693A JPH0713905A JP H0713905 A JPH0713905 A JP H0713905A JP 5151786 A JP5151786 A JP 5151786A JP 15178693 A JP15178693 A JP 15178693A JP H0713905 A JPH0713905 A JP H0713905A
Authority
JP
Japan
Prior art keywords
data transfer
processing
storage device
delay time
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5151786A
Other languages
English (en)
Inventor
Kenji Yamakami
憲司 山神
Haruaki Watanabe
治明 渡辺
Shizuo Yokohata
静生 横畑
Katsunori Nakamura
勝憲 中村
Yoshiro Shirayanagi
芳朗 白柳
Akira Yamamoto
山本　　彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5151786A priority Critical patent/JPH0713905A/ja
Priority to US08/262,904 priority patent/US5561825A/en
Publication of JPH0713905A publication Critical patent/JPH0713905A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Abstract

(57)【要約】 【目的】 記憶装置システム内の制御装置と処理装置と
を接続するデータ転送路の長さの許容範囲の拡大に伴っ
て生じる、性能の低下、制御上の不具合等を低減した記
憶装置システムを提供する。 【構成】 制御装置１１０と処理装置１２０の間で、デ
ータ転送を行う際に生ずる遅延時間を、デ−タ転送路遅
延時間測定記憶機能ａにより、データ転送経路ごとに計
測し、共有メモリ１４０上のデ−タ転送路遅延時間テ−
ブル１４１に記憶する。一方、遅延時間対応制御機能ａ
は、デ−タ転送路遅延時間テ−ブル１４１を参照し、こ
の記憶されているデータ転送遅延時間にしたがって、処
理装置１２０から受け付けた入出力要求に対する制御を
変更する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、計算機システム等に用
いられる記憶装置システムに係り、特に、処理装置と接
続可能距離が大きいケーブルを介して接続された記憶装
置システムに関する。
【０００２】
【従来の技術】計算機システム等における処理装置と記
憶装置間を接続する転送路のアーキテクチャに関する技
術として、例えば、日経コンピュータ １９９０年９月
２４日号の第５７〜５８頁に記載されるような技術が知
られている。本文献には、光ケーブルを用いて処理装置
と記憶装置との間の接続を行なう記憶装置システムに関
する技術が開示されている。このように、光ケーブルを
用いて処理装置と記憶装置とを接続することにより、接
続可能距離をｋｍのオーダへと飛躍的に拡大することが
可能となる。
【０００３】一方、日立マニュアル ＨＩＴＡＣ Ｈ−
６５８１−Ｃ３形ディスク制御装置Ｈ−６５８７形ディ
スク駆動装置 Ｈ−６５８６形ディスク駆動装置 Ｈ−
６５８５形ディスク駆動装置 Ｈ−８５８９形ディスク
駆動装置 ８０８０−２−１３０−１０の第１３８頁に
は、計算機システムに用いられる記憶装置の代表的な１
つであるディスク装置のデータ転送方法が記載されてい
る。
【０００４】通常、ディスク装置は、データ転送に先立
ち、シーク処理、回転待ち処理等の位置付け処理の実行
が必要となる。この位置付け処理の実行中、制御装置と
処理装置の間のデータ転送路、制御装置とディスク装置
の間のデータ転送路は開放される。この後、ディスク装
置のヘッドが、リード／ライトしたいデータの記録位置
に近づいた時、それまで開放していたデータ転送路を再
び占有し（この処理を以下、再接続処理と呼ぶ）、デー
タのリード／ライト処理の実行に入る。
【０００５】
【発明が解決しようとする課題】上記従来技術では、光
ケーブルを用いることにより、処理装置と記憶装置の間
の接続距離を拡大させている。処理装置と記憶装置との
間の接続距離を拡大させることにより、従来は大きな問
題とならなかった、データがケーブルを伝搬するのに要
する時間、即ち伝搬遅延時間が、記憶装置とのデータ転
送時間に比較して無視できない値となる。しかしなが
ら、上述した従来技術ではこのような伝搬遅延時間につ
いては、何等考慮されていなかった。
【０００６】例えば、従来のように、処理装置とディス
ク装置とを接続するケーブルの長さが一様に短かった状
況下では、ディスク装置の位置付け処理後に行なわれる
再接続処理の実行開始のタイミングは、ディスク装置の
ヘッドが、リード／ライトするデータの記録位置から一
定距離分だけ、前に位置付いた時であった。しかし、処
理装置とディスク装置を接続するケーブルの長さが長く
なると、処理装置まで再接続処理の実行開始を通知する
のに要する時間が長くなり、再接続処理が完了したとき
にはディスク装置のヘッドがリード／ライトの対象とな
るデータの記録位置を通過してしまうという事態が生じ
る。このため、再度データの記録位置にヘッドが位置付
くのを待たねばならなくなり、性能が大幅に低下してし
まうという問題が発生する。
【０００７】さらに、複数の処理装置から同一の記憶装
置への入出力要求が競合した時に生ずる不具合の例があ
る。例えば、記憶装置が、ある処理装置から受けた入出
力要求に対する処理を実行中に、他の２つ以上の処理装
置から別の入出力要求を受付け、それらを待たせた状態
で実行中の入出力要求の処理が完了したことを考えてみ
る。このような場合、通常、記憶装置は、各処理装置に
対して次の入出力要求が実行可能になったことを各処理
装置に対して通知し、最も早く応答のあった処理装置の
入出力要求の処理を実行している。従来のように、各処
理装置と記憶装置とを接続するケーブルの長さが一様に
短かった状況下では、このように、処理装置からの応答
が最も速かった入出力要求を、次に実行しても特に問題
となることはなかった。しかし、ケーブル長の範囲が拡
大し、各処理装置と記憶装置との間のケーブル長が異な
ると、記憶装置から送られる次の入出力要求の実行可能
を知らせる通知が各処理装置に到達するまでの時間に差
が生じる。このため、従来のような方式では、記憶装置
との間の接続距離が長い処理装置の入出力要求は、常に
待たされ、サービスを受けることができない、といった
状態に陥る恐れがある。
【０００８】従って、本発明の目的は、処理装置と記憶
装置との間の接続可能距離の延長に伴うデータの伝搬遅
延時間の増大によって発生する、記憶装置の制御上の上
述したような不具合を解決した記憶装置システムを提供
することにある。
【０００９】
【課題を解決するための手段】本発明による記憶装置シ
ステムは、上記課題を達成するために、記憶装置と処理
装置との間のデータ転送を制御するための制御装置に、
各データ転送路ごとにその長さ、あるいは、データがそ
の転送路を伝搬するのに要する遅延時間を計測し、この
計測値を制御装置内の内部メモリに記憶するデータ転送
路遅延時間計測記憶機構と、記憶した各データ転送路の
遅延時間の計測値を参照し、この計測値にしたがって、
処理装置から受け付けた入出力要求に対する制御を変更
する遅延時間制御機構を有する。
【００１０】本発明の記憶装置システムは、より好まし
い態様において、遅延時間制御機構に、再接続処理の実
行開始契機を、この計測値にしたがって変更する再接続
開始契機変更機構を有する。また、記憶装置に対する複
数の入出力要求を解除する際、長いデータ転送路を通じ
て受け付けた入出力要求に対するサービスの保証を行な
うため、データ転送路の長さ等の計測値を参照し、長い
データ転送路を通じて受け付けた入出力要求の待ち状態
を優先的に解除する待ち状態優先解除機構を有する。
【００１１】
【作用】本発明では、上述したデータ転送路遅延時間計
測記憶機構によって、処理装置との間に設けた各ケーブ
ル、すなわち、各データ転送路ごとの長さ、あるいは、
その転送路をデータが伝搬される際の遅延時間を計測
し、その計測値を制御装置内の内部メモリに記憶する。
さらに、上述した遅延時間制御機構により、記憶した各
データ転送路の計測値を参照し、この計測値にしたがっ
て、処理装置から受け付けた入出力要求に対する制御を
決定する。これによって、データがケーブルを伝搬され
るのに要するオーバヘッド時間が増大したことによって
生ずる、記憶装置の制御上の不具合を解決することが可
能となる。
【００１２】より具体的には、例えば、再接続開始契機
変更機構により、データ転送路遅延時間計測記憶機構に
おける計測値にしたがって、再接続処理の実行開始契機
を変更する。これによって、再接続処理が完了した時に
は、ディスク装置のヘッドが、リード／ライトしたいデ
ータを通過してしまい、大幅に性能が落ちるという問題
を回避できる。また、待ち状態優先解除機構により、デ
ータ転送路遅延時間計測記憶機構における計測値にした
がって、長いデータ転送路を通じて受け付けた入出力要
求この入出力要求の待ち状態を優先的に解除する。これ
によって、長いデータ転送路を通じて受け付けた入出力
要求に対するサービスの保証を行なうことも可能とな
る。
【００１３】
【実施例】以下、本発明について、図面を用い詳細に説
明する。
【００１４】図１は本発明を適用した計算機システムの
第１の実施例の概要を示す構成図である。
【００１５】図１において、１００は記憶装置システム
であり、制御装置１１０と複数の記憶装置１５０を含ん
で構成される。制御装置１１０は、１つ以上（本実施例
では４つ）の転送制御プロセッサ１３０、共有メモリ１
４０、処理装置側インターフェース１６０、及び記憶装
置側インターフェース１７０を有している。また、処理
装置１２０は、制御装置１１０とのインターフェイスと
して１つ以上（本実施例では２つ）のチャネル１２１を
有している。チャネル１２１は、光ファイバ等のケーブ
ルによって制御装置１１０の処理装置側インターフェイ
ス１６０に接続される。なお、処理装置１２０がチャネ
ル１２１を持たず、記憶装置システム１００と直接ケー
ブルで接続されても構わない。同様に、制御装置１１０
においても、処理装置側インターフェイス１６０を設け
ることなく、転送制御プロセッサ１３０に直接ケーブル
１９０を接続するような構成を採ることもできる。ま
た、各処理装置１２０と制御装置１１０を接続するケー
ブル１９０は、それぞれ長さが異なっていてもよい。さ
らには、同一の処理装置１２０と制御装置１１０の間に
接続されたケーブル１９０の長さが互いに異なることも
許容される。
【００１６】各転送制御プロセッサ１３０は、本発明に
関係して有する機能として、データ転送路遅延時間測定
記憶機能ａ１３１と遅延時間対応制御機能ａ１３２を備
えており、記憶装置１５０と処理装置１２０との間のデ
ータ転送を制御する。本実施例では、データ転送路遅延
時間測定記憶機能ａ１３１と遅延時間対応制御機能ａ１
３２は、転送制御プロセッサ１３０のプログラム制御に
よる機能として実現されるが、専用のハードウェア等で
同等の機能を実現し、制御装置１１０に組み込んでもよ
い。
【００１７】共有メモリ１４０は、各転送制御プロセッ
サ１３０が参照する共有情報を格納する。共有メモリ１
４０には、データ転送路遅延時間テーブル１４１等の情
報が格納されている。
【００１８】制御装置１１０の各転送制御プロセッサ１
３０は、記憶装置側インターフェイス１７０を経由して
記憶装置１５０と接続される。もちろん、記憶装置イン
ターフェイス１７０を経由せず、直接転送制御プロセッ
サ１３０と記憶装置１３０を接続することも可能であ
る。
【００１９】ここで、ある処理装置１２０と各記憶装置
１５０の間のデータ転送処理を行う場合、その処理装置
１２０と制御装置１１０の間に設置されたすべてのケー
ブル１９０の使用が許されてもよく、または、一部のケ
ーブル１９０の使用しか許さなくてもよい。また、使用
可能なケーブル１９０は、記憶装置１５０ごとに異なる
ようにしてもよい。
【００２０】図２は、データ転送の遅延を計測する単位
となるデータ転送路として、２つの例を示している。１
つは、図２に示すデータ転送路ａ２０１のように、処理
装置１２０と間に設置された各ケーブル１９０に相当す
る部分である。もう１つは、図２に示すデータ転送路ｂ
２０２のように、処理装置１１０から制御装置１１０内
の転送制御プロセッサ１３０までの経路に相当する部分
である。データ転送の遅延を計測する単位としは、これ
らいずれの単位を用いてもよい。
【００２１】図３は、共有メモリ１４０内に設けられる
データ転送路遅延時間テーブル１４１の構造を表してい
る。データ転送路遅延時間テーブル１４１には、各デー
タ転送路２００に対応してデータ転送路遅延時間３００
が格納される。具体的には、対応するデータ転送路２０
０をデータが伝搬された時に生ずる遅延時間が設定され
る。本実施例では、データ転送遅延時間３００としてデ
ータ転送路２００をデータが伝搬される際の遅延時間そ
のものを用いるが、他に、データ転送路２００の長さ
等、遅延時間を計算、あるいは、予測可能なものであれ
ば何を用いてもよい。
【００２２】データ転送路遅延時間テーブル１４０のエ
ントリの数は、図２に示すデータ転送路ａ２０１を計測
単位とする場合、接続しているケーブル１９０の数であ
り、データ転送路ｂ２０２を計測単位とする場合、最大
で、接続しているケーブル１９０の数に転送制御プロセ
ッサ１３０の数を乗じた値となる。
【００２３】次に、転送制御プロセッサ１３０によって
実現されるデータ転送路遅延時間測定記憶機能ａ１３１
の動作について説明する。処理装置１１０が制御装置１
２０に入出力要求を発行する際、その入出力要求の内容
を規定する必要がある。この内容は、通常、コマンドと
呼ばれる指示単位の組合せで規定される。１つのコマン
ドを処理装置１１０から制御装置１２０に送るには、複
数回の制御情報を交換することがプロトコルとして定め
られている。本実施例では、データ転送路２００の遅延
時間の測定には、特定のコマンドを用いている。もちろ
ん、遅延時間を測定するコマンドを特定せず、任意の複
数個のコマンドや、全てのコマンドについて測定を行な
ってもよい。
【００２４】制御装置１１０は、特定したコマンドで定
められたプロトコルに従って、処理装置１２０へ、処理
装置１２０からの応答を返す制御情報を送信し、処理装
置１２０からその応答として制御情報を受信するまでの
時間を遅延時間として測定する。測定の方法としては、
何回かの制御情報の送受信時間を計測、制御情報の送信
時間、受信時間の一方だけ、あるいは、双方を別々に計
測などの方法を用いることができる。
【００２５】図４は、データ転送路遅延時間測定記憶機
能ａ１３１によって実施される処理のフローを示すフロ
ーチャートである。以下、図４を用いこの処理フローの
説明を行う。データ転送路遅延時間測定記憶機能ａ１３
１は、転送制御プロセッサ１３０により起動されると、
ステップ４００で遅延時間を測定すべきコマンドか否か
を調べ、遅延時間を測定すべきコマンドでなければ何も
せずリターンする。遅延時間を測定するコマンドなら
ば、ステップ４１０で、制御プロセッサ１３０が処理装
置１１０へ情報転送するまで待ち、ステップ４２０で、
タイマをスタートさせる。その後、データ転送路遅延時
間測定記憶機能ａ１３１は、ステップ４３０で、処理装
置１２０からデータを受領するまで待ち、データを受領
した後ステップ４４０で、タイマをストップさせる。最
後に、ステップ４５０で、この時のタイマの値から、経
過時間を求め、それをデータ転送路遅延時間テーブル１
４１内の、処理中のデータ転送路２００に対応するエン
トリにデータ転送路遅延時間３００として格納する。
【００２６】図５は、遅延時間対応制御機能ａ１３２に
より実施される処理のフローを示すフローチャートであ
る。遅延時間対応制御機能ａ１３２では、ステップ５０
０で、まず、データ転送路遅延時間テーブル１４１の、
起動チャネル１２１に対応するエントリから、データ転
送路遅延時間３００を取り出す。そして、ステップ５１
０では、この取り出したデータ転送路遅延時間３００の
値にしたがって、処理中の入出力要求に対する制御を決
定する。
【００２７】図６は、遅延時間対応制御機能ａ１３２が
有する具体的な機能と、その機能に関係して共有メモリ
１４０に設けられる情報を表している。
【００２８】遅延時間対応制御機能ａ１３２は、再接続
開始時間調節機構ａ６００と優先待ち状態解除機構ａ６
０１を有している。共有メモリには、優先待ち状態解除
機構ａ６０１に関係して、待ち状態入出力要求登録テー
ブル６０２が設けられる。なお、データ転送路遅延時間
テーブル１４１は、再接続開始時間調節機構ａ６００と
優先待ち状態解除機構ａ６０１の双方から参照される。
再接続開始時間調節機構ａ６００が動作するのは、記憶
装置１５０に対し、再接続処理を実行する必要がある場
合に限られる。以下、再接続開始時間調節機構ａ６００
の説明に先立って、再接続処理自体についての説明を行
なう。
【００２９】図７は、本実施例において記憶装置１５０
として用いるディスク装置の構成を示す構成図である。
【００３０】記憶装置１５０は、１枚以上の円形の記憶
媒体７４０、ヘッド７５０、記憶媒体インタフェース７
３０、記憶媒体制御部７１０、及びセクタ検出部７２０
から構成される。記憶媒体制御部７１０は、記憶媒体７
４０と制御装置１１０の間のデータ転送を制御する。ヘ
ッド７５０は、回転している記憶媒体７４０からデータ
を読み書きする機能をもち、記憶媒体７４０単位に存在
する。
【００３１】円形の記憶媒体７４０は、一定の角度ごと
にセクタ７６０という単位が設定される。各セクタ７６
０を一意に認識するため、各セクタ７６０には、番号が
つけられる。セクタ検出部７２０は、ヘッド７５０が現
在読み書きできるセクタ７６０を認識する機能をもつ。
さらに、セクタ検出部７２０は、制御装置１１０から指
定されたセクタ７６０にヘッド７５０が到達した時、記
憶媒体制御部７１０経由で制御装置１１０へ割込みを上
げる機能をもつ。
【００３２】記憶媒体７４０が１回転する間に、ヘッド
７５０がアクセス可能な円状の記録単位をトラック７４
１といい、記憶媒体７４０上に１つ以上存在する。ある
トラック７４１が入出力対象になったときに、ヘッド７
５０はそのトラック７４１を読み書きできる位置に移さ
れる。この処理をシーク処理とよぶ。
【００３３】図８に、１本のトラック７４１の典型的な
構成例を示す。
【００３４】トラック７４１のある位置に、インデクス
８２０とよばれるトラック７４１の先頭が定められてい
る。トラック７４１も、記憶媒体７４０上に含まれるた
め、先に説明したセクタ７６０に分割されていることに
なる。
【００３５】トラック７４１には、読出しまたは書込み
の単位となるレコード８１０が複数存在する。通常、各
レコード８１０の認識を可能にするため、レコード８１
０には、レコード番号が付けられている。
【００３６】レコード８１０を読み書きするためには、
シーク処理が完了した後、ヘッド７５０がそのレコード
８１０を読み書きできるようになるまで、記憶媒体７４
０が回転してくるのを待たなければならない。この処理
を、回転待ち処理と呼ぶ。
【００３７】シーク処理と回転待ち処理を併せて位置付
け処理と呼ぶ。記憶装置１５０が、位置付け処理を実行
している間は、転送制御プロセッサ１３０、ケーブル１
９０等の記憶装置１５０と処理装置１２０の間で、デー
タ転送を行なうための資源を、確保したままにしておく
必要はない。したがって、一般には、記憶装置１５０が
位置付け処理を実行している間は、これらの資源を開放
し、記憶装置の位置付け処理が完了した後、これらの資
源を再確保して、データ転送処理を開始する。この資源
の再確保のための処理を再接続処理と呼ぶ。
【００３８】次に、図９を用いて、レコード８１０の一
般的なアクセス例について説明する。処理装置１２０
は、記憶装置１５０内のあるレコードをアクセスするた
めに、チャネル１２１より入出力要求９００を制御装置
１１０に送出する。入出力要求９００は、記憶装置１５
０上の読み書きするレコード８１０を決定するための情
報として、トラック７４１の番号（トラック番号）、セ
クタ７６０の番号（セクタ番号）、レコード８１０の番
号（レコード番号）を含んでいる。一般には、制御装置
１１０に送るセクタの番号としては、読み書きしたいレ
コードが格納されているセクタの直前のセクタ番号が用
いられる。
【００３９】制御装置１１０内の転送制御プロセッサ１
３０は、トラック番号、セクタ番号、レコード番号等を
受け取ると、記憶装置１５０を確保し、記憶装置１５０
に対し位置付け処理実行要求９１０を発行する。この
時、転送制御プロセッサ１３０は、位置付け処理を完了
し再接続処理を開始するセクタ７６０のセクタ番号を記
憶装置１５０に伝える。再接続処理を開始するセクタと
して指定するセクタ番号は、処理装置１２０から受け取
ったセクタ番号そのものではなく、処理装置１２０から
受け取ったセクタ番号に基づいて、転送制御プロセッサ
１３０が計算して求めたものである。この記憶装置１５
０におくるセクタ番号を決定するのが、再接続開始時間
調節機構ａ６００である。再接続開始時間調節機構ａ６
００の具体的な処理については、後述する。
【００４０】記憶装置１５０は位置付け要求９１０を受
領すると、まず、シーク処理を実行する。次に、セクタ
検出部７２０を通じ、ヘッド７５０が、指定された番号
のセクタ７６０に到達するのを待つ。目的のセクタ７６
０に達すると、記憶装置１５０は位置付け処理が完了し
たことを割込みにより制御装置１１０に通知する。この
割込みを、セットセクタ割込み９４０と呼ぶ。
【００４１】セットセクタ割込みが発生した時、空いて
いる（動作中でない）転送制御プロセッサ１３０が存在
すれば、その転送制御プロセッサ１３０によりこのセッ
トセクタ割込み９４０は受領され、処理装置１２０に再
接続要求９５０が発行される。処理装置１２０が、再接
続可能であれば、再接続要求９５０は受領され、処理装
置１２０から再接続を要求した転送制御プロセッサ１３
０に再接続許可通知９６０が発行される。転送制御プロ
セッサ１３０は、再接続許可通知９６０を受け取ると、
他の転送制御プロセッサ１３０との間で、記憶装置１５
０の競合を避けるため、自分が記憶装置１５０を占有す
ることを通知する。以上の処理が、再接合処理における
具体的な処理の内容である。
【００４２】この後、記憶装置１５０上の目的のレコー
ド８１０に対してリード／ライト処理が開始されること
になる。
【００４３】このように、最初に、記憶装置１５０がセ
ットセクタ割込み９４０を通知し、再接続処理が完了す
るまでには、かなりの処理が実行される。この処理に要
する時間は、記憶媒体７４０の回転時間に対して無視で
きない値となる。このため、セットセクタ割込み９４０
は、実際にリード／ライトしたいレコード８１０がヘッ
ド７５０を通過するより、ある程度前に通知する必要が
ある。従って、制御装置１１０では、セットセクタ割込
み９４０を受けるためのセクタ番号として、処理装置１
２０から受け取ったセクタ番号をそのまま用いることは
できない。
【００４４】従来のように、制御装置１１０と処理装置
１２０とを接続するケーブル１９０の長さが一様に短
く、データを交換する際の遅延時間がほとんど発生しな
い場合には、再接続処理に要する時間の変動要因はほと
んどなかった。したがって、制御装置１１０は、セット
セクタ割込み９４０を受けるためのセクタ番号として、
処理装置１２０から受け取ったセクタ番号より、一定値
だけ前のセクタ７６０のセクタ番号を用いればよかっ
た。
【００４５】しかし、ケーブル１９０の長さの許容範囲
が拡大され、その長さにしたがって、処理装置１２０と
制御装置１１０の間でデータを交換する際の遅延時間が
変動するような場合には、再接続処理に要する時間が大
きく変動することになる。したがって、セットセクタ割
込み９４０を受けるためのセクタ番号として、処理装置
１２０から受け取ったセクタ番号より一定のセクタ数だ
け前のセクタ７６０のセクタ番号を用いると、再接続処
理が完了した時には、ヘッド７５０が読み書きしたいレ
コード８１０を通過してしまい、あるいは、再接続処理
が早く完了しすぎて、ヘッド４５０が読み書きしたいレ
コード８１０に位置づくまでに時間がかかりすぎる等、
性能低下、転送制御プロセッサ１３０等の資源の無駄な
占有といった問題が発生する。
【００４６】再接続開始時間調節機構ａ６００は、この
ような問題を解決するために、各データ転送路２００の
遅延時間にしたがって、セットセクタ割込み９４０を受
けるためのセクタ７６０の番号を計算を行なう。再接続
開始時間調節機構ａ６００は、転送制御プロセッサ１３
０が、記憶装置１５０に位置付け処理実行要求９１０を
発行するに際して実行される。転送制御プロセッサ１３
０は、再接続開始時間調節機構ａ６００によって計算さ
れたセクタ番号を、セットセクタ割込み９４０を受ける
ためのセクタ番号として記憶装置１５０に通知する。
【００４７】再接続開始時間調節機構ａ６００の処理フ
ローを図１０に示す。転送制御プロセッサ３１０は、記
憶装置１５０に位置付け要求９１０を発行する際、再接
続開始時間調節機構ａ６００を起動する。
【００４８】再接続開始時間調節機構ａ６００は、ステ
ップ１０００で、データ転送路遅延時間テーブル１４１
から、処理中の入出力要求が使用を許されているデータ
転送路２００に対応するデータ転送路遅延時間３００を
取り出す。この後、再接続開始時間調節機構ａ６００
は、ステップ１０１０で、これらの値の最大値、あるい
は、平均値をベース遅延値とする。どのデータ転送路２
００でも、再接続処理が間にあうようにする場合にはベ
ース遅延値として最大値を用い、平均的な遅延時間のデ
ータ転送路２００において、再接続処理が間にあえばよ
い場合には平均値を用いる。これらは、システムの要求
に応じていずれか一方、あるいは両者を混在させて用い
ることができる。
【００４９】ステップ１０２０では、再接続開始時間調
節機構ａ６００は、ステップ６０２で得た値をベース遅
延値として、以下に示す数１にしたがって、セットセク
タ割込みを受けるためのセクタ番号（割込み発生セクタ
番号）を計算する。
【００５０】割込み発生セクタ番号＝処理装置１２０か
ら受け取ったセクタ番号−（再接続処理時の制御情報送
受信回数＊ベース遅延値＋オーバヘッド時間）／セクタ
通過時間 （数１） 数１の値が負の値、すなわち、トラック７４１の先頭を
過ぎて、トラック７４１の後の方のセクタ７６０を選択
する必要がある場合には、数１で得られた値に、トラッ
ク７４１内のセクタ７６０の数を加えた値を用いる。
【００５１】転送制御プロセッサ１３０は、再接続開始
時間調節機構ａ６００によって計算されたセクタ番号
を、位置付け要求を発行する際、記憶装置１５０に送
る。
【００５２】次に、優先待ち状態解除機構ａ６０１の説
明を行う。
【００５３】図１１に、待ち状態入出力要求登録テーブ
ル６０２の構成を示す。待ち状態入出力要求登録テーブ
ル６０２は、入出力待ち情報１１００により構成され
る。入出力待ち情報１１０は、受け付けた入出力要求が
リード／ライトの対象とする記憶装置１５０、及びその
入出力要求を発行した処理装置１２０のそれぞれに対応
して存在する。したがって、その数は、記憶装置１５０
と処理装置１２０の積に等しい。制御装置１１０は、処
理装置１２０から入出力要求を受け付けた時、アクセス
しようとする記憶装置１５０が、他の入出力要求に占有
されている場合には、その入出力要求を待ち状態にす
る。この時、この入出力要求を発行した処理装置１２
０、及びアクセスしようとする記憶装置１５０に対応す
る入出力要求待ち情報１１００に、待ち状態に入ったこ
とを登録する。制御装置１１０が、各処理装置１２０か
ら記憶装置１５０に発行された入出力要求を管理するた
めの処理については、既知の技術を用いることができる
ので、特に詳細には説明しない。
【００５４】優先待ち状態解除機構ａ６０１は、記憶装
置１５０に対する複数の入出力要求を解除する際、デー
タ転送路２００のデータ転送路遅延時間３００を参照
し、長いデータ転送路２００を通じて受け付けた入出力
要求に対するサービスの保証を行なうため、このような
入出力要求の待ち状態を優先的に解除する。
【００５５】図１２は、優先待ち状態解除機構ａ６０１
の処理フロー示すフローチャートである。転送制御制御
プロセッサ１３０は、ある記憶装置１５０に対する入出
力要求が完了して、それまで待ち状態にしていた別の入
出力要求の実行を開始する際に、優先待ち状態解除機構
ａ６０１の機能を実行する。
【００５６】ステップ１２００で、優先待ち状態解除機
構ａ６０１は、待ち状態入出力要求登録テーブル６０２
に登録されている入出力要求の完了した記憶装置１５０
に対応する入出力待ち情報１１００をすべてサーチし、
当該記憶装置１５０に対し待ち状態になっていた入出力
要求をすべて認識する。ステップ１２１０では、データ
転送路遅延時間テーブル１４１を参照し、それぞれの入
出力要求が使用を許されているすべてのデータ転送路２
００に対応するデータ転送路遅延時間を取り出す。
【００５７】次に、ステップ１２２０では、それぞれの
入出力要求ごとに、すべてのデータ転送路遅延時間の最
小値、あるいは、平均値を計算し、各入出力要求のベー
ス遅延値とする。最も応答の速いデータ転送路２００か
らの応答時間を重視する場合には、各入出力要求のベー
ス遅延値として最小値を用い、平均的なデータ転送路の
応答値を重視する場合には、平均値を用いる。これら
は、システムの要求に応じていずれか一方、あるいは両
者を混在させて用いることができる。
【００５８】優先待ち状態解除機構ａ６０１は、ステッ
プ１２３０で、ステップ１２２０において計算した、各
入出力要求のベース遅延値を、降順にソーティングす
る。
【００５９】ステップ１２４０では、ベース遅延値が大
きい順に、入出力要求が実行可能になったことを、対応
する処理装置１２０に、使用を許されているデータ転送
路２００を通じて報告する。ただし、この報告は、各入
出力要求に対し、それぞれ前の入出力要求とのベース遅
延値の差だけ間隔を置いて行なわれる。このように、各
入出力要求に対応する処理装置１２０への報告に時間間
隔を設けることにより、各処理装置１２０から、返って
くる入出力要求の再実行要求を受け取る時間をほぼ同一
時間にすることができる。
【００６０】このようにして、各処理装置に対して入出
力要求の待ち状態の解除を報告した後、制御装置１１０
は、入出力要求の再実行要求を受け取り、その処理を実
行する。これらの処理については、従来のものと変わら
ないため、説明は省略する。
【００６１】図１３は、本発明を適用した計算機システ
ムの第２の実施例の概要を示す構成図である。
【００６２】本実施例と第１の実施例との主な相違は、
本実施例では共有メモリ１４０上に、パスグループ対応
遅延時間統計テーブル１３００を含んでいる点である。
なお、図２に示したデータ転送路２００の考え方は、本
実施例でもそのまま適用することができる。
【００６３】第１の実施例では、遅延時間対応制御機ａ
１３２が制御を行なう際、処理中の入出力要求が発行さ
れた処理装置１２０等から、関係するすべてのデータ転
送路２００を認識し、対応するすべてのデータ転送路遅
延時間３００を取り出して、制御を行なった。しかし、
制御装置１３０の処理は、極めて厳しい時間制約があ
り、第１の実施例では、処理オーバヘッドが高い。そこ
で、本実施例では、データ転送路遅延時間測定記憶機能
ｂ１３１０に、データ転送路遅延時間テーブル１４１以
外に、パスグループ対応遅延時間統計テーブル１３００
の情報を設定する機能を持たせる。そして、遅延時間対
応制御機能ｂ１３２０が動作する際には、パスグループ
対応遅延時間統計テーブル１３００の情報を参照した後
述する処理によりオーバヘッドを削減することを可能と
している。
【００６４】まず、パスグループ１３３０について説明
する。第１の実施例でも説明したように、ある処理装置
１２０が各記憶装置１５０とデータ転送処理を行う場
合、その処理装置１２０と制御装置１１０の間に設置さ
れたすべてのケーブル１９０の使用が許されているとは
限らない。パスグループ１３３０とは、ある処理装置１
２０がある記憶装置１５０とデータ転送処理を行う場
合、使用が許可されているケーブル１９０の集合であ
る。したがって、パスグループ１３３０は、処理装置１
２０と記憶装置１５０の組合せの数だけ、定義されるこ
とになる。例えば、図１３では、処理装置ａ１３９０
は、チャネルａ１３６０、チャネルｂ１３７０、チャネ
ルｃ１３８０を含むが、記憶装置ａ１３４０をアクセス
する際に使用できるのは、チャネルａ１３６０とチャネ
ルｂ１３７０であり、記憶装置ｂ１３５０をアクセスす
る際に使用できるのは、チャネルｂ１３７０とチャネル
ｃ１３８０である。したがって、パスグループａ１３３
１が、処理装置ａ１３９０が記憶装置ａ１３４０をアク
セスする際に使用するパスグループ１３３０となり、パ
スグループｂ１３３２が、処理装置ａ１３９０が記憶装
置ｂ１３５０をアクセスする際に使用するパスグループ
１３３０となる。
【００６５】次に、簡単にデータ転送路２００とパスグ
ループ１３３０との関係について説明しておく。データ
転送路２００を図２に示したデータ転送路ａ２０１とし
た場合、ケーブル１９０とデータ転送路２００の関係
は、１対１となる。したがって、データ転送路２００
が、どのパスグループ１３３０に属するかは一意に定め
られることになる。一方、データ転送路２００を図２に
示したデータ転送路ｂ２０２のようにした場合、データ
転送路２００は、ケーブル１９０と転送制御プロセッサ
１３０の組合せとなる。したがって、データ転送路２０
０が、どのケーブル１９０に対応するかも明らかである
ため、この場合も、データ転送路２００が、どのパスグ
ループ１３３０に属するかは一意に定められることにな
る。
【００６６】図１４には、パスグループ対応遅延時間統
計テーブル１３００の構成を示す。パスグループ対応遅
延時間統計テーブル１３００には、パスグループ１３３
０対応して、そのパスグループ１３３０に含まれる各デ
ータ転送路２００ごとに計測したデータ転送路遅延時間
３００に関して、統計処理を行った情報、即ち、パスグ
ループ遅延時間統計値１４００が記憶される。パスグル
ープ遅延時間統計値１４００には、パスグループ内のデ
ータ転送路遅延時間の最大値１４１０、最小値１４２
０、平均値１４３０等の情報が含まれる。この統計処理
は、データ転送路遅延時間測定記憶機能ｂ１３１０が実
行する。本実施例のデータ転送路遅延時間測定記憶機能
ｂ１３１０と第１の実施例におけるデータ転送路遅延時
間測定記憶機能ａ１３１とは、この統計処理を含む点で
相違している。
【００６７】図１５は、データ転送路遅延時間測定記憶
機能ｂ１３１０の処理フローを示すフローチャートであ
る。図１５に示すフローチャートは、第１の実施例にお
ける、図４に示したデータ転送路遅延時間測定記憶機能
ａ１３１の機能と共通部分が多い。図１５に示したステ
ップのうち、図４と同一の番号を付した処理ステップで
は、図４を用いて説明した処理と同様の処理が行なわれ
る。
【００６８】図１５における本実施例の処理と図４に示
す第１の実施例の処理の相違は、処理フローの最後で、
パスグループ遅延時間統計値１４００の更新（ステップ
１５００）を行なうか否かにある。
【００６９】ステップ４００乃至４５０は、第１の実施
例において説明したデータ転送路の遅延時間測定のため
の処理と同様である。本実施例においてデータ転送路遅
延時間測定記憶機能ｂ１３１０は、各データ転送路につ
いてデータ転送路遅延時間を求めた後、ステップ１５０
０で、計測したデータ転送路２００の遅延時間の値に対
して統計処理を施す。そして、統計処理の結果としてパ
スグループ対応遅延時間統計値テーブル１３００内の対
応するパスグループ１３３０についてのパスグループ遅
延時間統計値１４００を更新する。
【００７０】図１６は、遅延時間対応制御機能ｂ１３２
０の処理フローを示すフローチャートである。本実施例
における遅延時間対応制御機能ｂ１３２０の処理は、デ
ータ転送路遅延時間テーブル１４１ではなく、パスグル
ープ対応遅延時間統計テーブル１３００の情報を参照し
て処理を行なう点で、第１の実施例における遅延時間対
応制御機能ａ１３２と相違している。
【００７１】遅延時間対応制御機能ｂ１３２０は、ステ
ップ１６００で、処理中の入出力要求によるアクセスの
対象となる記憶装置１５０と、入出力要求を発行した処
理装置１２０から対応するパスグループ１３３０とを認
識する。この結果、このパスグループ１３３０に対応す
るパスグループ遅延時間統計値１４００をパスグループ
対応遅延時間統計テーブル１３０より取り出す。ステッ
プ１６１０では、この取り出したパスグループ遅延時間
統計値１４００にしたがって、処理中の入出力要求に対
する制御を変更する。
【００７２】図１７に、遅延時間対応制御機ｂ１３２０
により実行される具体的機能と、その機能に関係して共
有メモリ１４０に設けられる情報を示す。
【００７３】遅延時間対応制御機ｂ１３２０は、その具
体的機能として、再接続開始時間調節機構ｂ１７００と
優先待ち状態解除機構ｂ１７１０を有する。共有メモリ
に設けられる待ち状態入出力要求登録テーブル６０２
は、第１の実施例で説明したものと同様のものが使用で
きる。
【００７４】図１８は、再接続開始時間調節機構ｂ１７
００の処理フローを示すフローチャートである。本実施
例において、再接続開始時間調節機構ｂ１７００により
実現される処理は、データ転送路遅延時間テーブル１４
１ではなく、パスグループ対応遅延時間統計テーブル１
３００の情報を参照して実行される点で、第１の実施例
の再接続開始時間調節機構ａ６００の処理と相違してい
る。以下、再接続開始時間調節機構ｂ１７００により実
行される処理について説明を行う。
【００７５】再接続開始時間調節機構ｂ１７００は、ス
テップ１８００で、処理中の入出力要求がアクセスの対
象とする記憶装置１５０、及び処理中の入出力要求が発
行された処理装置１２０から対応するパスグループ１３
３０を認識する。この結果、このパスグループ１３３０
に対応するパスグループ遅延時間統計値１４００をパス
グループ対応遅延時間統計テーブル１３００から取り出
す。この場、合取り出す値としては、最大値１４１０、
平均値１４３０のどちらを取り出して、使用してもよ
い。
【００７６】次に、ステップ１０２０で、図１０のステ
ップ１０２０で説明したと同様に、数１に従って再接続
時間を計算する。転送制御プロセッサ１３０は、再接続
開始時間調節機構ｂ１７００による処理結果を用い、記
憶装置１５０へ位置付け要求を発行する。
【００７７】図１９には、優先待ち状態解除機構ｂ１７
１０の処理フローを示す。本実施例における優先待ち状
態解除機構ｂ１７１０の処理は、データ転送路遅延時間
テーブル１４１ではなく、パスグループ対応遅延時間統
計テーブル１３００の情報を参照して処理を実行する点
で、第１の実施例の優先待ち状態解除機構ａ６０１の処
理と相違する。以下、この説明を行う。
【００７８】図１９に示した各処理ステップのうち、図
１２と同一の番号を付した処理ステップでは、図１２を
用いて説明した処理と同様の処理が行なわれる。本実施
例では、優先待ち状態解除機構ｂ１７１０は、図１２の
ステップ１２１０、１２２０に代えて、ステップ１９０
０を実行する。他のステップにおける処理は、第１の実
施例と同様であるので、詳細な説明は省略する。
【００７９】優先待ち状態解除機構ｂ１７１０は、ステ
ップ１９００において、ステップ１２００で取り出した
各入出力要求ごとに、アクセスの対象となる記憶装置１
５０、及びその入出力要求を発行した処理装置１２０か
ら、対応するパスグループ１３３０を認識する。この結
果、各入出力要求ごとに、認識したパスグループ１３３
０に対応するパスグループ遅延時間統計値１４００をパ
スグループ対応遅延時間統計テーブル１３００から取り
出す。この場合取り出す値としては、最小値１４２０、
平均値１４３０のどちらを取り出して使用してもよい。
【００８０】これ以降、図１２で説明したと同様に、ベ
ース遅延値をソートし、その大きい順に入出力要求の待
ち状態を解除する。
【００８１】図２０は、本発明を適用した計算機システ
ムの第３の実施例の概要を示す構成図である。
【００８２】本実施例では、共有メモリ１４０上に、第
２の実施例で用いたパスグループ対応遅延時間統計テー
ブル１３００に代えて、処理装置対応遅延時間統計テー
ブル２０００を含んでいる点で上述した各実施例と相違
する。なお、図２に示したデータ転送路２００の考え方
は、本実施例でもそのまま適用することができる。
【００８３】第２の実施例では、遅延時間対応制御機能
ｂ１３２０のオーバヘッドを削減するため、パスグルー
プ対応遅延時間統計テーブル１３００を用いた処理を行
なっている。しかし、パスグループ１３３０の数は、処
理装置１２０と記憶装置１５０の組合せの数に等しくな
るため、処理装置１２０と記憶装置１５０の組が増加す
ると、その分パスグループ対応遅延時間統計テーブル１
３００の容量が増大するという問題がある。そこで、本
実施例では、各データ転送路２００ごとに計測したデー
タ転送路遅延時間３００を、データ転送路２００を含む
ケーブル１９０が接続されている処理装置１２０に対応
して統計情報化し、必要とする情報量を削減する。
【００８４】図２１に、処理装置対応遅延時間統計テー
ブル２０００の構成を示す。処理装置対応遅延時間統計
テーブル２０００には、処理装置１３０に対応して処理
装置遅延時間統計値２１００が記憶される。処理装置遅
延時間統計値２１００は、具体的には、その処理装置１
３０と制御装置１１０との間の各データ転送路２００ご
とに計測したデータ転送路遅延時間３００に関して、統
計処理を行って得られた情報である。より具体的には、
各処理装置との間の各データ転送路について得られたデ
ータ転送路遅延時間３００の最大値２１１０、最小値２
１２０、平均値２１３０等の情報を含む。この統計処理
は、データ転送路遅延時間測定記憶機能ｃ２０１０によ
り実行される。
【００８５】図２２は、データ転送路遅延時間測定記憶
機能ｃ２０１０の処理フローを示すフローチャートであ
る。図２２に示すフローチャートは、第２の実施例にお
けるデータ転送路遅延時間測定記憶機能ｂ１３１０の処
理フローと同様に、第１の実施例の説明に用いた図４に
示すフローチャートと共通する部分が多い。図２２に示
したステップのうち、図４に示した処理ステップと同一
の番号を付した処理ステップでは、図４を用いて説明し
たものと同様の処理が行なわれる。
【００８６】図２２における本実施例の処理と図４に示
す第１の実施例の処理の相違は、処理フローの最後で、
処理装置遅延時間統計値２１００の更新（ステップ２２
００）を行なうか否かにある。
【００８７】ステップ４００乃至４５０は、第１の実施
例において説明したデータ転送路の遅延時間測定のため
の処理と同様である。本実施例においてデータ転送路遅
延時間測定記憶機能ｃ２０２０は、各データ転送路につ
いてデータ転送路遅延時間を求めた後、ステップ２２０
０で、計測したデータ転送路２００の遅延時間の値に対
し、各処理装置に対応して統計処理を施す。そして、統
計処理の結果として各処理装置に対応する処理装置対応
遅延時間統計テーブル２０００内の処理装置遅延時間統
計値２１００を更新する。
【００８８】以下に説明する各処理は、処理装置対応遅
延時間統計テーブル２０００の情報を参照して行なわれ
る点で、上述した第１、及び第２の実施例と異なってい
る。
【００８９】図２３は、遅延時間対応制御機能ｃ２０２
０の処理フローを示すフローチャートである。遅延時間
対応制御機能ｃ２０２０は、ステップ２３００で、処理
中の入出力要求を発行した処理装置１２０に対応する処
理装置遅延時間統計値２１００を処理装置対応遅延時間
統計テーブル２０００から取り出す。ステップ２３１０
では、この取り出した処理装置遅延時間統計値２１００
に応じて、処理中の入出力要求に対する制御を行なう。
【００９０】図２４には、遅延時間対応制御機ｃ２０２
０が有する具体的機能と、その機能に関係して共有メモ
リ１４０に設けられる情報を示している。
【００９１】遅延時間対応制御機ｃ２０２０は、具体的
な機能として、再接続開始時間調節機構ｃ２４００と優
先待ち状態解除機構ｃ２４１０を有する。共有メモリに
設けられる待ち状態入出力要求登録テーブル６０２は、
第１の実施例で説明したものと同様のものを用いること
ができる。
【００９２】図２５は、再接続開始時間調節機構ｃ２４
００の処理フローを示すフローチャートである。再接続
開始時間調節機構ｃ２４００は、ステップ２５００で、
処理装置対応遅延時間統計テーブル２０００から処理中
の入出力要求を発行した処理装置１２０に対応する処理
装置遅延時間統計値２１００をとりだす。この場合取り
出す値としては、最大値２１１０、平均値２１３０のど
ちらを取り出して、使用してもよい。
【００９３】次に、ステップ１０２０で、図１０のステ
ップ１０２０で説明したと同様に、数１に従って再接続
時間を計算する。転送制御プロセッサ１３０は、再接続
開始時間調節機構ｃ２４００による処理結果を用い、記
憶装置１５０へ位置付け要求を発行する。
【００９４】図２６は、優先待ち状態解除機構ｃ２４１
０の処理フローを示すフローチャートである。図２６に
示した各処理ステップのうち、図１２と同一の番号を付
した処理ステップでは、図１２を用いて説明した処理と
同様の処理が行なわれる。本実施例では、優先待ち状態
解除機構ｃ２４１０は、図１２のステップ１２１０、１
２２０に代えて、ステップ２６００を実行する。他のス
テップにおける処理は、第１の実施例と同様であるの
で、詳細な説明は省略する。
【００９５】優先待ち状態解除機構ｃ２４１０は、ステ
ップ２６００において、ステップ１２００で取り出した
各入出力要求ごとに、その入出力要求を発行した処理装
置１２０に対応する処理装置遅延時間統計値２１００を
処理装置対応遅延時間統計テーブル２０００から取り出
す。この場合取り出す値としては、最小値２１２０、平
均値２１３０のどちらを取り出して使用してもよい。
【００９６】これ以降、第１の実施例において、図１２
で説明したと同様に、ベース遅延値をソートし、その大
きい順に入出力要求の待ち状態を解除する。
【００９７】
【発明の効果】本発明によれば、制御装置と処理装置の
間を接続するデータ転送路の長さの許容範囲が拡大し、
データ転送路をデータが伝搬される際に発生する遅延時
間が記憶装置の制御に無視出来ない状態となった場合で
も、遅延時間に応じた処理を行ない、データ転送路の無
駄な占有の防止、あるいは、入出力要求の待ち状態を解
除する際の各入出力要求の間のサービスバランスを図る
ことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の計算機システムの構成
図。
【図２】データ転送路の定義を説明するための概念図。
【図３】データ転送路遅延時間テ−ブル１４１の構成
図。
【図４】データ転送路遅延時間測定記憶機能ａの処理フ
ローを示すフローチャート。
【図５】遅延時間対応制御機能ａの処理フローを示すフ
ローチャート。
【図６】遅延時間対応制御機能ａ及び共有メモリに設け
られる情報を示す概略構成図。
【図７】記憶装置の構成を示す概略構成図。
【図８】記憶媒体上のトラックの構成図。
【図９】レコードの一般的なアクセス例を示すタイミン
グチャート。
【図１０】再接続開始時間調節機構ａの処理フローを示
すフローチャート。
【図１１】待ち状態入出力要求登録テーブルの構成図。
【図１２】優先待ち状態解除機構ａの処理フローを示す
フローチャート。
【図１３】本発明の第２の実施例の計算機システムの構
成図。
【図１４】パスグル−プ対応遅延時間統計テ−ブルの構
成図。
【図１５】デ−タ転送路遅延時間測定記憶機能ｂの処理
フローを示すフローチャート。
【図１６】遅延時間対応制御機能ｂの処理フローを示す
フローチャート。
【図１７】遅延時間対応制御機能ｂ及び共有メモリに設
けられる情報を示す概略構成図。
【図１８】再接続開始時間調節機構ｂの処理フローを示
すフローチャート。
【図１９】優先待ち状態解除機構ｂの処理フローを示す
フローチャート。
【図２０】本発明の第３の実施例の計算機システムの構
成図。
【図２１】処理装置対応遅延時間統計テーブルの構成
図。
【図２１】データ転送路遅延時間測定記憶機能ｃの処理
フローを示すフローチャート。
【図２３】遅延時間対応制御機能ｃの処理フローを示す
フローチャート。
【図２４】遅延時間対応制御機能ｃ及び共有メモリに設
けられる情報を示す概略構成図。
【図２５】再接続開始時間調節機構ｃの処理フローを示
すフローチャート。
【図２６】優先待ち状態解除機構ｃの処理フローを示す
フローチャート。
【符号の説明】
１００・・・記憶装置システム、１１０・・・制御装置、１２
０・・・処理装置、１３０・・・転送制御プロセッサ、１３１
・・・デ−タ転送路遅延時間測定記憶機能ａ、１３２・・・遅
延時間対応制御機能ａ、１４０・・・共有メモリ、１４１・
・・デ−タ転送路遅延時間テ−ブル、１５０・・・記憶装
置、２００・・・デ−タ転送路、１３００・・・パスグル−プ
対応遅延時間統計テ−ブル、１３１０・・・デ−タ転送路
遅延時間測定記憶機能、１３２０・・・遅延時間対応制御
機能ｂ、２０００・・・処理装置対応遅延時間統計テ−ブ
ル、２０１０・・・デ−タ転送路遅延時間測定記憶機能
ｃ、２０２０・・・遅延時間対応制御機能ｃ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の第１の実施例の計算機システムの構成
図。
【図２】データ転送路の定義を説明するための概念図。
【図３】データ転送路遅延時間テ−ブル１４１の構成
図。
【図４】データ転送路遅延時間測定記憶機能ａの処理フ
ローを示すフローチャート。
【図５】遅延時間対応制御機能ａの処理フローを示すフ
ローチャート。
【図６】遅延時間対応制御機能ａ及び共有メモリに設け
られる情報を示す概略構成図。
【図７】記憶装置の構成を示す概略構成図。
【図８】記憶媒体上のトラックの構成図。
【図９】レコードの一般的なアクセス例を示すタイミン
グチャート。
【図１０】再接続開始時間調節機構ａの処理フローを示
すフローチャート。
【図１１】待ち状態入出力要求登録テーブルの構成図。
【図１２】優先待ち状態解除機構ａの処理フローを示す
フローチャート。
【図１３】本発明の第２の実施例の計算機システムの構
成図。
【図１４】パスグル−プ対応遅延時間統計テ−ブルの構
成図。
【図１５】デ−タ転送路遅延時間測定記憶機能ｂの処理
フローを示すフローチャート。
【図１６】遅延時間対応制御機能ｂの処理フローを示す
フローチャート。
【図１７】遅延時間対応制御機能ｂ及び共有メモリに設
けられる情報を示す概略構成図。
【図１８】再接続開始時間調節機構ｂの処理フローを示
すフローチャート。
【図１９】優先待ち状態解除機構ｂの処理フローを示す
フローチャート。
【図２０】本発明の第３の実施例の計算機システムの構
成図。
【図２１】処理装置対応遅延時間統計テーブルの構成
図。
【図２２】データ転送路遅延時間測定記憶機能ｃの処理
フローを示すフローチャート。
【図２３】遅延時間対応制御機能ｃの処理フローを示す
フローチャート。
【図２４】遅延時間対応制御機能ｃ及び共有メモリに設
けられる情報を示す概略構成図。
【図２５】再接続開始時間調節機構ｃの処理フローを示
すフローチャート。
【図２６】優先待ち状態解除機構ｃの処理フローを示す
フローチャート。
【符号の説明】 １００・・・記憶装置システム、１１０・・・制御装置、１２
０・・・処理装置、１３０・・・転送制御プロセッサ、１３１
・・・デ−タ転送路遅延時間測定記憶機能ａ、１３２・・・遅
延時間対応制御機能ａ、１４０・・・共有メモリ、１４１・
・・デ−タ転送路遅延時間テ−ブル、１５０・・・記憶装
置、２００・・・デ−タ転送路、１３００・・・パスグル−プ
対応遅延時間統計テ−ブル、１３１０・・・デ−タ転送路
遅延時間測定記憶機能、１３２０・・・遅延時間対応制御
機能ｂ、２０００・・・処理装置対応遅延時間統計テ−ブ
ル、２０１０・・・デ−タ転送路遅延時間測定記憶機能
ｃ、２０２０・・・遅延時間対応制御機能ｃ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 勝憲 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 白柳 芳朗 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 山本 彰 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】１台以上の記憶装置と制御装置を含み、１
    本以上のデータ転送路により１台以上の処理装置に接続
    された記憶装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    を計測して記憶する手段と、 記憶した前記遅延時間に関する情報にしたがって、前記
    処理装置から前記記憶装置に対して発行された入出力要
    求に対する制御を変更する手段を有することを特徴とす
    る記憶装置システム。
  2. 【請求項２】データ転送に先立ち位置付け処理が必要な
    １台以上の記憶装置と、制御装置を含み、１本以上のデ
    ータ転送路により１台以上の処理装置に接続され、前記
    記憶装置が前記位置付け処理を完了した後、前記記憶装
    置に対し前記処理装置から受け付けた入出力要求に対し
    前記データ転送路を占有させる占有処理を実行する記憶
    装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    を計測して記憶する手段と、 記憶した前記データ転送路の前記遅延時間に関する情報
    にしたがって、前記占有処理の実行開始時間を変更する
    手段を有することを特徴とする記憶装置システム。
  3. 【請求項３】請求項２記載の記憶装置システムにおい
    て、前記実行開始時間を変更する手段は、前記入出力要
    求が使用することを許されているデータ転送路に関し
    て、記憶した前記遅延時間に関する情報の最大値を基
    に、前記占有処理の実行開始時間を変更することを特徴
    とする記憶装置システム。
  4. 【請求項４】請求項２記載の記憶装置システムにおい
    て、前記実行開始時間を変更する手段は、前記入出力要
    求が使用することを許されているデータ転送路に関し
    て、記憶した前記遅延時間に関する情報の平均値を基
    に、前記占有処理の実行開始時間を変更することを特徴
    とする記憶装置システム。
  5. 【請求項５】１台以上の記憶装置と制御装置を含み、１
    本以上のデータ転送路により複数の処理装置に接続され
    た記憶装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    を計測して記憶する手段と、 前記記憶装置に対して、前記処理装置から受け付けた入
    出力要求の処理を完了させた時、前記記憶装置に対して
    受付け待ち状態にしていた他の複数の入出力要求の待ち
    の解除処理の優先付けを、待ち状態にしていた前記入出
    力要求が使用することを許されているデータ転送路に関
    して記憶した前記遅延時間に関する情報に基づいて変更
    する手段を有することを特徴とする記憶装置システム。
  6. 【請求項６】請求項５記載の記憶装置システムにおい
    て、前記記憶装置に対して、前記処理装置から受け付け
    た入出力要求の処理を完了させた時、前記記憶装置に対
    して受付け待ち状態にしていた他の複数の入出力要求の
    待ちの解除処理の優先付けを、待ち状態にしていた前記
    入出力要求が使用することを許されているデータ転送路
    に関して、記憶した前記遅延時間に関する情報の平均
    値、あるいは、最小値にしたがって、変更する手段を有
    することを特徴とする記憶装置システム。
  7. 【請求項７】１台以上の記憶装置と制御装置を含み、１
    本以上のデータ転送路により１台以上の処理装置に接続
    され、前記処理装置のそれぞれから前記記憶装置のぞれ
    ぞれに入出力要求を発行する際、使用が許可されている
    前記データ転送路の集合が定められた記憶装置システム
    であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記処理装置のそれぞれから前記
    記憶装置のぞれぞれに入出力要求を発行する際、前記使
    用が許可されているデータ転送路の集合ごとに、記憶し
    た前記遅延時間に関する情報から統計情報を作成して記
    憶する手段と、 前記統計情報にしたがって、前記処理装置から前記記憶
    装置に発行された入出力要求に対する制御を変更する手
    段とを有することを特徴とする記憶装置システム。
  8. 【請求項８】データ転送に先立ち位置付け処理が必要な
    １台以上の記憶装置と制御装置を含み、１本以上のデー
    タ転送路により１台以上の処理装置に接続され、前記記
    憶装置が前記位置付け処理を完了した後、前記記憶装置
    に対し前記処理装置から受け付けた入出力要求に対し前
    記データ転送路を占有させる占有処理を実行し、前記処
    理装置のそれぞれから前記記憶装置のぞれぞれに入出力
    要求を発行する際、使用が許可されている前記データ転
    送路の集合が定められた記憶装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記処理装置のそれぞれから前記
    記憶装置のぞれぞれに入出力要求を発行する際に使用が
    許可されている前記データ転送路の前記集合ごとに、記
    憶した前記遅延時間に関する情報から統計情報を作成し
    て記憶する手段と、 前記統計情報にしたがって、前記占有処理の実行開始時
    間を変更する手段とを有することを特徴とする記憶装置
    システム。
  9. 【請求項９】請求項８記載の記憶装置システムにおい
    て、前記記憶する手段は、前記統計情報として、前記処
    理装置のそれぞれから前記記憶装置のぞれぞれに入出力
    要求を発行する際に使用が許可されている前記データ転
    送路の前記集合の前記遅延時間の最大値を記憶すること
    を特徴とする記憶装置システム。
  10. 【請求項１０】請求項９記載の前記記憶装置システムに
    おいて、前記実行開始時間を変更する手段は、記憶した
    前記遅延時間の最大値にしたがって、前記占有処理の実
    行開始時間を変更することを特徴とする記憶装置システ
    ム。
  11. 【請求項１１】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により複数の処理装置に接続さ
    れ、前記処理装置のそれぞれから前記記憶装置ぞれぞれ
    に入出力要求を発行する際、使用が許可されている前記
    データ転送路の集合が定められた記憶装置システムであ
    って、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記処理装置のそれぞれから前記
    記憶装置のぞれぞれに入出力要求を発行する際、使用が
    許可されている前記データ転送路の前記集合ごとに、記
    憶した前記遅延時間に関する情報から統計情報を作成し
    て記憶する手段と、 前記記憶装置に対して、前記処理装置から受け付けた入
    出力要求の処理を完了させた時、記憶した前記統計情報
    にしたがって前記記憶装置に対して受付け、待ち状態に
    していた他の複数の入出力要求の待ちの解除処理の優先
    付けを変更する手段を有することを特徴とする記憶装置
    システム。
  12. 【請求項１２】請求項１１記載の記憶装置システムにお
    いて、前記記憶する手段は前記統計情報として、前記処
    理装置のそれぞれから前記記憶装置のぞれぞれに入出力
    要求を発行する際、使用が許可されている前記データ転
    送路の前記集合の前記遅延時間の平均値、あるいは、最
    小値を記憶し、前記変更する手段は、前記記憶装置に対
    して、前記処理装置から受け付けた入出力要求の処理を
    完了させた時、記憶した前記遅延時間の前記平均値、あ
    るいは、前記最小値に基づいて、前記記憶装置に対して
    受付け、待ち状態にしていた他の複数の入出力要求の待
    ちの解除処理の優先付けを変更することを特徴とする記
    憶装置システム。
  13. 【請求項１３】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により１台以上の処理装置に接
    続された記憶装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記データ転送路が接続された前
    記処理装置ごとに、記憶した前記遅延時間に関する情報
    から統計情報を作成して記憶する手段と、 記憶した前記遅延時間に関する情報の前記統計情報にし
    たがって、前記処理装置から前記記憶装置に発行された
    入出力要求に対する制御を変更する手段を有することを
    特徴とする記憶装置システム。
  14. 【請求項１４】データ転送に先立ち位置付け処理が必要
    な１台以上の記憶装置と制御装置を含み、１本以上のデ
    ータ転送路により１台以上の処理装置に接続され、前記
    記憶装置が前記位置付け処理を完了した後、前記記憶装
    置に対し前記処理装置から受け付けた入出力要求に対し
    前記データ転送路を占有させる占有処理を実行する記憶
    装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記データ転送路が接続された前
    記処理装置ごとに、記憶した前記遅延時間に関する情報
    から統計情報を作成して記憶する手段と、 記憶した前記データ転送路の前記遅延時間に関する情報
    の前記統計情報にしたがって、前記占有処理の実行開始
    時間を変更する手段を有することを特徴とする記憶装置
    システム。
  15. 【請求項１５】請求項１４記載の記憶装置システムにお
    いて、前記記憶する手段は、前記統計情報として、前記
    データ転送路が接続された前記処理装置ごとに前記遅延
    時間の最大値を記憶することを特徴とする記憶装置シス
    テム。
  16. 【請求項１６】請求項１５記載の記憶装置システムにお
    いて、前記変更する手段は、記憶した前記遅延時間の最
    大値にしたがって、前記占有処理の実行開始時間を変更
    することを特徴とする記憶装置システム。
  17. 【請求項１７】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により複数の処理装置に接続し
    た記憶装置システムであって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記データ転送路が接続された前
    記処理装置ごとに、記憶した前記遅延時間に関する情報
    から統計情報を作成して記憶する手段と、 前記記憶装置に対して、前記処理装置から受け付けた入
    出力要求の処理を完了させた時、記憶した前記遅延時間
    に関する情報の前記統計情報にしたがって、前記記憶装
    置に対して受付け、待ち状態にしていた他の複数の入出
    力要求の待ちの解除処理の優先付けを変更する手段を有
    することを特徴とする記憶装置システム。
  18. 【請求項１８】請求項１１記載の記憶装置システムにお
    いて、前記記憶する手段は、前記統計情報として、前記
    データ転送路が接続された前記処理装置ごとに、前記遅
    延時間の平均値、あるいは、最小値を記憶し、前記変更
    する手段は、前記記憶装置に対して、前記処理装置から
    受け付けた入出力要求の処理を完了させた時、記憶した
    前記遅延時間の前記平均値、あるいは、前記最小値にし
    たがって、前記記憶装置に対して受付、待ち状態にして
    いた他の複数の入出力要求の待ちの解除処理の優先付け
    を変更する手段を有することを特徴とする記憶装置シス
    テム。
  19. 【請求項１９】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により１台以上の処理装置に接
    続された記憶装置システムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    を計測して記憶するステップと、 記憶した前記遅延時間に関する情報にしたがって、前記
    処理装置から前記記憶装置に対して発行された入出力要
    求に対する制御を変更するステップを有することを特徴
    とする記憶装置システムの制御方法。
  20. 【請求項２０】データ転送に先立ち位置付け処理が必要
    な１台以上の記憶装置と制御装置を含み、１本以上のデ
    ータ転送路により１台以上の処理装置に接続され、前記
    記憶装置が前記位置付け処理を完了した後、前記記憶装
    置に対し前記処理装置から受け付けた入出力要求に対し
    前記データ転送路を占有させる占有処理を実行する記憶
    装置システムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    を計測して記憶するステップと、 記憶した前記データ転送路の前記遅延時間に関する情報
    にしたがって、前記占有処理の実行開始時間を変更する
    ステップを有することを特徴とする記憶装置システムの
    制御方法。
  21. 【請求項２１】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により複数の処理装置に接続さ
    れた記憶装置システムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    を計測して記憶するステップと、 前記記憶装置に対して、前記処理装置から受け付けた入
    出力要求の処理を完了させた時、待ち状態にしていた前
    記入出力要求が使用することを許されているデータ転送
    路に関して、記憶した前記遅延時間に関する情報にした
    がって、前記記憶装置に対して受付け、待ち状態にして
    いた他の複数の入出力要求の待ちの解除処理の優先付け
    を変更するステップを有することを特徴とする記憶装置
    システムの制御方法。
  22. 【請求項２２】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により１台以上の処理装置に接
    続され、前記処理装置のそれぞれから前記記憶装置のぞ
    れぞれに入出力要求を発行する際、使用が許可されてい
    る前記データ転送路の集合が定められた記憶装置システ
    ムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記処理装置のそれぞれから前記
    記憶装置のぞれぞれに入出力要求を発行する際、使用が
    許可されている前記データ転送路の前記集合ごとに、記
    憶した前記遅延時間に関する情報から統計情報を作成し
    て記憶するステップと、 記憶した前記遅延時間に関する情報の前記統計情報にし
    たがって、前記処理装置から前記記憶装置に発行された
    入出力要求に対する制御を変更するステップを有するこ
    とを特徴とする記憶装置システムの制御方法。
  23. 【請求項２３】データ転送に先立ち位置付け処理が必要
    な１台以上の記憶装置と制御装置を含み、１本以上のデ
    ータ転送路により１台以上の処理装置に接続され、前記
    記憶装置が前記位置付け処理を完了した後、前記記憶装
    置に対し前記処理装置から受け付けた入出力要求に対し
    前記データ転送路を占有させる占有処理を実行し、前記
    処理装置のそれぞれから前記記憶装置のぞれぞれに入出
    力要求を発行する際、使用が許可されている前記データ
    転送路の集合が定められた記憶装置システムの制御方法
    であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記処理装置のそれぞれから前記
    記憶装置のぞれぞれに入出力要求を発行する際、使用が
    許可されている前記データ転送路の前記集合ごとに、記
    憶した前記遅延時間に関する情報から統計情報を作成し
    て記憶するステップと、 記憶した前記データ転送路の前記遅延時間に関する情報
    の前記統計情報にしたがって、前記占有処理の実行開始
    時間を変更するステップを有することを特徴とする記憶
    装置システムの制御方法。
  24. 【請求項２４】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により複数の処理装置に接続さ
    れ、前記処理装置のそれぞれから前記記憶装置のぞれぞ
    れに入出力要求を発行する際、使用が許可されている前
    記データ転送路の集合が定められた記憶装置システムの
    制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記処理装置のそれぞれから前記
    記憶装置のぞれぞれに入出力要求を発行する際、使用が
    許可されている前記データ転送路の前記集合ごとに、記
    憶した前記遅延時間に関する情報から統計情報を作成し
    て記憶するステップと、 前記記憶装置に対して、前記処理装置から受け付けた入
    出力要求の処理を完了させた時、記憶した前記遅延時間
    に関する情報の前記統計情報にしたがって、前記記憶装
    置に対して受付け、待ち状態にしていた他の複数の入出
    力要求の待ちの解除処理の優先付けを変更するステップ
    を有することを特徴とする記憶装置システムの制御方
    法。
  25. 【請求項２５】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により１台以上の処理装置に接
    続された記憶装置システムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記データ転送路が接続された前
    記処理装置ごとに、記憶した前記遅延時間に関する情報
    から統計情報を作成して記憶するステップと、 記憶した前記遅延時間に関する情報の前記統計情報にし
    たがって、前記処理装置から前記記憶装置に発行された
    入出力要求に対する制御を変更するステップを有するこ
    とを特徴とする記憶装置システムの制御方法。
  26. 【請求項２６】データ転送に先立ち位置付け処理が必要
    な１台以上の記憶装置と制御装置を含み、１本以上のデ
    ータ転送路により１台以上の処理装置に接続され、前記
    記憶装置が前記位置付け処理を完了した後、前記記憶装
    置に対し前記処理装置から受け付けた入出力要求に対し
    前記データ転送路を占有させる占有処理を実行する記憶
    装置システムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記データ転送路が接続された前
    記処理装置ごとに、記憶した前記遅延時間に関する情報
    から統計情報を作成して記憶するステップと、 記憶した前記データ転送路の前記遅延時間に関する情報
    の前記統計情報にしたがって、前記占有処理の実行開始
    時間を変更するステップを有することを特徴とする記憶
    装置システムの制御方法。
  27. 【請求項２７】１台以上の記憶装置と制御装置を含み、
    １本以上のデータ転送路により複数の処理装置に接続し
    た記憶装置システムの制御方法であって、 前記データ転送路のそれぞれに対し、前記データ転送路
    をデータが伝搬される際に生ずる遅延時間に関する情報
    の計測と記憶を行い、前記データ転送路が接続された前
    記処理装置ごとに、記憶した前記遅延時間に関する情報
    から統計情報を作成して記憶するステップと、 前記記憶装置に対して、前記処理装置から受け付けた入
    出力要求の処理を完了させた時、記憶した前記遅延時間
    に関する情報の前記統計情報にしたがって、前記記憶装
    置に対して受付け、待ち状態にしていた他の複数の入出
    力要求の待ちの解除処理の優先付けを変更するステップ
    を有することを特徴とする記憶装置システムの制御方
    法。
JP5151786A 1993-06-23 1993-06-23 記憶装置システム及びその制御方法 Pending JPH0713905A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5151786A JPH0713905A (ja) 1993-06-23 1993-06-23 記憶装置システム及びその制御方法
US08/262,904 US5561825A (en) 1993-06-23 1994-06-21 Storage system and method of remotely controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5151786A JPH0713905A (ja) 1993-06-23 1993-06-23 記憶装置システム及びその制御方法

Publications (1)

Publication Number Publication Date
JPH0713905A true JPH0713905A (ja) 1995-01-17

Family

ID=15526268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5151786A Pending JPH0713905A (ja) 1993-06-23 1993-06-23 記憶装置システム及びその制御方法

Country Status (2)

Country Link
US (1) US5561825A (ja)
JP (1) JPH0713905A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834034B2 (en) 2001-02-21 2004-12-21 Matsushita Electric Industrial Co., Ltd. Optical disk data erasing apparatus and optical disk data erasing method

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828902A (en) * 1994-06-10 1998-10-27 Matsushita Electric Ind. Disc control device having reduced seek time by scheduling disc read requests
US5860022A (en) * 1994-07-26 1999-01-12 Hitachi, Ltd. Computer system and method of issuing input/output commands therefrom
US5805787A (en) * 1995-12-29 1998-09-08 Emc Corporation Disk based disk cache interfacing system and method
US5892981A (en) * 1996-10-10 1999-04-06 Hewlett-Packard Company Memory system and device
US6226726B1 (en) * 1997-11-14 2001-05-01 Lucent Technologies, Inc. Memory bank organization correlating distance with a memory map
DE19756556A1 (de) * 1997-12-18 1999-06-24 Gierth Robert Christian Rechnergestütztes Datenerfassungs-, Datenauswertungs-, und Kommunikationssystem für Nutzer einer Liegenschaft
US6173345B1 (en) * 1998-11-03 2001-01-09 Intel Corporation Method and apparatus for levelizing transfer delays for a channel of devices such as memory devices in a memory subsystem
US7228538B1 (en) 2000-05-02 2007-06-05 International Business Machines Corporation Method, system, and program for updating firmware to a storage system comprised of multiple controllers
US6393535B1 (en) 2000-05-02 2002-05-21 International Business Machines Corporation Method, system, and program for modifying preferred path assignments to a storage device
US6601128B1 (en) 2000-05-02 2003-07-29 International Business Machines Corporation Method, system, program, and data structure for selecting a preferred path to a storage device
US6684270B1 (en) * 2000-06-02 2004-01-27 Nortel Networks Limited Accelerated file system that recognizes and reroutes uncontested read operations to a second faster path for use in high-capacity data transfer systems
US7275100B2 (en) 2001-01-12 2007-09-25 Hitachi, Ltd. Failure notification method and system using remote mirroring for clustering systems
DE10210712A1 (de) * 2002-03-12 2003-10-02 Deutsche Telekom Ag Verfahren zur Übertragung von Messdaten von einem Messrechner zu einem Steuerrechner eines Messsystems
US7076687B2 (en) * 2002-10-16 2006-07-11 Hitachi, Ltd. System and method for bi-directional failure detection of a site in a clustering system
US7137042B2 (en) 2004-03-17 2006-11-14 Hitachi, Ltd. Heartbeat apparatus via remote mirroring link on multi-site and method of using same
US7343356B2 (en) 2004-04-30 2008-03-11 Commvault Systems, Inc. Systems and methods for storage modeling and costing
US20060020720A1 (en) * 2004-07-23 2006-01-26 Lsi Logic Corporation Multi-controller IO shipping
US20110010518A1 (en) * 2005-12-19 2011-01-13 Srinivas Kavuri Systems and Methods for Migrating Components in a Hierarchical Storage Network
JP5609490B2 (ja) * 2010-09-27 2014-10-22 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
CN104871145A (zh) * 2012-12-20 2015-08-26 马维尔国际贸易有限公司 网络设备中的存储器共享
US10379988B2 (en) 2012-12-21 2019-08-13 Commvault Systems, Inc. Systems and methods for performance monitoring
US10275320B2 (en) 2015-06-26 2019-04-30 Commvault Systems, Inc. Incrementally accumulating in-process performance data and hierarchical reporting thereof for a data stream in a secondary copy operation
US10176036B2 (en) 2015-10-29 2019-01-08 Commvault Systems, Inc. Monitoring, diagnosing, and repairing a management database in a data storage management system
US10268615B2 (en) * 2017-08-22 2019-04-23 International Business Machines Corporation Determining timeout values for computing systems
US10831591B2 (en) 2018-01-11 2020-11-10 Commvault Systems, Inc. Remedial action based on maintaining process awareness in data storage management
US20200192572A1 (en) 2018-12-14 2020-06-18 Commvault Systems, Inc. Disk usage growth prediction system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218759A (en) * 1978-06-30 1980-08-19 International Business Machines Corporation Sync in-sync out calibration for cable length delays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834034B2 (en) 2001-02-21 2004-12-21 Matsushita Electric Industrial Co., Ltd. Optical disk data erasing apparatus and optical disk data erasing method
US7079462B2 (en) 2001-02-21 2006-07-18 Matsushita Electric Industrial Co., Ltd. Optical disk data erasing apparatus and optical disk data erasing method
US7079463B2 (en) 2001-02-21 2006-07-18 Matsushita Electric Industrial Co., Ltd. Optical disk data erasing apparatus and optical disk data erasing method

Also Published As

Publication number Publication date
US5561825A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
JPH0713905A (ja) 記憶装置システム及びその制御方法
US6230239B1 (en) Method of data migration
US5388219A (en) Efficient channel and control unit for host computer
KR100701419B1 (ko) 호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치
US6665740B1 (en) Logical volume selection in a probability-based job scheduler
JP4252139B2 (ja) 記憶装置システム
KR19980042453A (ko) 데이타 처리시스템에서 복수개의 메모리 억세스 리퀘스트신호를리오더링하는 방법
US7032069B2 (en) RAID apparatus and access control method therefor which balances the use of the disk units
JP2780821B2 (ja) オンライン中のダンプ方式およびディスクサブシステム
JP3027843B2 (ja) バススヌ−プ方法
US20020078163A1 (en) Communicating between zones of a central processing complex
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
JPH04284529A (ja) 光ディスクアクセス装置
JP2786175B2 (ja) 情報処理システム
JPH05108274A (ja) 並列デイスク制御方法および並列デイスク制御装置
JPH08249269A (ja) Ｄｍａ転送制御方法及びｄｍａ転送制御装置
KR102280241B1 (ko) 메모리 액세스 제어 시스템, 메모리 액세스 제어 장치 및 이를 이용한 메모리 액세스 제어 방법
JPH0619625A (ja) 磁気ディスクの多重制御方式
JP2000250713A (ja) ディスクアレイ制御装置
JP2929967B2 (ja) ファイルシステム
Ganpule Interconnection of functional units in a multicomputer system
JPH02291039A (ja) メモリ制御システム
JP2023130038A (ja) ディスクアレイ装置、負荷分散方法、及び負荷分散プログラム
JP2732951B2 (ja) データ転送制御方法
JPH07121307A (ja) 多重化ディスク装置