JPH07135207A - 半導体装置の製造方法及びその製造装置 - Google Patents

半導体装置の製造方法及びその製造装置

Info

Publication number
JPH07135207A
JPH07135207A JP28231893A JP28231893A JPH07135207A JP H07135207 A JPH07135207 A JP H07135207A JP 28231893 A JP28231893 A JP 28231893A JP 28231893 A JP28231893 A JP 28231893A JP H07135207 A JPH07135207 A JP H07135207A
Authority
JP
Japan
Prior art keywords
gas
reaction furnace
film
semiconductor device
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28231893A
Other languages
English (en)
Inventor
Hiroyuki Yoshida
裕行 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28231893A priority Critical patent/JPH07135207A/ja
Publication of JPH07135207A publication Critical patent/JPH07135207A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 ゲート絶縁膜に用いるシリコン窒化膜を生成
する減圧CVD装置のガス供給系を改善し、シリコン窒
化膜表面に発生するSiリッチ膜の生成を防止し得る半
導体装置の製造方法及びその製造装置を提供する。 【構成】 反応炉204と、この反応炉204に接続さ
れるとともに、所定の長さを有するNH3 ガス配管21
0と、このNH3 ガス配管210に接続されるととも
に、反応炉204から所定の距離を有するNH3 ガスの
ストップバルブ213と、反応炉204の導入口の直近
に配置されるSiH2 Cl2 ガスのストップバルブ22
0とを設け、シリコン窒化膜表面に発生するSiリッチ
膜の生成を防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電気特性の安定した半
導体装置(半導体デバイス)の製造装置とその製造方法
に関するものである。
【0002】
【従来の技術】半導体装置の高性能化に伴い、ゲート絶
縁膜として、一般的にSiO2 膜が用いられているが、
そのSi 2 膜が薄膜化されてきており、それによりゲ
ート絶縁耐圧が低下してきている。このゲート絶縁耐圧
の低下対策として、図2に示すように、半導体基板10
1、ドレイン・ソース領域102、ゲート酸化膜、ゲー
ト電極103を有するMOS型半導体装置において、ゲ
ート絶縁膜としてSiO2 膜104とSi3 4 膜10
5の2層構造が広く採用されるようになってきている。
【0003】しかし、このようなゲート絶縁膜と、Al
や多結晶Si等のゲート電極103との間にSi3 4
膜105を挟む構造では、ゲート電極103を半導体基
板101に対して正のバイアスを印加すると、ゲート電
極103から正の電荷がゲート絶縁膜側へ注入されやす
くなり、注入された正の電荷がSi3 4 膜105を通
過して、その一部がSiO2 膜104中に一般に存在す
る正電荷のトラップ準位110に捕獲され、MOS型半
導体装置の閾値電圧VT の変動を引き起こす場合があ
る。
【0004】この現象はゲート電極103からゲート絶
縁膜に正電荷が流れ込む時のバリアの高さが、SiO2
膜104よりSi3 4 膜105の方が低いためである
と一般的に言われている。したがって、この対策とし
て、特にゲートに高電界が加わる半導体装置において
は、図3に示すように、Si3 4 膜105の表面を酸
化する等して、更に、Si3 4 膜105の表面に、薄
いSiO2 膜106を形成する方法が一般的である。す
なわち、ゲート絶縁膜がSiO2 /Si3 4 /SiO
2 の3層構造となる。
【0005】
【発明が解決しようとする課題】しかしながら、上記し
た従来のMOS型半導体装置の製造方法においては、S
3 4 膜105上に、更にSiO2 膜106を形成す
る必要があるため、その分、MOS型半導体装置のコン
ダクタンスβ値が低下し、高性能化の大きな障害となっ
てしまう。
【0006】更に、そのSiO2 膜106を形成するた
めの工程も増加することになる。また、Si3 4 膜1
05上を酸化して、そのSi3 4 膜105の表面にS
iO2 膜を生成する場合、そのSiO2 膜105の膜厚
がバラツキ、MOS型半導体装置の閾値電圧VT 値、M
OS型半導体装置のコンダクタンスβ値等の電気的特性
のバラツキの原因となり、トラブルが発生する場合があ
る。
【0007】そこで、これらのゲート電極からゲート絶
縁膜であるSi3 4 膜中へ正電荷が注入されやすくな
る原因と、Si3 4 膜上を酸化して、その表面にSi
2膜を生成する場合のSiO2 膜厚のバラツキの原因
を詳細に検討した。すなわち、図4にシリコン窒化(S
3 4 )膜を生成する減圧CVD装置の一般的な概略
図を示す。
【0008】図4に示すように、Si3 4 膜を生成し
ようとするウエハ201をボート202に装填し、反応
炉204の中に入れる。反応炉204内はヒーター20
3によって、800℃程度に加熱され、更に、真空引き
管205、開かれた真空排気バルブ207を介して真空
ポンプ206によって減圧される。このような状態で、
Si3 4 膜生成に必要なガス、例えばSiH2 Cl2
ガス及びNH3 ガスが、フローメーター215,216
により、ガス流量を抑制して反応炉204内に、別々の
配管209,210で導入され、Si3 4 膜がウエハ
に生成される。Si3 4 膜生成後は各々のガスのスト
ップバルブ212,213を閉じて、真空ポンプ206
の真空排気バルブ207も閉じてから、フローメーター
214、開かれたストップバルブ211、配管208を
介して、N2の不活性ガスを反応炉204内に導入し、
反応炉204内を大気圧にしてから、ウエハ201を取
り出すことになる。
【0009】この一連の工程の中でSi3 4 膜を生成
後に、各々のガスをストップバルブで閉じるわけである
が、一般的に減圧CVD装置はガス制御系と反応炉に分
かれており、各々のガスのストップバルブは、そのガス
制御系に設置しているので、ガスのストップバルブ21
2,213と反応炉204までの距離は長く、細い配管
209,210で接続されている。
【0010】したがって、SiH2 Cl2 のストップバ
ルブ212から、反応炉204までのガス配管209の
長さ分だけ、そこにSiH2 Cl2 ガスが溜まったまま
になる。たとえ、真空ポンプ206で真空引きを行なっ
ても、ガスの配管209は細く長いため、完全に引きき
れないことになる。特に、NH3 ガスよりSiH2 Cl
2 ガスは粘性が高く、配管内で簡単に液化しやすいた
め、配管内にガスが残留し易くなってしまう。
【0011】よって、ガスストップ後、反応炉204内
をN2 等で大気圧にしウエハ201を取り出す間に、特
にSiH4 Cl2 ガスが微量ながら反応炉204内に供
給され続け、反応炉204内は常に800℃程度の高温
になっているため、SiH4Cl2 ガスが反応炉204
内で熱分解し、Siリッチな膜がSi3 4 膜表面に生
成されてしまうことが明らかになった。
【0012】このように、Si3 4 膜表面にSiリッ
チ膜が発生すると、まず、この上に直接ゲート電極を設
けると、前に述べたゲート電極からゲート絶縁膜に正電
荷が流れ込む時のバリアの高さが、Siリッチ膜のた
め、更に低くなり、ゲート絶縁膜中への注入正電荷が増
大し、SiO2 膜中への捕獲電荷量も多くなり、MOS
型半導体装置の閾値電圧VT 値変動も大きくなってしま
う。
【0013】また、Si3 4 膜の表面を酸化して、表
面にSiO2 膜を形成する場合でもSi3 4 膜表面に
発生するSiリッチ膜の厚さや膜質によって、Si3
4 膜の表面のSiO2 膜厚がバラツクことになることが
解った。本発明は、以上述べた問題点を解決するため、
シリコン窒化膜を生成する減圧CVD装置のガス供給系
を改善し、シリコン窒化膜表面に発生するSiリッチ膜
の生成を防止し得る、半導体装置の製造方法及びその製
造装置を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明は、上記目的を達
成するために、シラン系ガスとNH3 ガスを高温・減圧
下の反応炉内に導入して反応炉内に装填したウエハにシ
リコン窒化膜を生成する半導体装置の製造方法におい
て、前記シリコン窒化膜を所定の厚さに生成する工程
と、該シリコン窒化膜表面へのシリコンリッチ膜の形成
を防止する工程とを施すようにしたものである。
【0015】また、シラン系ガスとNH3 ガスを高温・
減圧下の反応炉内に導入して該反応炉内に装填したウエ
ハにシリコン窒化膜を生成する半導体装置の製造装置に
おいて、反応炉と、該反応炉に接続されるとともに、所
定の長さを有するNH3 ガス配管と、該NH3 ガス配管
に接続されるとともに、前記反応炉から所定の距離を有
するNH3 ガスのストップバルブと、前記反応炉の導入
口の直近に配置されるシラン系ガスのストップバルブと
を設けるようにしたものである。
【0016】更に、シラン系ガスとNH3 ガスを高温・
減圧下の反応炉内に導入して該反応炉内に装填したウエ
ハにシリコン窒化膜を生成する半導体装置の製造装置に
おいて、反応炉と、該反応炉に接続されるとともに、所
定の長さを有するNH3 ガス配管と、該NH3 ガス配管
に接続されるとともに、前記反応炉から所定の距離を有
するNH3 ガスのストップバルブと、前記反応炉に接続
されるとともに、所定の長さを有するパージ用不活性ガ
ス兼シラン系ガス配管と、該パージ用不活性ガス兼シラ
ン系ガス配管に導出口が接続されるとともに、一方の導
入口にパージ用不活性ガス配管が接続され、他方の導入
口にシラン系ガスが接続される三方弁と、前記パージ用
不活性ガス配管に接続されるパージ用不活性ガスのスト
ップバルブとを設けるようにしたものである。
【0017】
【作用】本発明によれば、上記したように、Si3 4
膜を生成する減圧CVD装置において、SiH2 Cl2
などのシラン系のガスのストップバルブを、Si3 4
膜を生成する高温で減圧された反応炉のガス導入孔の直
近に設けることにより、シラン系ガス配管内に滞留して
いるシラン系ガスが反応炉内に流入するのを防ぎ、生成
されるSi3 4 膜の表面層へのSiリッチ膜の発生を
なくすことができる。
【0018】また、シラン系ガスとNH3 ガスを高温・
減圧下の反応炉内に導入して、該反応炉内に装填したウ
エハにSi3 4 膜を生成する工程において、Si3
4 膜を所定の厚さに生成した後、シラン系ガスを止め、
その後シラン系ガスのストップバルブと反応炉の間のシ
ラン系ガス配管にパージ用不活性ガスを導入して、その
配管内に滞留しているシラン系ガスと反応させるため、
Si3 4 膜表面にSiリッチ膜が形成されることはな
くなる。
【0019】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の第1の実施例を
示すシリコン窒化(Si3 4 )膜を生成する減圧CV
D装置の構成図である。この実施例では、SiH2 Cl
2 ガスのストップバルブ220を反応炉204のガス導
入孔の直近に設置する。以下、詳しく述べる。
【0020】まず、従来技術と同じように、加熱用ヒー
ター203により加熱された反応炉204に、Si3
4 膜を生成すべきウエハ201をボート202に装填し
送入する。この状態で真空引き管205の真空排気バル
ブ207を開き、真空ポンブ206により反応炉204
内を真空排気する。その後、SiH2 Cl2 ガスとNH
3 ガスをフローメーター215,216でガス流量を制
御しながら、ストップバルブ220,213を開き、反
応炉204内にガスを導入して、減圧下で、それぞれの
ガスを熱分解と反応を起こさせ、反応炉204内のウエ
ハ201にSi3 4 膜を必要厚さに生成する。
【0021】その後、ストップバルブ220,213を
閉じ、反応炉204内を真空排気し、真空排気バルブ2
07を閉じてから、N2 ガスをフローメーター214で
流量制御しながら、N2 ガスのストップバルブ211を
開き、反応炉204内に流し、反応炉204内を大気圧
にしてから、ウエハ201を反応炉204から取り出す
ことになる。
【0022】なお、図1において、208はN2 ガスの
配管、210はNH3 ガスの配管、221はSiH2
2 ガスのフローメーター215とストップバルブ22
0間の配管である。ここで、本実施例では、SiH2
2 ガスのストップバルブ220を、反応炉204のガ
ス導入孔の直近に配置するようにしているため、Si3
4 膜生成後にSiH2 Cl2 ガスのストップバルブ2
20を閉じ、反応炉204内を真空ポンプ206で真空
排気するが、この時、SiH2 Cl2 ガスのストップバ
ルブ220以降の配管がきわめて短いので、そこに滞留
しているSiH2 Cl2 ガスは瞬時に反応炉204内に
引かれるので、従来技術のように、SiH2 Cl2 ガス
のストップバルブが閉じた後も、長い配管内に滞留して
いるSiH2 Cl2 ガスが、微量に反応炉204内に流
れ込んで、反応炉204内にあるSi3 4 膜を生成し
たウエハ201上に、更に、Siリッチ膜を生成するこ
とがなくなることが確かめられた。
【0023】ただし、この場合、反応炉のガス導入孔の
直近は反応炉の昇温用ヒーターにより、約100℃程度
の温度になっているので、そこに配置するストップバル
ブは高温に耐えられるバルブを用いることが必要であ
る。図5は本発明の第2の実施例を示すシリコン窒化
(Si3 4 )膜を生成する減圧CVD装置の構成図で
ある。なお、ここで、前記した装置の部分と同じ部分に
は同じ番号を付し、その説明は省略する。
【0024】この実施例では、SiH2 Cl2 ガスのス
トップバルブ以降の配管内に残留したSiH2 Cl2
スのパージをより完全にする。以下、詳しく述べる。図
5に示すように、SiH2 Cl2 ガスのストップバルブ
230を三方弁として配置する。つまり、各々SiH2
Cl2 ガスの導入口、N2 ガスの導入口、SiH2 Cl
2 ガス又はN2 ガスの導出口にそれぞれ接続する。
【0025】このように配管すれば、従来技術と同じよ
うに、まず、高温・減圧下の反応炉204へ、SiH2
Cl2 ガスとNH3 ガスを導入し、反応炉204内のウ
エハ201にSi3 4 膜を必要厚さだけ生成した後、
まず、NH3 のストップバルブ213は開のままにし
て、NH3 ガスをそのまま反応炉204内に導入し続け
ながら、SiH2 Cl2 ガスの三方弁230を切り換
え、SiH2 Cl2 ガスをストップさせ、代わりにN2
ガスを反応炉204内に導入する。
【0026】したがって、SiH2 Cl2 ガスの三方弁
230以降の配管(SiH2 Cl2ガス又はN2 ガスの
配管)232の中に滞留しているSiH2 Cl2 ガス
は、N 2 ガスにより、強制的に反応炉204内に押し出
され、反応炉204内でNH3ガスと熱分解・反応が起
こり、SiH3 Cl4 が生成され、Siリッチ膜が形成
されることはなくなる。なお、231はフローメーター
215と三方弁230間の配管である。
【0027】このように構成すれば、短時間に配管内に
滞留しているSiH2 Cl2 ガスを全て反応炉204内
に押し出すことになる。その後、NH3 ガスとN2 ガス
のストップバルブ213,211を閉じ、以降は、従来
技術と同じように、反応炉内を真空ポンプ206で真空
排気する。そして、真空排気バルブ207を閉じてから
2 ガスを再びストップバブルブ211を開き、三方弁
230を通して反応炉204内に導入し、反応炉204
内が大気圧になってから、反応炉204内のウエハ20
1を取り出すようにする。
【0028】このように構成することにより、先に述べ
た第1の実施例のように、SiH2Cl2 ガスのストッ
プバルブを高温な反応炉へのガス導入孔直近に配置する
ことなく、Si3 4 膜表面へのSiリッチ膜の生成を
なくすことができる。上記した実施例においては、Si
3 4 膜生成ガスとして、SiH2 Cl2 ガスを例に説
明したが、SiH4 等シラン系のガスを使用する場合も
同様な効果を奏することができる。
【0029】また、本発明のデバイスへの適用として、
MOS型半導体装置のゲート絶縁膜を例に説明したが、
この他にDRAMメモリセルに代表されるキャパシタの
絶縁膜や、EPROMのメモリセルに代表されるフロー
ティングゲートとコントロールゲートの間の絶縁膜にも
応用でき、大きな効果を奏することができる。なお、本
発明は上記実施例に限定されるものではなく、本発明の
趣旨に基づいて種々の変形が可能であり、これらを本発
明の範囲から排除するものではない。
【0030】
【発明の効果明】以上、詳細に説明したように、本発明
によれば、以下の効果を得ることができる。 (1)MOS型半導体装置のゲート用絶縁膜や、キャパ
シタ用絶縁膜のSi34 膜を本発明を用いて形成する
ことにより、ゲート電極からの正電荷の注入が低減さ
れ、MOS型半導体装置の電気的特性を安定させること
ができる。
【0031】(2)ゲート絶縁膜に高電界が印加される
MOS型半導体装置で特性安定化のため、ゲート絶縁膜
をSiO2 /Si3 4 /SiO2 の三層構造にするM
OS型半導体装置のSi3 4 膜を、本発明を用いて形
成することにより、Si3 4 膜上の熱酸化によって形
成するSiO2 膜厚のバラツキが低減し、MOS型半導
体装置の電気的特性のバラツキを低減することができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すシリコン窒化(S
3 4 )膜を生成する減圧CVD装置の構成図であ
る。
【図2】従来のMOS型半導体装置の断面図である。
【図3】従来の他のMOS型半導体装置の断面図であ
る。
【図4】従来のシリコン窒化(Si3 4 )膜を生成す
る減圧CVD装置の構成図である。
【図5】本発明の第2の実施例を示すシリコン窒化(S
3 4 )膜を生成する減圧CVD装置の構成図であ
る。
【符号の説明】
201 ウエハ 202 ボート 203 加熱用ヒーター 204 反応炉 206 真空ポンブ 207 真空排気バルブ 208,210,221,231,232 配管 211 N2 のストップバルブ 213 NH3 のストップバルブ 214,215,216 フローメーター 220 SiH2 Cl2 のストップバルブ 230 三方弁

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 シラン系ガスとNH3 ガスを高温・減圧
    下の反応炉内に導入して該反応炉内に装填したウエハに
    シリコン窒化膜を生成する半導体装置の製造方法におい
    て、(a)前記シリコン窒化膜を所定の厚さに生成する
    工程と、(b)該シリコン窒化膜表面へのシリコンリッ
    チ膜の形成を防止する工程とを施すことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 シラン系ガスとNH3 ガスを高温・減圧
    下の反応炉内に導入して該反応炉内に装填したウエハに
    シリコン窒化膜を生成する半導体装置の製造装置におい
    て、(a)反応炉と、(b)該反応炉に接続されるとと
    もに、所定の長さを有するNH3 ガス配管と、(c)該
    NH3 ガス配管に接続されるとともに、前記反応炉から
    所定の距離を有するNH3 ガスのストップバルブと、
    (d)前記反応炉の導入口の直近に配置されるシラン系
    ガスのストップバルブとを具備することを特徴とする半
    導体装置の製造装置。
  3. 【請求項3】 シラン系ガスとNH3 ガスを高温・減圧
    下の反応炉内に導入して反応炉内に装填したウエハにシ
    リコン窒化膜を生成する半導体装置の製造装置におい
    て、(a)反応炉と、(b)該反応炉に接続されるとと
    もに、所定の長さを有するNH3 ガス配管と、(c)該
    NH3 ガス配管に接続されるとともに、前記反応炉から
    所定の距離を有するNH3 ガスのストップバルブと、
    (d)前記反応炉に接続されるとともに、所定の長さを
    有するパージ用不活性ガス兼シラン系ガス配管と、
    (e)該パージ用不活性ガス兼シラン系ガス配管に導出
    口が接続されるとともに、一方の導入口にパージ用不活
    性ガス配管が接続され、他方の導入口にシラン系ガスが
    接続される三方弁と、(f)前記パージ用不活性ガス配
    管に接続されるパージ用不活性ガスのストップバルブと
    を具備することを特徴とする半導体装置の製造装置。
JP28231893A 1993-11-11 1993-11-11 半導体装置の製造方法及びその製造装置 Withdrawn JPH07135207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28231893A JPH07135207A (ja) 1993-11-11 1993-11-11 半導体装置の製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28231893A JPH07135207A (ja) 1993-11-11 1993-11-11 半導体装置の製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
JPH07135207A true JPH07135207A (ja) 1995-05-23

Family

ID=17650854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28231893A Withdrawn JPH07135207A (ja) 1993-11-11 1993-11-11 半導体装置の製造方法及びその製造装置

Country Status (1)

Country Link
JP (1) JPH07135207A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070801A1 (ja) * 2003-02-07 2004-08-19 Tokyo Electron Limited 流体制御装置および熱処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070801A1 (ja) * 2003-02-07 2004-08-19 Tokyo Electron Limited 流体制御装置および熱処理装置
CN100407373C (zh) * 2003-02-07 2008-07-30 东京毅力科创株式会社 流体控制装置和热处理装置

Similar Documents

Publication Publication Date Title
US4438157A (en) Process for forming MNOS dual dielectric structure
US20110318940A1 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US5930657A (en) Method of depositing an amorphous silicon film by APCVD
KR20060063188A (ko) 화학기상증착장치 및 그를 이용한 화학기상증착방법
KR100860683B1 (ko) 성막 방법 및 열처리 장치
JP3305901B2 (ja) 半導体装置の製造方法
KR0184618B1 (ko) 다층 부유 게이트를 가진 비휘발성 메모리셀을 포함하는 반도체 디바이스 제조 방법
US20060079077A1 (en) Semiconductor device manufacturing method
KR20000039247A (ko) 저압하의실리콘산화막및질산화막형성방법
KR20050016682A (ko) 피처리체의 산화방법
KR100792398B1 (ko) 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법
JP2636817B2 (ja) 枚葉式薄膜形成法および薄膜形成装置
JP3902000B2 (ja) 半導体装置の製造方法、成膜時間の決定方法
TWI245347B (en) Method of fabricating a semiconductor structure
JP3516918B2 (ja) 半導体装置の製造方法及び半導体製造装置
US20030168706A1 (en) Semiconductor device and method for fabricating same
JPH07135207A (ja) 半導体装置の製造方法及びその製造装置
US6962728B2 (en) Method for forming ONO top oxide in NROM structure
US6355582B1 (en) Silicon nitride film formation method
JP2022094904A (ja) 薄膜形成方法及び装置
KR0139767B1 (ko) 반도체장치와 그 제조방법
TWI241655B (en) Method of forming polysilicon layer in semiconductor device
JP2000091337A (ja) 半導体装置及びその製造方法
US20060030162A1 (en) Method to avoid threshold voltage shift in thicker dielectric films
US6594182B1 (en) Semiconductor memory device having controlled impurity concentration profile, method for manufacturing thereof, and semiconductor manufacturing apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010130