JPH07129333A

JPH07129333A - 半導体ディスク装置

Info

Publication number: JPH07129333A
Application number: JP5292822A
Authority: JP
Inventors: Yukihiko Kitazawa; 幸彦北沢
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1993-10-28
Filing date: 1993-10-28
Publication date: 1995-05-19

Abstract

(57)【要約】【構成】第１のセクタアドレス変換部１０４は、ホス
トからのシリンダ番号に対応したセクタアドレスを変換
する。第２のセクタアドレス変換部１０５は、ホストか
らのヘッド番号に対応したセクタアドレスを変換する。
変換されたセクタアドレスとホストからのセクタ番号と
が加算器１０６で加算され、この加算値がメモリアドレ
ス変換部１０７でメモリアドレスに変換される。マスク
制御部１０９は、マイクロプロセッサ１からのマスクイ
ネーブル信号に基づき、ブロックサイズマスク部１０８
から出力されるマスクビットでマスクした場合は、メモ
リ部８の書換えブロックのブロック内先頭メモリアドレ
スをメモリアドレスレジスタ＆カウンタ７にセットす
る。また、マスクビットでマスクしない場合は、メモリ
アドレスをセットする。【効果】アドレス変換を高速に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フラッシュメモリを用
いた半導体ディスク装置に関し、特に、ホストから与え
られたディスクアドレスをフラッシュメモリで構成され
たメモリ部をアクセスするためのメモリアドレスに変換
する変換方式と、メモリ部のブロックの書換え回数の管
理に関する。

【０００２】

【従来の技術】半導体ディスク装置とは、半導体メモリ
素子で構成されているが、ホスト側（入出力制御装置）
から見た場合、見かけ上、磁気ディスク装置と同様のイ
ンタフェースとなっており、ホスト側からは磁気ディス
ク装置への操作と全く同じ手順でアクセスすることがで
きる装置である。即ち、磁気ディスク装置の操作手順
と、半導体ディスク装置固有の操作手順との変換は、半
導体ディスク装置内の制御装置が行う。従って、半導体
ディスク装置は、ホスト側で実行するソフトウェアから
は、磁気ディスク装置と全く同じ扱いとなり、オペレー
ティングシステムのデータ管理機能やユーザのプログラ
ムに全く影響を及ぼすことなく半導体記憶媒体の持つ高
速性を利用することができる。

【０００３】しかしながら、従来の半導体ディスク装置
は、揮発性メモリを使用していたため、ディスク装置と
しての不揮発性を備えるために主電源がオフした場合に
電池等によりバックアップする必要がある。ところが、
このようなバックアップ方式では長期の電源断等にはそ
のバックアップを保証することができず、完全な不揮発
性を保証できるものではなかった。

【０００４】一方、近年、不揮発性メモリ素子として、
フラッシュメモリ、即ちフラッシュＥＥＰＲＯＭが実用
化されるようになり、このメモリ素子を使用した半導体
ディスク装置の開発が盛んに行われている。このフラッ
シュメモリとは、ＥＥＰＲＯＭ（電気的消去、再書込み
可能リード・オンリ・メモリ）の一種であり、電気的に
消去ができ、かつ、バイト毎にプログラム書込みがで
き、また電源を必要とせず、メモリの内容が保証できる
という特長を持ち、半導体ディスク装置として最適な特
性を有している。

【０００５】

【発明が解決しようとする課題】しかしながら、フラッ
シュメモリは、上述した長所を有する反面、次のような
短所を有している。即ち、メモリへの書込みの際に、上
書きができないため、一旦消去してからブロック毎に書
込み（データを書換える）を行う必要がある。そして、
この書換えブロックの大きさは、セクタ長に比べて大き
いものになっている。そこで、ホストからライトコマン
ドを受信した場合、先ずホストから指定されたディスク
アドレスを対応するメモリ部の書換えブロックの先頭メ
モリアドレスに変換し、このメモリアドレスに基づきラ
イト処理を行う必要がある。また、フラッシュメモリ素
子には、書換え回数制限があり、所定の書換え制限回数
を超えると、書換えが保証されなくなるという性質をも
っている。

【０００６】ところが、このようなアドレス変換や書換
え回数の管理を、例えばマイクロプログラムで行うこと
を考えた場合、そのステップ数が多いため、メモリ部の
データ転送速度が高ければ、相対的にそのアドレス変換
と書換え回数の管理のための処理時間の損失が大きいも
のとなってしまい、従って、高速アクセスが可能という
半導体ディスク装置の特長を損なってしまうという問題
点があった。

【０００７】本発明は、上記従来の問題点を解決するた
めになされたもので、高速アクセスが可能な半導体ディ
スク装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】第１発明の半導体ディス
ク装置は、メモリ部にフラッシュメモリを用い、ホスト
からディスクアドレスとしてシリンダ番号とヘッド番号
を入力し、このディスクアドレスに対応した前記メモリ
部のデータをアクセスする半導体ディスク装置におい
て、前記ホストからのシリンダ番号に対応するセクタア
ドレスを出力する第１のセクタアドレス変換部と、前記
ホストからのヘッド番号に対応するセクタアドレスを出
力する第２のセクタアドレス変換部と、前記第１のアド
レス変換部と、前記第２のアドレス変換部の出力と、前
記ホストからのセクタ番号とを加算する加算器と、前記
加算器の出力に対応する前記メモリ部のメモリアドレス
を出力するメモリアドレス変換部と、前記メモリ部の書
換えブロックサイズに対応したマスクビットをセットす
るブロックサイズマスク部と、前記ブロックサイズマス
ク部でマスクビットがセットされない場合は、前記メモ
リ部のメモリアドレスを出力し、前記ブロックサイズマ
スク部でマスクビットがセットされた場合は、ブロック
内先頭メモリアドレスを出力するマスク制御部とを備え
たことを特徴とするものである。

【０００９】第２発明の半導体ディスク装置は、第１発
明の半導体ディスク装置において、マスク制御部から出
力されるブロック内先頭メモリアドレスに基づき、メモ
リ部における任意のブロックの書換回数を保持する書換
回数記憶部と、書換制限回数の値を保持する制限回数レ
ジスタと、任意のブロックの書き換えを行う場合、前記
書換回数記憶部に記憶されている当該ブロックの書換回
数と、前記書換制限回数とを比較し、書換回数が書換制
限回数を超えている場合は、エラー通知を出力する比較
部と、前記比較部によって書換回数が書換制限回数を超
えていない場合は、前記書換回数記憶部の書換回数を更
新する書換回数更新部とを備えたことを特徴とするもの
である。

【００１０】

【作用】第１発明の半導体ディスク装置においては、ホ
ストからのシリンダ番号、ヘッド番号、セクタ番号は、
各々シリンダレジスタ、ヘッドレジスタ、セクタレジス
タにセットされる。第１のセクタアドレス変換部は、シ
リンダレジスタにセットされたシリンダ番号に対応した
セクタアドレスを出力し、第２のセクタアドレス変換部
は、ヘッドレジスタにセットされたヘッド番号に対応し
たセクタアドレスを出力する。そして、これらのセクタ
アドレスとセクタレジスタにセットされたセクタ番号
は、加算器で加算され、更に、メモリアドレス変換部で
メモリアドレスに変換される。

【００１１】マスク制御部は、マスクイネーブル信号が
“１”であった場合は、ブロックサイズマスク部から出
力される書換えブロックサイズ分のマスクビットで、メ
モリアドレス変換部からのメモリアドレスをマスクし、
ブロック内先頭メモリアドレスとしてメモリアドレスレ
ジスタ＆カウンタにセットする。一方、マスクイネーブ
ル信号が“０”であった場合は、メモリアドレス変換部
からのメモリアドレスをそのまま、メモリアドレスとし
てメモリアドレスレジスタ＆カウンタにセットする。例
えば、ホストからのリードコマンド受信時では、マスク
ビットでマスクしないメモリアドレスをメモリアドレス
レジスタ＆カウンタにセットし、ホストからのライトコ
マンド受信時におけるメモリ部のデータをライト用バッ
ファに退避させる場合では、ブロック内先頭メモリアド
レスをメモリアドレスレジスタ＆カウンタにセットす
る。

【００１２】また、第２発明の半導体ディスク装置にお
いては、メモリ部における任意のブロックにライトを行
う場合、書換回数制御部は、先ず、アドレス変換部から
のブロック内先頭メモリアドレスに基づき、書換回数記
憶部に格納されている該当ブロックの書換回数をリード
レジスタに読出す。比較部は、このリードレジスタに読
出した書換回数の値と、制限回数レジスタの書換制限回
数の値とを比較し、書換回数が書換制限回数以上であっ
た場合は、書換回数エラーとしてマイクロプロセッサに
通知を行う。一方、書換回数が書換制限回数を下回って
いた場合は、これを書換回数更新部に通知し、書換回数
更新部は、そのブロックの書換回数を＋１して書換回数
記憶部に書込む。

【００１３】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の半導体ディスク装置の第１実
施例を示すブロック図である。図の装置は、マイクロプ
ロセッサ１、マイクロプログラム格納用ＲＯＭ２、イン
タフェース制御部３、バッファ４、バッファアドレスレ
ジスタ＆カウンタ５、アドレス変換部６、メモリアドレ
スレジスタ＆カウンタ７、メモリ部８、ライト用バッフ
ァ９、ＤＭＡ（ダイレクト・メモリ・アクセス）コント
ローラ１０、ベリファイコントローラ１１からなる。

【００１４】マイクロプロセッサ１は、半導体ディスク
装置としての各種の処理を行うもので、マイクロプログ
ラム格納用ＲＯＭ２は、このマイクロプロセッサ１が実
行するためのマイクロプログラムを格納するＲＯＭであ
る。インタフェース制御部３は、ホストとのインタフェ
ース制御を行うための制御を行う制御部である。また、
バッファ４は、ホストとのデータ転送を行うためのバッ
ファであり、バッファアドレスレジスタ＆カウンタ５
は、このバッファ４に対してアドレスを与えるためのデ
バイスである。アドレス変換部６は、本実施例の特徴を
なすものであり、これについては後に詳述する。

【００１５】メモリアドレスレジスタ＆カウンタ７は、
アドレス変換部６で変換されたアドレスに基づき、メモ
リ部８およびライト用バッファ９に対してアドレスを与
えるためのデバイスである。メモリ部８は、フラッシュ
メモリで構成され、半導体ディスク装置のメモリ部をな
すデバイスである。また、ライト用バッファ９は、メモ
リ部８の１ブロック分のデータを、その書換え時に退避
させるためのＳ（スタティック）ＲＡＭ等からなるバッ
ファである。更に、ベリファイコントローラ１１は、メ
モリ部８のイレーズおよびプログラミング後のベリファ
イ処理を制御するためのコントローラである。

【００１６】アドレス変換部６は、シリンダレジスタ１
０１、ヘッドレジスタ１０２、セクタレジスタ１０３、
第１のセクタアドレス変換部１０４、第２のセクタアド
レス変換部１０５、加算器１０６、メモリアドレス変換
部１０７、ブロックサイズマスク部１０８、マスク制御
部１０９からなる。シリンダレジスタ１０１は、ホスト
からのシリンダ番号をマイクロプロセッサ１がセットす
るレジスタ、ヘッドレジスタ１０２は、ホストからのヘ
ッド番号をマイクロプロセッサ１がセットするレジス
タ、セクタレジスタ１０３は、ホストからのセクタ番号
をマイクロプロセッサ１がセットするレジスタである。

【００１７】また、第１のセクタアドレス変換部１０４
は、ＲＯＭ等から構成され、シリンダレジスタ１０１の
内容から、それに対応するセクタアドレスに変換する変
換テーブル、第２のセクタアドレス変換部１０５は、第
１のセクタアドレス変換部１０４と同様に、ＲＯＭ等か
ら構成され、ヘッドレジスタ１０２の内容から、それに
対応するセクタアドレスに変換する変換テーブルであ
る。加算器１０６は、第１のセクタアドレス変換部１０
４の出力と第２のセクタアドレス変換部１０５の出力
と、セクタレジスタ１０３の出力とを加算し、その加算
結果をメモリアドレス変換部１０７に出力する加算器で
ある。

【００１８】そして、メモリアドレス変換部１０７は、
ＲＯＭ等からなり、加算器１０６の出力したセクタアド
レスからメモリアドレスに変換する変換テーブルであ
る。また、ブロックサイズマスク部１０８は、マイクロ
プロセッサ１によりメモリ部８の書換えブロックサイズ
に対応するマスクビットをセットするためのブロックサ
イズマスクレジスタである。マスク制御部１０９は、マ
スクイネーブル信号（ＭＡＳＫＥＮ）に基づき、メモ
リアドレス変換部１０７の出力したメモリアドレスをブ
ロックサイズマスク部１０８の出力でマスクし、その出
力をメモリアドレスレジスタ＆カウンタ７にセットする
制御部である。

【００１９】次に上記構成の半導体ディスク装置の動作
について説明する。図２は、半導体ディスク装置のリー
ドコマンド受信時の動作フローチャートである。先ず、
リードコマンド受信時においては、ホストからリードコ
マンドを受信すると（ステップＳ１）、その受信したシ
リンダ番号、ヘッド番号、セクタ番号をマイクロプロセ
ッサ１がインタフェース制御部３よりリードし、これら
の番号を、シリンダレジスタ１０１、ヘッドレジスタ１
０２、セクタレジスタ１０３に格納する。これにより、
アドレス変換部６はディスクアドレスをメモリアドレス
に変換する（ステップＳ２）。尚、このアドレス変換動
作は、後で詳述する。

【００２０】その後、アドレス変換部６で求められたメ
モリアドレスより、ＤＭＡ制御でホストから指定された
セクタ数分のデータをメモリ部８より読出し、インタフ
ェース制御部３配下のバッファ４にライトする（ステッ
プＳ３）。バッファ４にデータが格納されると、インタ
フェース制御部３は、バッファ４よりデータを読出し、
これをホストに対して転送する（ステップＳ４）。そし
て、全てのデータ転送が終了すると、インタフェース制
御部３がホストに対して終了割込みを上げる（ステップ
Ｓ５）。

【００２１】次にライトコマンド受信時の動作を説明す
る。図３はそのフローチャートである。ライトコマンド
受信時では、先ず上記リード時の場合と同様に、ホスト
よりライトコマンドを受信すると（ステップＳ１）、マ
イクロプロセッサ１は、ホストから受信したシリンダ番
号、ヘッド番号、セクタ番号を、インタフェース制御部
３内の図示しないレジスタよりリードし、これをアドレ
ス変換部６のシリンダレジスタ１０１、ヘッドレジスタ
１０２、セクタレジスタ１０３に格納する。これによ
り、アドレス変換部６は、与えられたディスクアドレス
に該当するブロックの先頭アドレスへと変換する（ステ
ップＳ２）。尚、このアドレス変換動作も、後で詳述す
る。

【００２２】書換えブロックに対応する先頭メモリアド
レスが求められると、ＤＭＡ制御で、その書換えブロッ
クのデータを読出し、ライト用バッファ９にライトする
（ステップＳ３）。書換えブロックの全てのデータが、
ライト用バッファ９に退避されると、ホストからの書換
えデータを、インタフェース制御部３配下のバッファ４
に格納する（ステップＳ４）。そして、上記のデータを
退避させたライト用バッファ９上で書換えを行うため、
アドレス変換部６からの出力された、その書換え領域に
対応するメモリアドレスをメモリアドレスレジスタ＆カ
ウンタ７にセットする（ステップＳ５）。

【００２３】書換え領域に対応するメモリアドレスがセ
ットされると、ＤＭＡコントローラ１０は、書換えデー
タをＤＭＡ制御でバッファ４より読出し、これをライト
用バッファ９にライトする（ステップＳ６）。ライト用
バッファ９上での書換えが終了すると、上述したメモリ
部８の書換えブロックに対して、イレーズ処理および正
常にイレーズされたかどうかを検証するため、ベリファ
イコントローラ１１により、ベリファイ処理が実行され
る（ステップＳ７）。

【００２４】その後、正常にイレーズ処理が終了する
と、上記のメモリ部８の書換えブロックに対して、上記
の該当ブロック内先頭メモリアドレスにより、ＤＭＡ制
御でライト用バッファ９からデータをリードし、これを
メモリ部８にプログラミングする（ステップＳ８）。そ
して、正常にプログラミングが行われると、ホストに対
して終了割込みを上げ（ステップＳ９）、一連のライト
動作を終了する。

【００２５】次に、アドレス変換動作を説明する。図４
は、アドレス変換の説明図である。最初に、ライト時に
おけるアドレス変換について説明する。ライト時におい
ては、ディスクアドレスから該当する書換えブロックの
先頭メモリアドレスへの変換と、ディスクアドレスをそ
のまま対応するメモリアドレスに変換する２通りの変換
がある。

【００２６】先ず、ディスクアドレスから該当するメモ
リ部８のブロック先頭メモリアドレスへのアドレス変換
の場合、マイクロプロセッサ１は、インタフェース制御
部３内のレジスタより、シリンダ番号、ヘッド番号、セ
クタ番号のディスクアドレスをリードし、各々シリンダ
レジスタ１０１、ヘッドレジスタ１０２、セクタレジス
タ１０３にセットする。これらレジスタ１０１〜１０３
にディスクアドレスがセットされると、第１のセクタア
ドレス変換部１０４および第２のセクタアドレス変換部
１０５により、各々シリンダ番号に対応するセクタアド
レス、ヘッド番号に対応するセクタアドレスに変換さ
れ、セクタレジスタ１０３の内容と共に加算器１０６で
加算される。

【００２７】ここで、図中に示すように、Ｃ，Ｈ，Ｓ
を、各々ホストから受信したシリンダ番号、ヘッド番
号、セクタ番号（／トラック）とし、Ｈｎ，Ｓｎを、各
々半導体ディスク装置としてのヘッド数、１トラック当
りのセクタ数とすると、第１のセクタアドレス変換部１
０４のアドレス変換処理は、Ｃ×Ｈｎ×Ｓｎ、第２のセ
クタアドレス変換部１０５のアドレス変換処理は、Ｈ×
Ｓｎと見なされる。そして、セクタアドレスを示す加算
器１０６の出力は、Ｃ×Ｈｎ×Ｓｎ＋Ｈ×Ｓｎ＋Ｓとな
る。

【００２８】加算器１０６の出力から、メモリアドレス
変換部１０７により、対応するメモリアドレスに変換さ
れる。即ち、このアドレス変換は、｛セクタアドレス（加算器１０６の出力）−１｝×Ｌ但し、Ｌはセクタ長（バイト単位）である。と見なすこ
とができる。そして、予め、マイクロプロセッサ１によ
りセットされていたブロックサイズマスク部１０８の内
容により、マスク制御部１０９でマスクし、その結果、
該当ブロックの先頭メモリアドレスが得られ、これがメ
モリアドレスレジスタ＆カウンタ７にセットされる。

【００２９】次に、ディスクアドレスから、そのディス
クアドレスに対応するメモリアドレスへの変換である
が、これは、上述したデータのライト用バッファ９への
退避時に既に求められているメモリアドレス変換部１０
７の出力を、マスクイネーブル信号によりマスクするこ
となく、そのままマスク制御部１０９から出力し、メモ
リアドレスレジスタ＆カウンタ７にセットすることで行
うことができる。

【００３０】例えば、マスクイネーブル信号＝１の場
合、マスク制御部１０９はメモリアドレス変換部１０７
からのメモリアドレスをブロックサイズマスク部１０８
の出力でマスクする。従って、マスク制御部１０９から
の出力は、メモリアドレスでブロックサイズ分の下位ビ
ットがマスクされたブロック先頭メモリアドレスとな
る。また、マスクイネーブル信号＝０の場合、マスク制
御部１０９は、メモリアドレス変換部１０７からのメモ
リアドレスをそのまま出力する。

【００３１】図５に、ブロックサイズとマスク対象ビッ
トとの関係を示す。例えば、ブロックサイズが５１２Ｂ
（ビット）であった場合は、ブロックサイズマスク部１
０８のマスク対象ビットは、下位９ビットであり、ブロ
ックサイズが１ＫＢである場合は、マスク対象ビットは
下位１０ビットといったように、ブロックサイズが異な
る場合も容易に対応が可能である。

【００３２】次に、リード時におけるアドレス変換は、
ライト時のディスクアドレスから対応するメモリ部８の
メモリアドレスを求める場合と同様に、先ず、マイクロ
プロセッサ１がインタフェース制御部３内のレジスタよ
り、ホストから与えられたディスクアドレスをリード
し、シリンダレジスタ１０１、ヘッドレジスタ１０２、
セクタレジスタ１０３にセットする。各レジスタ１０１
〜１０３にディスクアドレスがセットされると、第１の
セクタアドレス変換部１０４および第２のセクタアドレ
ス変換部１０５により、各々シリンダ番号に対応するセ
クタアドレス、ヘッド番号に対応するセクタアドレスに
変換され、これらのセクタアドレスとセクタレジスタ１
０３の出力とが加算器１０６で加算される。そして、加
算器１０６の出力がメモリアドレス変換部１０７で、対
応するメモリアドレスに変換され、マスク制御部１０９
では、このメモリアドレスをマスクせず、そのままの出
力がメモリアドレスレジスタ＆カウンタ７にセットされ
る。

【００３３】図６に、上記のリード／ライト時のアドレ
ス変換の原理を示す。即ち、ライトおよびリードのいず
れの場合であっても、マイクロプロセッサ１は、最初に
ホストからのディスクアドレスを各レジスタ１０１〜１
０３にセットするだけで、図示のようなメモリアドレス
やブロック先頭アドレスに変換されるものである。

【００３４】次に、書換回数制御部を備えた第２の実施
例を説明する。図７は第２の実施例を示すブロック図で
ある。図において、書換回数制御部１２は、アドレス変
換部６から出力されたブロック内先頭メモリアドレスに
基づき、メモリ部８の任意のブロックの書換回数を管理
するもので、以下のような構成となっている。

【００３５】図８は、書換回数制御部１２の内部構成を
示すブロック図である。書換回数制御部１２は、書換回
数記憶部２０１、リードレジスタ２０２、制限回数レジ
スタ２０３、比較部２０４、書換回数更新部２０５から
なる。書換回数記憶部２０１は、ＮＶＲＡＭ等の不揮発
メモリで構成され、アドレス変換部６におけるマスク制
御部１０９から出力されるブロック内先頭メモリアドレ
スに基づき、メモリ部８における任意のブロックの書換
回数を保持するものである。リードレジスタ２０２は、
書換回数記憶部２０１から任意のブロックの書換回数を
リードして保持するためのレジスタであり、制限回数レ
ジスタ２０３は、マイクロプロセッサ１により、任意の
書換制限回数を設定するためのレジスタである。

【００３６】図９に、制限回数レジスタ２０３の内容と
実際の書換制限回数の関係を示す。図のように、書換制
限回数が１０³ 回で制限回数レジスタ２０３の値が
“０”、１０⁴ 回で“１”といったように、任意の書換
制限回数を設定できるようになっている。比較部２０４
は、任意のブロックの書き換えを行う場合に、リードレ
ジスタ２０２からそのブロックの書換回数を読出すと共
に、制限回数レジスタ２０３から書換制限回数を読出し
てこれらの値を比較し、その結果、書換回数が書換制限
回数を超えていない場合は、書換回数更新部２０５に対
して正常通知を行い、一方、書換回数が書換制限回数を
超えている場合は、マイクロプロセッサ１にエラー通知
を出力する機能を有している。

【００３７】書換回数更新部２０５は、＋１制御部２０
６とライトレジスタ２０７とから構成されている。＋１
制御部２０６は、比較部２０４から正常通知を受け取っ
た場合、リードレジスタ２０２の値を＋１してライトレ
ジスタ２０７に書込む機能を有している。ライトレジス
タ２０７は、＋１された書換回数を保持し、対応するブ
ロックアドレスに書込むためのレジスタである。

【００３８】次に第２実施例の動作を説明する。ライト
時においては、先ず、書換ブロックのデータのライト用
バッファ９への退避に先立ってディスクアドレスから該
当するメモリ部８における先頭メモリアドレスへのアド
レス変換と、そのブロックの書換回数チェックおよび更
新が行われる。

【００３９】図１０は、その動作説明図である。先ず、
ディスクアドレスから、マスクイネーブル信号（ＭＡＳ
ＫＥＮ）が“０”の場合はメモリアドレスが得られ、
マスクイネーブル信号が“１”の場合は、ブロック内先
頭メモリアドレスが得られるのは、上記第１実施例と同
様であるため、ここでの詳細な説明は省略する。

【００４０】そして、ブロック内先頭メモリアドレス
は、メモリアドレスレジスタ＆カウンタ７にセットされ
るが、それと同時に、このブロック内先頭メモリアドレ
スのブロックアドレス分をアドレスとして書換回数記憶
部２０１をアクセスし、そのブロックの書換回数をリー
ドし、これをリードレジスタ２０２に保持する。次い
で、比較部２０４は、リードレジスタ２０２に保持され
た値と、予め任意の書換制限回数が設定されている制限
回数レジスタ２０３の値とを比較する。この比較の結果
リードレジスタ２０２の値が制限回数レジスタ２０３の
値を超えていた場合は、マイクロプロセッサ１に対して
制限回数エラーの通知を行う。マイクロプロセッサ１
は、このエラー通知を受信すると、ホストに対してライ
トコマンドの終了割込みを上げ、ステータスとして書換
回数エラー報告を行う。

【００４１】また、リードレジスタ２０２の値が制限回
数以下の場合は、＋１制御部２０５に対して正常通知を
行い、＋１制御部２０５は、リードレジスタ２０２の値
を更新（＋１）し、これをライトレジスタ２０７に保持
する。そして、ライトレジスタ２０７の内容を書換回数
記憶部２０１の該当するブロックアドレスにライトす
る。また、書換回数のチェックおよび更新が終了した後
の動作は、上記第１実施例と同様であるため、ここでの
説明は省略する。更に、リード時の動作も上記第１実施
例と同様であり、その説明は省略する。

【００４２】

【発明の効果】以上説明したように、第１発明の半導体
ディスク装置によれば、ホストからのシリンダ番号とヘ
ッド番号とに対応したセクタアドレスを求め、これらの
セクタアドレスと、ホストからのセクタ番号とを加算
し、この加算値に対応したメモリアドレスを求め、これ
をメモリ部の書換えブロックに対応したマスクビットで
マスクするようにしたので、半導体ディスク装置として
のアドレス変換が高速に行え、不揮発性でかつ高速アク
セスが可能な半導体ディスク装置を提供することが可能
となる。しかも、ブロックマスクサイズ部の設定値を変
更することにより、異なるブロックサイズのメモリデバ
イスにも容易に対応することができる。

【００４３】また、第２発明の半導体ディスク装置によ
れば、第１発明の半導体ディスク装置に加えて、任意の
ブロックの書換回数を記憶する書換回数記憶部と、予め
設定した書換制限回数を保持する制限回数レジスタを設
け、これらの値を比較部で比較して書換回数の管理を行
うようにしたので、第１発明の効果に加えて、書換回数
の管理も高速に行うことができる。更に、制限回数レジ
スタの設定値を変更することにより、異なる書換制限回
数のメモリデバイスにも簡単に対応することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例における半導体ディスク装
置のブロック図である。

【図２】本発明の半導体ディスク装置におけるリードコ
マンド受信時の動作フローチャートである。

【図３】本発明の半導体ディスク装置におけるライトコ
マンド受信時の動作フローチャートである。

【図４】本発明の半導体ディスク装置におけるアドレス
変換の説明図である。

【図５】本発明の半導体ディスク装置におけるブロック
サイズとマスクビットとの関係を示す図である。

【図６】本発明の半導体ディスク装置におけるアドレス
変換の原理説明図である。

【図７】本発明の第２実施例における半導体ディスク装
置のブロック図である。

【図８】本発明の第２実施例における書換回数制御部の
内部構成図である。

【図９】本発明の第２実施例における書換制限回数と制
限回数レジスタの内容との関係を示す図である。

【図１０】本発明の第２実施例の動作説明図である。

【符号の説明】

６アドレス変換部８メモリ部１２書換回数制御部１０１シリンダレジスタ１０２ヘッドレジスタ１０３セクタレジスタ１０４第１のセクタアドレス変換部１０５第２のセクタアドレス変換部１０６加算器１０７メモリアドレス変換部１０８ブロックサイズマスク部１０９マスク制御部２０１書換回数記憶部２０３制限回数レジスタ２０４比較部２０５書換回数更新部

Claims

【特許請求の範囲】

【請求項１】メモリ部にフラッシュメモリを用い、ホ
ストからディスクアドレスとしてシリンダ番号とヘッド
番号を入力し、このディスクアドレスに対応した前記メ
モリ部のデータをアクセスする半導体ディスク装置にお
いて、前記ホストからのシリンダ番号に対応するセクタアドレ
スを出力する第１のセクタアドレス変換部と、前記ホストからのヘッド番号に対応するセクタアドレス
を出力する第２のセクタアドレス変換部と、前記第１のアドレス変換部と、前記第２のアドレス変換
部の出力と、前記ホストからのセクタ番号とを加算する
加算器と、前記加算器の出力に対応する前記メモリ部のメモリアド
レスを出力するメモリアドレス変換部と、前記メモリ部の書換えブロックサイズに対応したマスク
ビットをセットするブロックサイズマスク部と、前記ブロックサイズマスク部でマスクビットがセットさ
れない場合は、前記メモリ部のメモリアドレスを出力
し、前記ブロックサイズマスク部でマスクビットがセッ
トされた場合は、ブロック内先頭メモリアドレスを出力
するマスク制御部とを備えたことを特徴とする半導体デ
ィスク装置。
【請求項２】マスク制御部から出力されるブロック内
先頭メモリアドレスに基づき、メモリ部における任意の
ブロックの書換回数を保持する書換回数記憶部と、書換制限回数の値を保持する制限回数レジスタと、任意のブロックの書き換えを行う場合、前記書換回数記
憶部に記憶されている当該ブロックの書換回数と、前記
書換制限回数とを比較し、書換回数が書換制限回数を超
えている場合は、エラー通知を出力する比較部と、前記比較部によって書換回数が書換制限回数を超えてい
ない場合は、前記書換回数記憶部の書換回数を更新する
書換回数更新部とを備えたことを特徴とする請求項１記
載の半導体ディスク装置。