JPH07129112A - 表示データ保持装置 - Google Patents
表示データ保持装置Info
- Publication number
- JPH07129112A JPH07129112A JP5271846A JP27184693A JPH07129112A JP H07129112 A JPH07129112 A JP H07129112A JP 5271846 A JP5271846 A JP 5271846A JP 27184693 A JP27184693 A JP 27184693A JP H07129112 A JPH07129112 A JP H07129112A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- segment
- display
- display data
- switch means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Static Random-Access Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 キャラクターの横幅を自由に設定できる表示
データ保持装置を提供すること。 【構成】 本発明の表示データ保持装置は、複数の行信
号線と、前記行信号線に交差するように設けられた複数
の列信号線と、前記行信号線および列信号線の交差部に
設けられ、行信号線から与えられる第１の制御信号に応
答して列信号線から与えられるデータを伝えるスイッチ
部と前記スイッチ部の出力電位を記憶する記憶部とを有
する複数の記憶セルと、入力端が前記記憶セルの記憶部
に接続され、第２の制御信号に応答して入力端の電位を
出力端に伝える複数のスイッチ手段とを備え、同一の行
信号線に関連する前記記憶セルに関連する前記スイッチ
手段の出力端をすべて連結し、同一の列信号線に関連す
る前記記憶セルに関連する前記スイッチ手段には同一の
前記第２の制御信号を与えることを特徴とする。
データ保持装置を提供すること。 【構成】 本発明の表示データ保持装置は、複数の行信
号線と、前記行信号線に交差するように設けられた複数
の列信号線と、前記行信号線および列信号線の交差部に
設けられ、行信号線から与えられる第１の制御信号に応
答して列信号線から与えられるデータを伝えるスイッチ
部と前記スイッチ部の出力電位を記憶する記憶部とを有
する複数の記憶セルと、入力端が前記記憶セルの記憶部
に接続され、第２の制御信号に応答して入力端の電位を
出力端に伝える複数のスイッチ手段とを備え、同一の行
信号線に関連する前記記憶セルに関連する前記スイッチ
手段の出力端をすべて連結し、同一の列信号線に関連す
る前記記憶セルに関連する前記スイッチ手段には同一の
前記第２の制御信号を与えることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示器のための表
示データ保持装置に関し、特に、小型電子計算機等に用
いられるドット表示付き液晶表示器のための表示データ
保持装置に関する。
示データ保持装置に関し、特に、小型電子計算機等に用
いられるドット表示付き液晶表示器のための表示データ
保持装置に関する。
【０００２】
【従来の技術】電子式小型計算機等に、ドット表示と７
セグメント表示を組み合わせた液晶表示器が良く用いら
れる。通常、そのような液晶表示器には、表示データを
保持するための表示データ保持装置が使用される。
セグメント表示を組み合わせた液晶表示器が良く用いら
れる。通常、そのような液晶表示器には、表示データを
保持するための表示データ保持装置が使用される。
【０００３】以下、図３〜図５を参照しながら、従来の
表示データ保持装置ついて説明する。まず、ドット表示
と７セグメント表示を組み合わせた液晶表示器の一例と
して、図３に示す素子を用いる。この素子は液晶表示器
の一部分を抜き出したものであり、オーバースコア表示
機能付きのドット表示部分４１と、２つの小数点付きの
７セグメント表示部分４２，４３からなる。ドット表示
部分４１は、７行×５列のドットマトリックスであり、
後述のコモン入力信号Ｈ１〜Ｈ８に基づいた駆動信号、
および後述のセグメント信号Ｓn 〜Ｓn-4 に基づいた駆
動信号によって駆動される。また、７セグメント表示部
分４２，４３は、それぞれセグメント信号Ｓn-5 ，Ｓn-
6 に対応する。なお、図３は、“Ａ１２．”と表示され
ている状態を示す。
表示データ保持装置ついて説明する。まず、ドット表示
と７セグメント表示を組み合わせた液晶表示器の一例と
して、図３に示す素子を用いる。この素子は液晶表示器
の一部分を抜き出したものであり、オーバースコア表示
機能付きのドット表示部分４１と、２つの小数点付きの
７セグメント表示部分４２，４３からなる。ドット表示
部分４１は、７行×５列のドットマトリックスであり、
後述のコモン入力信号Ｈ１〜Ｈ８に基づいた駆動信号、
および後述のセグメント信号Ｓn 〜Ｓn-4 に基づいた駆
動信号によって駆動される。また、７セグメント表示部
分４２，４３は、それぞれセグメント信号Ｓn-5 ，Ｓn-
6 に対応する。なお、図３は、“Ａ１２．”と表示され
ている状態を示す。
【０００４】図４には従来の表示データ保持装置の概略
構成を、図５には図４の表示ＲＡＭ４４の１つのメモリ
セル２８の概略構成を示す。図４の表示データ保持装置
は、液晶表示器の全ドットおよびセグメントの駆動に必
要なコモン信号Ｈ数分の行およびセグメント信号Ｓ数分
の列でメモリセル２８がマトリクス状に配列された表示
ＲＡＭ４４を有し、各メモリセルは対応する全ドットお
よびセグメントの表示データを保持するものである。各
メモリセルＲi,j は、コモン信号Ｈｉおよびセグメント
信号Ｓｊに従って駆動されるセグメントあるいはドット
の表示データを保持する。図４の表示ＲＡＭ４４のメモ
リセルＲ1,n-6 〜Ｒ8,n の領域には、図３の素子を“Ａ
１２．”と表示させるための表示データが保持されてい
る様子を示してある。
構成を、図５には図４の表示ＲＡＭ４４の１つのメモリ
セル２８の概略構成を示す。図４の表示データ保持装置
は、液晶表示器の全ドットおよびセグメントの駆動に必
要なコモン信号Ｈ数分の行およびセグメント信号Ｓ数分
の列でメモリセル２８がマトリクス状に配列された表示
ＲＡＭ４４を有し、各メモリセルは対応する全ドットお
よびセグメントの表示データを保持するものである。各
メモリセルＲi,j は、コモン信号Ｈｉおよびセグメント
信号Ｓｊに従って駆動されるセグメントあるいはドット
の表示データを保持する。図４の表示ＲＡＭ４４のメモ
リセルＲ1,n-6 〜Ｒ8,n の領域には、図３の素子を“Ａ
１２．”と表示させるための表示データが保持されてい
る様子を示してある。
【０００５】次に、図５のように表示ＲＡＭ４４の各メ
モリセル２８は、記憶ノードを構成する２つのインバー
タ２１，２２、２つのセレクトトランジスタ２３，２４
およびＯＲ回路２５からなる。カラム信号２９またはコ
モン信号３０のアサートによってセレクトトランジスタ
２３，２４がオン状態となり、データ信号線２６および
データ信号を反転したデータ信号−ｂａｒ線２７を用い
て、データの読み書きが行われる。実際には、書き込み
のときはカラム信号により有効にされ、読み出しのとき
はコモン信号により有効にされる。このメモリセル２８
のデータは、書き込みのときは出力されず、読み出しの
とき、すなわちコモン信号入力時にセグメント信号とし
て出力される。
モリセル２８は、記憶ノードを構成する２つのインバー
タ２１，２２、２つのセレクトトランジスタ２３，２４
およびＯＲ回路２５からなる。カラム信号２９またはコ
モン信号３０のアサートによってセレクトトランジスタ
２３，２４がオン状態となり、データ信号線２６および
データ信号を反転したデータ信号−ｂａｒ線２７を用い
て、データの読み書きが行われる。実際には、書き込み
のときはカラム信号により有効にされ、読み出しのとき
はコモン信号により有効にされる。このメモリセル２８
のデータは、書き込みのときは出力されず、読み出しの
とき、すなわちコモン信号入力時にセグメント信号とし
て出力される。
【０００６】なお、カラム信号２９およびコモン信号３
０は、図４の表示ＲＡＭ４４の同一の行に属するすべて
のメモリセルに共通に与えられる。また、データ信号線
２６およびデータ信号−ｂａｒ線２７は同一の列に属す
るすべてのメモリセルに対して共通である。
０は、図４の表示ＲＡＭ４４の同一の行に属するすべて
のメモリセルに共通に与えられる。また、データ信号線
２６およびデータ信号−ｂａｒ線２７は同一の列に属す
るすべてのメモリセルに対して共通である。
【０００７】一方、図４のように、表示データ保持装置
には第１のキャラクタ・ジェネレータＲＯＭ（以下、Ｃ
Ｇ−ＲＯＭ）４５、および第２のＣＧ−ＲＯＭ４５が接
続されている。これらＣＧ−ＲＯＭ４５，４６に対して
図示しない制御装置から表示すべき所定のキャラクター
（例えば、“Ａ”，“１”，“２．”など）のアドレス
が指定されると、それぞれ該当するビット・データをコ
ード出力する。このキャラクターのビット・データは、
前記カラム信号と図示しない列デコーダによって、表示
ＲＡＭ４４の指定されたアドレスに保持される。なお、
ドット表示に関しては、キャラクター・データの左側４
列分のビット・データは第１のＣＧ−ＲＯＭ４４から、
右側１列分のビット・データは第２のＣＧ−ＲＯＭ４５
から与えられる。また、７セグメント表示に関しては、
第２のＣＧ−ＲＯＭ４５から与えられる。
には第１のキャラクタ・ジェネレータＲＯＭ（以下、Ｃ
Ｇ−ＲＯＭ）４５、および第２のＣＧ−ＲＯＭ４５が接
続されている。これらＣＧ−ＲＯＭ４５，４６に対して
図示しない制御装置から表示すべき所定のキャラクター
（例えば、“Ａ”，“１”，“２．”など）のアドレス
が指定されると、それぞれ該当するビット・データをコ
ード出力する。このキャラクターのビット・データは、
前記カラム信号と図示しない列デコーダによって、表示
ＲＡＭ４４の指定されたアドレスに保持される。なお、
ドット表示に関しては、キャラクター・データの左側４
列分のビット・データは第１のＣＧ−ＲＯＭ４４から、
右側１列分のビット・データは第２のＣＧ−ＲＯＭ４５
から与えられる。また、７セグメント表示に関しては、
第２のＣＧ−ＲＯＭ４５から与えられる。
【０００８】次に、図４において、表示ＲＡＭ４４の１
つの行は、それぞれコモン信号Ｈ１〜Ｈ８のうちの１本
に対応しており、アサートされたコモン信号に対応する
行の各メモリセルのビット・データが、それぞれ対応す
るセグメント信号Ｓ1 〜Ｓmとして出力される。そし
て、セグメント信号Ｓ1 〜Ｓm は図示しないセグメント
駆動回路に与えられ、図示しないセグメント駆動回路は
セグメント信号が示す各セグメントのオン・オフ状態に
従って、各セグメントを駆動する。ここで、コモン信号
Ｈ１〜Ｈ８は、一定の周期で順番にアサートされてお
り、各セグメントは、一定の周期で点灯されることにな
る。
つの行は、それぞれコモン信号Ｈ１〜Ｈ８のうちの１本
に対応しており、アサートされたコモン信号に対応する
行の各メモリセルのビット・データが、それぞれ対応す
るセグメント信号Ｓ1 〜Ｓmとして出力される。そし
て、セグメント信号Ｓ1 〜Ｓm は図示しないセグメント
駆動回路に与えられ、図示しないセグメント駆動回路は
セグメント信号が示す各セグメントのオン・オフ状態に
従って、各セグメントを駆動する。ここで、コモン信号
Ｈ１〜Ｈ８は、一定の周期で順番にアサートされてお
り、各セグメントは、一定の周期で点灯されることにな
る。
【０００９】
【発明が解決しようとする課題】ここで、従来の表示デ
ータ保持装置では、ドット表示部分において、予め設定
した第１のＣＧ−ＲＯＭおよび第２のＣＧ−ＲＯＭの横
幅の和により、キャラクターの横幅が固定されてしまう
ため、セグメント信号の設定を自由にしてキャラクター
の横幅を可変とすることはできなかった。
ータ保持装置では、ドット表示部分において、予め設定
した第１のＣＧ−ＲＯＭおよび第２のＣＧ−ＲＯＭの横
幅の和により、キャラクターの横幅が固定されてしまう
ため、セグメント信号の設定を自由にしてキャラクター
の横幅を可変とすることはできなかった。
【００１０】また、７セグメント表示部分には１ビット
の専用の表示ＲＡＭが必要となり、汎用性がなくなると
いう不具合があった。本発明は、上記事情を考慮してな
されたもので、キャラクターの横幅を自由に設定できる
表示データ保持装置を提供することを目的とする。
の専用の表示ＲＡＭが必要となり、汎用性がなくなると
いう不具合があった。本発明は、上記事情を考慮してな
されたもので、キャラクターの横幅を自由に設定できる
表示データ保持装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の表示データ保持
装置は、複数の行信号線と、前記行信号に交差するよう
に設けられた複数の列信号線と、前記行信号線および前
記列信号線の交差部に設けられ、前記行信号線から与え
られる所定の第１の制御信号に応答して前記列信号線か
ら与えられるデータを伝えるスイッチ部と前記スイッチ
部の出力電位を記憶する記憶部とを有する複数の記憶セ
ルと、入力端が前記記憶セルの記憶部に接続され、所定
の第２の制御信号に応答して入力端の電位を出力端に伝
える複数のスイッチ手段とを備えてなり、同一の前記行
信号線に関連する前記記憶セルに関連する前記スイッチ
手段の出力端をすべて連結し、同一の前記列信号線に関
連する前記記憶セルに関連する前記スイッチ手段には同
一の前記第２の制御信号を与えることを特徴とする。
装置は、複数の行信号線と、前記行信号に交差するよう
に設けられた複数の列信号線と、前記行信号線および前
記列信号線の交差部に設けられ、前記行信号線から与え
られる所定の第１の制御信号に応答して前記列信号線か
ら与えられるデータを伝えるスイッチ部と前記スイッチ
部の出力電位を記憶する記憶部とを有する複数の記憶セ
ルと、入力端が前記記憶セルの記憶部に接続され、所定
の第２の制御信号に応答して入力端の電位を出力端に伝
える複数のスイッチ手段とを備えてなり、同一の前記行
信号線に関連する前記記憶セルに関連する前記スイッチ
手段の出力端をすべて連結し、同一の前記列信号線に関
連する前記記憶セルに関連する前記スイッチ手段には同
一の前記第２の制御信号を与えることを特徴とする。
【００１２】好ましくは、前記記憶セルにはＳＲＡＭセ
ルを用いても良い。また、前記スイッチ手段には、クロ
ックドインバータを用いても良い。前記第２の制御信号
は、排他的にアサートされ、且つ関連する液晶表示装置
において同一のセグメント信号が与えられる複数の単位
セグメントの各々に与えられるコモン信号に対応させ、
連結された前記スイッチ手段の出力端から得られる信号
は、それぞれ前記セグメント信号に対応させるように用
いても良い。
ルを用いても良い。また、前記スイッチ手段には、クロ
ックドインバータを用いても良い。前記第２の制御信号
は、排他的にアサートされ、且つ関連する液晶表示装置
において同一のセグメント信号が与えられる複数の単位
セグメントの各々に与えられるコモン信号に対応させ、
連結された前記スイッチ手段の出力端から得られる信号
は、それぞれ前記セグメント信号に対応させるように用
いても良い。
【００１３】
【作用】本発明の表示データ保持装置では、セグメント
信号を１本ごとに独立させて、これに関連する複数のビ
ット・データを記憶させてあるＣＧ−ＲＯＭから、第１
の制御信号と関連する列デコーダによって、前記ビット
・データを行が同一の所定のアドレスに書き込み、保持
する。
信号を１本ごとに独立させて、これに関連する複数のビ
ット・データを記憶させてあるＣＧ−ＲＯＭから、第１
の制御信号と関連する列デコーダによって、前記ビット
・データを行が同一の所定のアドレスに書き込み、保持
する。
【００１４】一方、読み出し時には、前記第２の制御信
号が与えられた前記スイッチ手段が導通状態となり、同
一列に属するすべての記憶セルのデータがそれぞれ関連
する前記連結された出力端から出力される。
号が与えられた前記スイッチ手段が導通状態となり、同
一列に属するすべての記憶セルのデータがそれぞれ関連
する前記連結された出力端から出力される。
【００１５】複数の前記第２の制御信号を、順次排他的
にアサートすれば、１本の前記セグメント信号に関連す
る複数のビット・データは、同一の前記連結された出力
端から、順次出力される。
にアサートすれば、１本の前記セグメント信号に関連す
る複数のビット・データは、同一の前記連結された出力
端から、順次出力される。
【００１６】以上のように、本発明では、セグメント信
号を１本ごとに独立させて、これに関連するビット・デ
ータを前記ＣＧ−ＲＯＭに記憶させ、本発明の表示デー
タ保持装置で、これを保持するように構成した。従っ
て、キャラクターの横幅は、対応するセグメント信号の
本数を増減させることで自由に設定することが可能とな
る。すなわち、横幅の異なるキャラクターを設定するに
は、ＣＧ−ＲＯＭのプログラミングを変えるだけで良
い。また、ドット表示と７セグメント表示を簡単に混在
させることができる。
号を１本ごとに独立させて、これに関連するビット・デ
ータを前記ＣＧ−ＲＯＭに記憶させ、本発明の表示デー
タ保持装置で、これを保持するように構成した。従っ
て、キャラクターの横幅は、対応するセグメント信号の
本数を増減させることで自由に設定することが可能とな
る。すなわち、横幅の異なるキャラクターを設定するに
は、ＣＧ−ＲＯＭのプログラミングを変えるだけで良
い。また、ドット表示と７セグメント表示を簡単に混在
させることができる。
【００１７】
【実施例】以下、図面を参照しながら本発明の一実施例
について説明する。図１は、本発明の一実施例に係る表
示データ保持装置を示す図である。また、図２は、図１
の表示ＲＡＭ１２の１セルの概略構成を示す。ここで、
本実施例の表示データ保持装置を適用するドット表示と
７セグメント表示を組み合わせた液晶表示器の一例とし
て、図３に示す素子を用いて説明することとする。図３
の素子は液晶表示器の一部分を抜き出したものであり、
オーバースコア付きのドット表示部分４１と、２つの小
数点付きの７セグメント表示部分４２，４３からなる。
ドット表示部分４１は、７行×５列のドットマトリック
スであり、後述のコモン入力信号Ｈ１〜Ｈ８に基づいた
駆動信号、および後述のセグメント信号Ｓn 〜Ｓn-4 に
基づいた駆動信号によって駆動される。また、７セグメ
ント表示部分４２，４３は、それぞれセグメント信号Ｓ
n-5 ，Ｓn-6 に対応する。なお、図３は、“Ａ１２．”
と表示されている状態を示す。
について説明する。図１は、本発明の一実施例に係る表
示データ保持装置を示す図である。また、図２は、図１
の表示ＲＡＭ１２の１セルの概略構成を示す。ここで、
本実施例の表示データ保持装置を適用するドット表示と
７セグメント表示を組み合わせた液晶表示器の一例とし
て、図３に示す素子を用いて説明することとする。図３
の素子は液晶表示器の一部分を抜き出したものであり、
オーバースコア付きのドット表示部分４１と、２つの小
数点付きの７セグメント表示部分４２，４３からなる。
ドット表示部分４１は、７行×５列のドットマトリック
スであり、後述のコモン入力信号Ｈ１〜Ｈ８に基づいた
駆動信号、および後述のセグメント信号Ｓn 〜Ｓn-4 に
基づいた駆動信号によって駆動される。また、７セグメ
ント表示部分４２，４３は、それぞれセグメント信号Ｓ
n-5 ，Ｓn-6 に対応する。なお、図３は、“Ａ１２．”
と表示されている状態を示す。
【００１８】図１の表示データ保持装置は、液晶表示器
の全ドットおよびセグメントの駆動に必要なセグメント
信号Ｓ数分の行およびコモン信号Ｈ数分の列でメモリセ
ル８がマトリクス状に配列された表示ＲＡＭ１２を有
し、各メモリセル８は対応する全ドットおよびセグメン
トの表示データを保持するものである。各メモリセルＲ
i,j は、セグメント信号Ｓｉおよびコモン信号Ｈｊに従
って駆動されるセグメントあるいはドットの表示データ
を保持する。図１の表示ＲＡＭ１２のメモリセルＲn-6
,1〜Ｒn ,8の領域には、図３の素子を“Ａ１２．”と
表示させるための表示データが保持されている様子を示
してある。
の全ドットおよびセグメントの駆動に必要なセグメント
信号Ｓ数分の行およびコモン信号Ｈ数分の列でメモリセ
ル８がマトリクス状に配列された表示ＲＡＭ１２を有
し、各メモリセル８は対応する全ドットおよびセグメン
トの表示データを保持するものである。各メモリセルＲ
i,j は、セグメント信号Ｓｉおよびコモン信号Ｈｊに従
って駆動されるセグメントあるいはドットの表示データ
を保持する。図１の表示ＲＡＭ１２のメモリセルＲn-6
,1〜Ｒn ,8の領域には、図３の素子を“Ａ１２．”と
表示させるための表示データが保持されている様子を示
してある。
【００１９】次に、図２のように表示ＲＡＭ１２の各メ
モリセルは、記憶ノードを構成する２つのインバータ
１，２、２つのセレクトトランジスタ３，４、およびク
ロックドインバータ５からなる。クロックドインバータ
５の入力側は、セレクトトランジスタ３を介して、デー
タ信号−ｂａｒ線７に接続されている。
モリセルは、記憶ノードを構成する２つのインバータ
１，２、２つのセレクトトランジスタ３，４、およびク
ロックドインバータ５からなる。クロックドインバータ
５の入力側は、セレクトトランジスタ３を介して、デー
タ信号−ｂａｒ線７に接続されている。
【００２０】このメモリセル８では、カラム信号９のア
サートによってセレクトトランジスタ３，４がオン状態
となり、データ信号線６およびデータ信号を反転したデ
ータ信号−ｂａｒ線７を用いて、データの書き込みが行
われる。また、読み出しのときはコモン信号１０により
クロックドインバータ５が導通し、メモリセルの論理反
転側の記憶ノードのデータがクロックドインバータ５で
反転されて、セグメント信号として出力される。
サートによってセレクトトランジスタ３，４がオン状態
となり、データ信号線６およびデータ信号を反転したデ
ータ信号−ｂａｒ線７を用いて、データの書き込みが行
われる。また、読み出しのときはコモン信号１０により
クロックドインバータ５が導通し、メモリセルの論理反
転側の記憶ノードのデータがクロックドインバータ５で
反転されて、セグメント信号として出力される。
【００２１】なお、カラム信号９は、図１の表示ＲＡＭ
１２の同一の行に属するすべてのメモリセルに共通に与
えられ、コモン信号１０は同一の列に属するすべてのメ
モリセルに共通に与えられる。データ信号線６およびデ
ータ信号−ｂａｒ線７は同一の列に属するすべてのメモ
リセルに対して共通である。一方、セグメント信号線１
１は、同一の行に属するすべてのメモリセルに対して共
通である。
１２の同一の行に属するすべてのメモリセルに共通に与
えられ、コモン信号１０は同一の列に属するすべてのメ
モリセルに共通に与えられる。データ信号線６およびデ
ータ信号−ｂａｒ線７は同一の列に属するすべてのメモ
リセルに対して共通である。一方、セグメント信号線１
１は、同一の行に属するすべてのメモリセルに対して共
通である。
【００２２】一方、図１のように、表示データ保持装置
には第１のＣＧ−ＲＯＭ１３、および第２のＣＧ−ＲＯ
Ｍ１４が接続されている。これらＣＧ−ＲＯＭ１３，１
４に対して図示しない制御装置から表示すべき所定のキ
ャラクター（例えば、“Ａ”，“１”，“２．”など）
のアドレスが指定されると、第１のＣＧ−ＲＯＭ１３は
１ちのセグメント信号に対応する８ビット・データのう
ちの４ビットを、第２のＣＧ−ＲＯＭ１４は対応する残
りの４ビットをコード出力する。このキャラクターのビ
ット・データは、前記カラム信号と図示しない列デコー
ダによって、表示ＲＡＭ４４の指定されたアドレスに保
持される。
には第１のＣＧ−ＲＯＭ１３、および第２のＣＧ−ＲＯ
Ｍ１４が接続されている。これらＣＧ−ＲＯＭ１３，１
４に対して図示しない制御装置から表示すべき所定のキ
ャラクター（例えば、“Ａ”，“１”，“２．”など）
のアドレスが指定されると、第１のＣＧ−ＲＯＭ１３は
１ちのセグメント信号に対応する８ビット・データのう
ちの４ビットを、第２のＣＧ−ＲＯＭ１４は対応する残
りの４ビットをコード出力する。このキャラクターのビ
ット・データは、前記カラム信号と図示しない列デコー
ダによって、表示ＲＡＭ４４の指定されたアドレスに保
持される。
【００２３】次に、図１において、表示ＲＡＭ１２の１
つの列は、それぞれコモン信号Ｈ１〜Ｈ８のうちの１本
に対応しており、アサートされたコモン信号に対応する
列の各ビットのデータが、それぞれ対応するセグメント
信号Ｓ1 〜Ｓm として出力される。そして、セグメント
信号Ｓ1 〜Ｓm は図示しないセグメント駆動回路に与え
られ、図示しないセグメント駆動回路はセグメント信号
が示す各セグメントのオン・オフ状態に従って、各セグ
メントを駆動する。
つの列は、それぞれコモン信号Ｈ１〜Ｈ８のうちの１本
に対応しており、アサートされたコモン信号に対応する
列の各ビットのデータが、それぞれ対応するセグメント
信号Ｓ1 〜Ｓm として出力される。そして、セグメント
信号Ｓ1 〜Ｓm は図示しないセグメント駆動回路に与え
られ、図示しないセグメント駆動回路はセグメント信号
が示す各セグメントのオン・オフ状態に従って、各セグ
メントを駆動する。
【００２４】ここに、コモン信号Ｈ１〜Ｈ８は、一定の
周期で順番にアサートされており、各セグメントは、一
定の周期で点灯されることになる。例えば、表示ＲＡＭ
４４の内容が図４に示す状態であるとすると、セグメン
ト信号Ｓn 〜Ｓn-6 に対応する部分は、前述したように
“Ａ１２．”と表示されるわけである。
周期で順番にアサートされており、各セグメントは、一
定の周期で点灯されることになる。例えば、表示ＲＡＭ
４４の内容が図４に示す状態であるとすると、セグメン
ト信号Ｓn 〜Ｓn-6 に対応する部分は、前述したように
“Ａ１２．”と表示されるわけである。
【００２５】以上のように、本発明では、セグメント信
号を１本ごとに独立させて、これに関連するビット・デ
ータを前記ＣＧ−ＲＯＭに記憶させ、本発明の表示デー
タ保持装置で、これを保持するように構成した。従っ
て、キャラクターの横幅は、対応するセグメント信号の
本数を増減させることで自由に設定することが可能とな
る。すなわち、横幅の異なるキャラクターを設定するに
は、ＣＧ−ＲＯＭのプログラミングを変えるだけで良い
という利点がある。
号を１本ごとに独立させて、これに関連するビット・デ
ータを前記ＣＧ−ＲＯＭに記憶させ、本発明の表示デー
タ保持装置で、これを保持するように構成した。従っ
て、キャラクターの横幅は、対応するセグメント信号の
本数を増減させることで自由に設定することが可能とな
る。すなわち、横幅の異なるキャラクターを設定するに
は、ＣＧ−ＲＯＭのプログラミングを変えるだけで良い
という利点がある。
【００２６】また、ドット表示と７セグメント表示を簡
単に混在させることができる。また、本発明は上述した
各実施例に限定されるものではなく、その要旨を逸脱し
ない範囲で、種々変形して実施することができる。
単に混在させることができる。また、本発明は上述した
各実施例に限定されるものではなく、その要旨を逸脱し
ない範囲で、種々変形して実施することができる。
【００２７】
【発明の効果】以上のように、本発明の表示データ保持
装置では、セグメント信号を１本ごとに独立させるよう
に構成した。これにより、従来のようにキャラクターの
横幅が固定されることなく、自由に設定することが可能
となる。すなわち、横幅の異なるキャラクターを設定す
るには、ＣＧ−ＲＯＭのプログラミングを変えるだけで
良い。また、ドット表示と７セグメント表示を簡単に混
在させることができる。
装置では、セグメント信号を１本ごとに独立させるよう
に構成した。これにより、従来のようにキャラクターの
横幅が固定されることなく、自由に設定することが可能
となる。すなわち、横幅の異なるキャラクターを設定す
るには、ＣＧ−ＲＯＭのプログラミングを変えるだけで
良い。また、ドット表示と７セグメント表示を簡単に混
在させることができる。
【図１】本発明の一実施例に係る表示データ保持装置の
概略構成を示す図
概略構成を示す図
【図２】図１の表示ＲＡＭの１つのセルの概略構成を示
す図
す図
【図３】液晶表示パネルの一例を説明するための図
【図４】従来の表示データ保持装置の概略構成を示す図
【図５】図４の表示ＲＡＭの１つのセルの概略構成を示
す図
す図
１…第１のインバータ ２…第２のイ
ンバータ ３…第１のセレクトトランジスタ ４…第２のセ
レクトトランジスタ ５…クロックドインバータ ６…データ信
号 ７…データ信号−ｂａｒ ８…メモリセ
ル ９…カラム信号 １０…コモン入
力信号 １１…セグメント出力信号 １２…表示Ｒ
ＡＭ １３…第１のキャラクタ・ジェネレータＲＯＭ １４…第２のキャラクタ・ジェネレータＲＯＭ
ンバータ ３…第１のセレクトトランジスタ ４…第２のセ
レクトトランジスタ ５…クロックドインバータ ６…データ信
号 ７…データ信号−ｂａｒ ８…メモリセ
ル ９…カラム信号 １０…コモン入
力信号 １１…セグメント出力信号 １２…表示Ｒ
ＡＭ １３…第１のキャラクタ・ジェネレータＲＯＭ １４…第２のキャラクタ・ジェネレータＲＯＭ
Claims (4)
- 【請求項１】複数の行信号線と、 前記行信号線に交差するように設けられた複数の列信号
線と、 前記行信号線および前記列信号線の交差部に設けられ、
前記行信号線から与えられる所定の第１の制御信号に応
答して前記列信号線から与えられるデータを伝えるスイ
ッチ部と前記スイッチ部の出力電位を記憶する記憶部と
を有する複数の記憶セルと、 入力端が前記記憶セルの記憶部に接続され、所定の第２
の制御信号に応答して入力端の電位を出力端に伝える複
数のスイッチ手段とを備えてなり、 同一の前記行信号線に関連する前記記憶セルに関連する
前記スイッチ手段の出力端をすべて連結し、 同一の前記列信号線に関連する前記記憶セルに関連する
前記スイッチ手段には同一の前記第２の制御信号を与え
ることを特徴とする表示データ保持装置。 - 【請求項２】前記記憶セルはＳＲＡＭセルであることを
特徴とする請求項１に記載の表示データ保持装置。 - 【請求項３】前記スイッチ手段はクロックドインバータ
であることを特徴とする請求項１に記載の表示データ保
持装置。 - 【請求項４】前記第２の制御信号は、排他的にアサート
され、且つ関連する液晶表示装置において同一のセグメ
ント信号が与えられる複数の単位セグメントの各々に与
えられるコモン信号に対応しており、 連結された前記スイッチ手段の出力端から得られる信号
は、それぞれ前記セグメント信号に対応することを特徴
とする請求項１に記載の表示データ保持装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271846A JPH07129112A (ja) | 1993-10-29 | 1993-10-29 | 表示データ保持装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271846A JPH07129112A (ja) | 1993-10-29 | 1993-10-29 | 表示データ保持装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129112A true JPH07129112A (ja) | 1995-05-19 |
Family
ID=17505695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5271846A Withdrawn JPH07129112A (ja) | 1993-10-29 | 1993-10-29 | 表示データ保持装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030138A1 (fr) * | 2001-09-28 | 2003-04-10 | Sony Corporation | Memoire d'affichage, circuit d'attaque, ecran d'affichage et appareil d'information cellulaire |
-
1993
- 1993-10-29 JP JP5271846A patent/JPH07129112A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030138A1 (fr) * | 2001-09-28 | 2003-04-10 | Sony Corporation | Memoire d'affichage, circuit d'attaque, ecran d'affichage et appareil d'information cellulaire |
| US7176864B2 (en) | 2001-09-28 | 2007-02-13 | Sony Corporation | Display memory, driver circuit, display, and cellular information apparatus |
| US9123308B2 (en) | 2001-09-28 | 2015-09-01 | Sony Corporation | Display memory, driver circuit, display, and portable information device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100798167B1 (ko) | 표시제어장치 및 휴대용 전자기기 | |
| WO1995012164A3 (en) | Frame buffer system designed for windowing operations | |
| JP2726070B2 (ja) | 表示装置をアドレス指定する装置及び方法 | |
| JPH07129112A (ja) | 表示データ保持装置 | |
| KR950704769A (ko) | 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링 속도를 증가시키는 방법 및 장치(method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations) | |
| JPH0222958B2 (ja) | ||
| KR100234415B1 (ko) | 액정표시장치 컨트롤러 램 | |
| KR19990088242A (ko) | 표시구동회로 | |
| JP3580118B2 (ja) | 液晶駆動装置 | |
| JP2599359B2 (ja) | 表示制御装置 | |
| JPH11149278A (ja) | 液晶駆動装置及び信号電極駆動回路 | |
| JP2577429B2 (ja) | 表示制御装置 | |
| JP3358223B2 (ja) | 単純マトリクス型液晶駆動装置 | |
| JP3319031B2 (ja) | 表示装置 | |
| JP2002156388A (ja) | ディジタルオシロスコープ及びメモリ回路 | |
| JPH05189975A (ja) | ランダムアクセスメモリ | |
| JPH08314417A (ja) | 液晶駆動方法 | |
| JPS5910992A (ja) | デイスプレイ装置 | |
| JPS629916B2 (ja) | ||
| JPS6217259B2 (ja) | ||
| JPS6289088A (ja) | 表示装置 | |
| JPH09171377A (ja) | ビデオ表示用メモリ | |
| JPH0145075B2 (ja) | ||
| JPS6235139B2 (ja) | ||
| JP2016212342A (ja) | 表示ドライバー、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |