JPH07123716A - インバータ回路 - Google Patents

Abstract

(57)【要約】 【目的】 インバータ回路に関し、最大デューティのば
らつきをなくし、トランスの利用率を高め、小型化を図
ることを目的とする。 【構成】 入力電圧をトランス３１で変圧し、整流平滑
した出力電圧を基準電圧と比較し、比較結果により前記
トランス３１を駆動するスイッチング素子５２をオンオ
フ制御するインバータ回路において、前記トランス３１
の第三の巻線３４に積分回路５３を接続し、積分回路５
３の出力電圧が規定値を超えたとき、前記スイッチング
素子５２をオフするようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デューティを制御して
出力電圧を制御するスイッチング電源のフォワード型イ
ンバータ回路に関する。

【０００２】

【従来の技術】従来のこの種のインバータ回路として
は、例えば図５および図６に示すようなものがある。図
５において、１は一次巻線２と二次巻線３よりなるトラ
ンスであり、トランス１は入力電圧ＶINを変圧する。ト
ランス１の二次巻線３には整流用のダイオード４と平滑
用のコイル５が直列に接続され、さらに整流用のダイオ
ード６と平滑用のコンデンサ７が並列に接続されてい
る。

【０００３】８は誤差アンプであり、誤差アンプ８には
出力電圧Ｖo が印加され、また、基準電圧源９の基準電
圧Ｖref が印加される。誤差アンプ８の出力側にはフォ
トカプラ１０に設けた発光ダイオード１１のカソード側
が接続され、発光ダイオード１１のアノード側は抵抗１
２を介して出力電圧Ｖo による電源供給を受けている。

【０００４】１３はフォトカプラ１０に設けたフォトト
ランジスタであり、フォトトランジスタ１３は発光ダイ
オード１１の発光を受けて作動し、抵抗１４を介して帰
還電圧である出力電圧Ｖp をＰＷＭコンパレータ１５に
印加する。出力電圧Ｖp は、誤差アンプ８の出力、すな
わち出力電圧Ｖo と基準電圧Ｖref の差に応じて変化す
る。

【０００５】ＰＷＭコンパレータ１５には、発振器１６
が出力する三角波が印加され、また、抵抗１７，１８よ
りなる基準電圧発生回路１９で発生した基準電圧Ｖr1が
印加される。ＰＷＭコンパレータ１５の出力はドライブ
回路２０に出力され、ドライブ回路２０は一次巻線２に
接続されたインバータトランジスタ２１を駆動する。出
力電圧Ｖo が基準電圧源９の基準電圧Ｖref より高くな
ると、誤差アンプ８の出力が下がり、フォトカプラ１０
の発光ダイオード１１が発光してフォトトランジスタ１
３が作動し、出力電圧Ｖp によりＰＷＭコンパレータ１
５が動作し、出力電圧Ｖo を下げるようにインバータト
ランジスタ２１をオンするパルス幅を狭めるように制御
し、出力電圧Ｖo を定電圧化する。

【０００６】一方、出力電圧Ｖo が基準電圧源９の基準
電圧Ｖref より低くなると、誤差アンプ８の出力が上が
って、フォトカプラ１０の発光ダイオード１１は発光を
停止し、フォトトランジスタ１３がオフとなり、ＰＷＭ
コンパレータ１５は基準電圧発生回路１９の基準電圧Ｖ
r1により出力電圧Ｖo を上げるようにインバータトラン
ジスタ２１をオンするパルス幅を最大デューティとなる
ように制御し出力電圧Ｖo を定電圧化する。

【０００７】すなわち、このインバータ回路において
は、フォトカプラ１０のフォトトランジスタ１３の出力
電圧Ｖp の変化によってパルス幅を制御し、基準電圧発
生回路１９の基準電圧Ｖr1によって、最大パルス幅を制
限していた。すなわち、一定の基準電圧Ｖr1で最大デュ
ーティを制限していた。次に、他の従来例であるインバ
ータ回路を図６に示す。

【０００８】図６において、１９は抵抗１７，１８より
なる基準電圧発生回路であり、この基準電圧発生回路１
９は抵抗２２を介して入力電圧源に接続されている。し
たがって、最大パルス幅を制限する基準電圧Ｖr2は、入
力電圧ＶINの分圧と基準電圧Ｖr1の複合によってつくら
れる。すなわち、このインバータ回路にあっては、最大
デューティを入力電圧ＶINにより制限していた。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のインバータ回路にあっては、図５の場合に
は、一定の基準電圧で最大デューティを制限しているた
め、最大デューティが入力電圧に対して一定となり、固
定し、最大磁束密度は入力電圧に対して右上に増加する
ので、トランスの利用率が悪化し、トランスが大きくな
るという問題点があった。

【００１０】また、基準電圧、分圧抵抗、発振器出力な
どのばらつきで、最大デューティがばらついてしまう。
また、図６の場合には、最大デューティを入力電圧で制
御し、最大デューティ制限信号を入力電圧の抵抗分圧で
つくっているため、図７のＡに示すようにトランスの最
大磁束密度が入力電圧によって山型に変化し、Ｂで示す
最大デューティはＣで示す定常動作デューティに対して
右下りの変化を示すので、トランスの利用率が悪化し、
トランスが大きくなる。また、最大デューティのばらつ
きも大きかった。

【００１１】本発明は、このような従来の問題点に鑑み
てなされたものであって、トランスの巻線電圧の積分
値、または、入力電圧の積分値が磁束密度に比例するこ
とに着目し、トランスの第三の巻線、または、入力電圧
源に積分回路を接続し、その出力電圧が規定値を超えた
とき、インバータトランジスタをオフさせることで、い
かなる入力電圧においても、トランスの最大磁束密度が
一定になるように、最大デューティを制限し、最大デュ
ーティのばらつきを小さくし、トランスの利用度を高
め、小型化を図ることを目的とする。

【００１２】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、入力電圧をトランスで変圧し、整流平滑
した出力電圧を基準電圧と比較し、比較結果により前記
トランスを駆動するスイッチング素子をオンオフ制御す
るインバータ回路において、前記トランスの第三の巻線
に積分回路を接続し、積分回路の出力電圧が規定値を超
えたとき、前記スイッチング素子をオフすることを特徴
とする。

【００１３】また、本発明は、入力電圧をトランスで変
圧し、整流平滑した出力電圧を基準電圧と比較し、比較
結果により前記トランスを駆動するスイッチング素子を
オンオフ制御するインバータ回路において、前記入力電
圧を積分する積分回路を設け、積分回路の出力電圧が規
定値を超えたとき、前記スイッチング素子をオフするこ
とを特徴とする。

【００１４】また、本発明は、前記積分回路の出力電圧
が規定値に達したときに動作するラッチ回路を積分回路
に接続し、ラッチ回路により前記スイッチング素子を駆
動するパルスのデューティを制限することを特徴とす
る。

【００１５】

【作用】このような構成を備えた本発明のインバータ回
路によれば、トランスの巻線電圧の積分値、または、入
力電圧の積分値がトランスの磁束密度に比例することに
着目し、トランスの第三の巻線、または、入力電圧源に
積分回路を接続し、その出力電圧が規定値を超えたと
き、スイッチング素子をオフするようにしたため、いか
なる入力電圧においてもトランスの最大磁束密度が一定
となるように、最大デューティが制限される。

【００１６】したがって、トランスの利用度を向上させ
ることができ、トランスを小型化することができる。ま
た、基準電圧、分圧抵抗、発振器出力などの影響を受け
ないので、最大デューティのばらつきが小さくなる。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１〜図３は本発明の一実施例を示す図である。
図１は本発明の一実施例に係るインバータ回路を示す図
である。まず、構成を説明すると、図１において、３１
はトランスであり、トランス３１はトランス巻数Ｎ1 の
一次巻線３２と、トランス巻数Ｎ2 の二次巻線３３と、
トランス巻数Ｎ3 の補助巻線（第三の巻線）３４よりな
り、入力電圧ＶINを変圧する。二次巻線３３に発生した
電圧は、ダイオード３５，３６により整流され、コンデ
ンサ３７とコイル３８により平滑される。

【００１８】出力電圧Ｖo は、誤差アンプ３９の一方の
入力端子に印加されるとともに、抵抗４０を介して誤差
アンプ３９の出力側に接続されたフォトカプラ４１の発
光ダイオード４２にも印加される。誤差アンプ３９の他
方の入力端子には基準電圧源４３の基準電圧Ｖref が印
加され、出力電圧Ｖo が基準電圧Ｖref を超えると、誤
差アンプ３９の出力が下がり、発光ダイオード４２が発
光する。

【００１９】４４はフォトカプラ４１に設けられたフォ
トトランジスタであり、フォトトランジスタ４４は発光
ダイオード４１の発光を受けて作動し、抵抗４５を介し
て出力電圧Ｖp をＰＷＭコンパレータ４６の入力端子に
与える。出力電圧Ｖp は誤差アンプ３９の出力に応じて
変化する。抵抗４５はフォトトランジスタ４４の出力電
流を電圧に変換する。

【００２０】４７は発振器であり、発振器４７は三角波
をＰＷＭコンパレータ４６の他の入力端子に出力する。
４８は抵抗４９および抵抗５０よりなる基準電圧発生回
路であり、基準電圧発生回路４８は基準電圧Ｖr1をＰＷ
Ｍコンパレータ４６のさらに他の入力端子に与える。Ｐ
ＷＭコンパレータ４６の出力パルス幅は、出力電圧Ｖp
によって決定され、出力電圧Ｖp が基準電圧Ｖr1より低
くなると、基準電圧Ｖr1によって最大パルス幅が制限さ
れる。

【００２１】ＰＷＭコンパレータ４６の出力は、ドライ
ブ回路５１に与えられ、ドライブ回路５１はＰＷＭコン
パレータ４６の出力に基づいて一次巻線３２に接続され
ているインバータトランジスタ（スイッチング素子）５
２を駆動制御する。一次巻線３２は、インバータトラン
ジスタ５２を介して入力電圧ＶINに接続されている電圧
Ｖ3 を発生する補助巻線３４の一端に接続され、補助巻
線３４の他端は積分回路５３に接続されている。

【００２２】補助巻線３４に発生する電圧Ｖ3 を積分す
る積分回路５３は、抵抗５４とコンデンサ５５とダイオ
ード５６により構成され、積分回路５３の出力電圧Ｖa
はラッチ回路５７に与えられる。発振器４７の一周期毎
にリセットするラッチ回路５７はドライブ回路５１に接
続され、積分回路５３の出力電圧Ｖa が規定値を超える
と、ドライブ回路５１を介してインバータトランジスタ
５２をオフにする。

【００２３】次に、動作を説明する。入力電圧ＶINは、
トランス３１により変圧され、ダイオード３５，３６で
整流され、コンデンサ３７とコイル３８で平滑され、出
力電圧Ｖo として負荷に供給される。出力電圧Ｖo が基
準電圧源４３の基準電圧Ｖref を超えると、誤差アンプ
３９の出力が低下して、発光ダイオード４２が発光す
る。発光ダイオード４２の発光により、フォトトランジ
スタ４４が動作し、出力電圧Ｖp をＰＷＭコンパレータ
４６に変える。

【００２４】ＰＷＭコンパレータ４６は、発振器４７の
三角波と出力電圧Ｖo からの帰還電圧である出力電圧Ｖ
p を比較し、ドライブ信号をつくり、ドライブ回路５１
を介してインバータトランジスタ５２を駆動制御する。
定常状態においては、デューティはＰＷＭコンパレータ
４６の出力によって決定される。すなわち、デューティ
は、出力電圧Ｖp によって決定される。

【００２５】しかしながら、負荷の急変などで、出力電
圧Ｖp は大きく変化し、過渡的には基準電圧発生回路４
８の基準電圧Ｖr1で決定されるデューティまでパルス幅
は広がる。ここで、トランス３１の補助巻線３４に接続
した積分回路５３の出力電圧Ｖaが規定値に達すると、
ラッチ回路５７が動作し、ＰＷＭコンパレータ４６で決
定したデューティをラッチ回路５７で決定したデューテ
ィに制限する。

【００２６】出力電圧Ｖa は、トランス３１の磁束密度
に比例した電圧であり、出力電圧Ｖa でデューティを制
限することは、トランス３１の磁束密度でデューティを
制限することになり、最適な値でデューティを制限する
ことができる。ここで、以下に、出力電圧Ｖa をＶa ＜
＜Ｖ3 （補助巻線３４の発生電圧）に設定すると、出力
電圧Ｖa はトランス３１の磁束密度に比例することを説
明する。

【００２７】出力電圧Ｖa は下記の（１）式で表わすこ
とができ、磁束密度Ｂは下記の（２）式で表わすことが
できる。（１）式および（２）式ともに入力電圧ＶINと
インバータオン時間ＴONの関数であり、出力電圧Ｖa は
磁束密度と比例関係にあることがわかる。 Ｖa ＝Ｖ3 ／｛（コンデンサ（５５）×抵抗（５４））×ＴON｝ ・・・（１） Ｖ3 ＝（Ｎ3 ×ＶIN）／Ｎ1 Ｂ＝（ＶIN×ＴON）／（Ａ×Ｎ1 ） ・・・（２） Ｂ：磁束密度 Ａ：コア断面積 Ｎ1 ：一次巻線のトランス巻数 ＴON：インバータオン時間 次に、図２に各出力のタイムチャートを示す。

【００２８】図２において、ａはフォトトランジスタ４
４の出力電圧Ｖp 、ｂは基準電圧発生回路４８の基準電
圧Ｖr1、ｃは発振器４７の三角波出力、ｄはＰＷＭコン
パレータ４６のパルス出力、ｅは規定値、ｆは積分回路
５３の出力電圧Ｖa 、ｇはドライブ回路５１のパルス出
力をそれぞれ示す。発振器４７の三角波出力ｃとフォト
トランジスタ４４の出力電圧Ｖp （ａ）はＰＷＭコンパ
レータ４６により比較され、出力電圧Ｖp でパルス幅が
制御されたパルス出力ｄがＰＷＭコンパレータ４６より
出力される。

【００２９】出力電圧Ｖp の値が大きくなると、ＰＷＭ
コンパレータ４６のパルス出力ｄは、パルス幅が狭めら
れ、出力電圧Ｖp の値が小さくなると、ＰＷＭコンパレ
ータ４６のパルス出力ｄはパルス幅が広くなる。積分回
路５３の出力電圧Ｖa （ｆ）が規定値ｅを超えると、ド
ライブ回路５１のパルス出力ｇは、デューティが制限さ
れる。すなわち、いかなる入力電圧ＶINにおいても、ト
ランス３１の最大磁束密度が一定となるように、最大デ
ューティが制限される。

【００３０】図３に示すように、最大デューティＤを定
常動作デューティＥに近似するように制御するようにし
たため、最大磁束密度Ｆは入力電圧ＶINに関わらず一定
にすることができる。その結果、トランス３１の利用率
を向上させることができ、トランス３１を小型化するこ
とができる。また、基準電圧、分圧抵抗、発振器出力な
どの影響を受けないので、最大デューティのばらつきが
小さくなる。

【００３１】次に、図４は本発明の他の実施例を示す図
である。本実施例は、積分回路を入力電圧源に接続した
ものである。図４において、６１は積分回路であり、積
分回路６１は抵抗６２と、コンデンサ６３と、ダイオー
ド６４により構成され、入力電圧ＶINを積分する。抵抗
６２とコンデンサ６３は直列に接続され、抵抗６２は入
力電圧源のプラス側に、コンデンサ６３は入力電圧源の
マイナス側にそれぞれ接続される。ダイオード６４のア
ノード側はラッチ回路５７と、抵抗６２とコンデンサ６
３からなる直列回路の間に接続され、ダイオード６４の
カソード側はドライブ回路５１とインバータトランジス
タ５２の間に接続される。

【００３２】積分回路６１は入力電圧ＶINを積分し、積
分回路６１の出力電圧Ｖa が規定値を超えたとき、ラッ
チ回路５７は動作し、ドライブ回路５１を介してインバ
ータトランジスタ５２をオフにする。インバータトラン
ジスタ５２がオフのとき、コンデンサ６３を放電させる
ように、ダイオード６４を接続している。したがって、
積分回路６１の出力電圧Ｖa は、前記実施例と同様に、
実質的にトランス３１の磁束密度に比例する。

【００３３】本実施例においても、前記実施例と同様な
効果を得ることができる。

【００３４】

【発明の効果】以上説明してきたように、本発明によれ
ば、インバータトランジスタのスイッチング素子の最大
デューティを制限するのに、積分回路の出力電圧を用い
ているため、実質的にトランスの磁束密度を検出して、
デューティを制限することになり、トランスの最大磁束
密度を入力電圧に関わらず一定にすることができるの
で、トランスの利用率を向上させることができ、トラン
スを小型化することができる。また、最大デューティの
ばらつきが小さくなる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図

【図２】各出力のタイムチャート

【図３】入力電圧とデューティ、磁束密度の関係を示す
グラフ

【図４】本発明の他の実施例を示す回路図

【図５】従来例を示す回路図

【図６】他の従来例を示す回路図

【図７】問題点の説明図

【符号の説明】

３１：トランス ３２：一次巻線 ３３：二次巻線 ３４：補助巻線（第三の巻線） ３５，３６：ダイオード ３７：コンデンサ ３８：コイル ３９：誤差アンプ ４０：抵抗 ４１：フォトカプラ ４２：発光ダイオード ４３：基準電圧源 ４４：フォトトランジスタ ４５：抵抗 ４６：ＰＷＭコンパレータ ４７：発振器 ４８：基準電圧発生回路 ４９，５０：抵抗 ５１：ドライブ回路 ５２：インバータトランジスタ（スイッチング素子） ５３：積分回路 ５４：抵抗 ５５：コンデンサ ５６：ダイオード ５７：ラッチ回路 ６１：積分回路 ６２：抵抗 ６３：コンデンサ ６４：ダイオード

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力電圧をトランスで変圧し、整流平滑し
   た出力電圧を基準電圧と比較し、比較結果により前記ト
   ランスを駆動するスイッチング素子をオンオフ制御する
   インバータ回路において、 前記トランスの第三の巻線に積分回路を接続し、積分回
   路の出力電圧が規定値を超えたとき、前記スイッチング
   素子をオフすることを特徴とするインバータ回路。
2. 【請求項２】入力電圧をトランスで変圧し、整流平滑し
   た出力電圧を基準電圧と比較し、比較結果により前記ト
   ランスを駆動するスイッチング素子をオンオフ制御する
   インバータ回路において、 前記入力電圧を積分する積分回路を設け、積分回路の出
   力電圧が規定値を超えたとき、前記スイッチング素子を
   オフすることを特徴とするインバータ回路。
3. 【請求項３】前記積分回路の出力電圧が規定値に達した
   ときに動作するラッチ回路を積分回路に接続し、ラッチ
   回路により前記スイッチング素子を駆動するパルスのデ
   ューティを制限することを特徴とする請求項１，２のイ
   ンバータ回路。