JPH07120273B2 - 除算装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高精度で高速の割算を実行する除算装置に関
するものである。

従来の技術 四則演算のなかでも除算は演算時間が長くかかり、しか
も単純なアルゴリズムを使う場合、除数と被除数（また
は部分剰余）との大きさを比較し、それによって次の演
算の種類を決定するような逐次処理をともなうため、乗
算のように並列動作回路数を増して演算時間を短縮する
ことも困難であった。そこで従来より改良された除算法
として収束型除算法が提案されている。これは高速の乗
算器と加減算器を使うものである。

この説明を簡単にするため、除数、被除数（または部分
剰余）ともに正規化されている場合（浮動小数点表現の
場合の仮数部はこれに該当する）を考える。

この場合、除数（Ｄ）は0.1××……×（有効桁数Ｎ
桁、××は０または１の数列）で、Ｄ＝１−D₁とすると
D₁は0.1よりも小さい数となる。（D₁＝0.1の場合、Ｄ＝
0.1なり商は被除数（または部分剰余）を２倍するだけ
でよく、これは２進数の場合１桁（１ビット）左シフト
操作なので本格的な割算を実行する必要がなく、この場
合は除外しても一般性を失わない） 割算Ａ÷Ｄは次のように数式変換ができる。

数値系の有効桁数ＮがＮ＝52の場合（倍精度の浮動小数
点表現形式の場合48≦Ｎ≦52が多い）、D₁ ⁶⁴は有効桁数
の範囲を超えて小さい数になっているため実質的に０と
同一であり結局下記のような近似式が成り立つ。

A/D＝Ａ（１＋D₁ ⁿ）＝Ａ（１＋D₁）（１＋D₁ ²）（１＋D
₁ ⁴） …… （１＋D₁ ³²） ……（２） 従ってD₁の2ⁿベキ乗の計算と各々と１との加算、各項６
回の乗算を実行することで割算が実行できる。ここでD₁
²ⁿはD₁ ^2n-1を２乗することで求められるし、１＋D₁ ²ⁿの
計算はただD₁ ²ⁿの最上位桁（元々は0.0……01××と０
であるが）を１するだけでよいので演算時間は実質的に
不要であることを考慮すれば、D₁を求めるための減算が
１回と11回の乗算で割算が可能である。非常に高速な乗
算器を使うと、これらの演算時間の総和は１〜２μ秒程
度になり、比較的高速な除算器が得られていた。

発明が解決しようとする課題 従来の収束型除算は回路規模は乗算器と減算器と制御回
路があればよく比較的小さくて済むが乗算回路が多いた
めどうしても非常に高速な割算器が作りにくかった。

割算専用に大規模な回路を設けて非常に高速な除算を実
行する方法も知られてはいるが、通常の演算装置は四則
演算全てを実行する場合が多く、乗算機能や加減算機能
とともに除算機能をもたせている。即ち乗算器や加減算
器が近くに存在するので、これらの演算機能をうまく利
用すれば回路規模は大きくならずに除算が実行できる。
従って収束型除算のアルゴリズムに似た方法で乗算回数
がもっと少なくて済む方法が必要となる。

本発明は、かかる点に鑑み、より高速でコンパクトな除
算装置を提供することをその目的としている。

課題を解決するための手段 本発明は、基数２（二進数）、有効数字Ｎ桁の正規化さ
れた数値系で、除数（Ｄ）の上位Ｍ桁（D₀、ただし０＜
Ｍ＜Ｎ）のうち少なくとも最上位桁は零でない2^M-1個の
数値に対応し、上位Ｍ桁がD₀と同一で下位（Ｎ−Ｍ）桁
が全て論理１である数値Ｄ′₀の有効数字Ｎ桁以上の逆
数を格納する逆数テーブルと、この逆数テーブルを前記
上位Ｍ桁の数値でアクセスした時に対応する前記逆数を
出力する出力手段と、この出力手段からの出力と、被除
数と、前記除数の下位（Ｎ−Ｍ）桁の数値（D₁）を入力
とする、収束型除算部とを備え、この収束型除算部は少
なくとも、前記D₁を入力する論理反転手段と、乗算手段
と、この乗算結果を一旦格納し最上位桁を１にして出力
することができる加算器相当手段とを含み、被除数
（Ａ）に対する除算A/Dを、前記逆数テーブルの出力と
被除数との積と、前記逆数テーブルの出力と前記論理反
転手段出力との積（積１）を前記乗算器および加算器相
当手段を経由することによって得られる（積１）の多項
式とを乗ずることで求める近似式を使って実行すること
を特徴とする除算装置である。

作用 除数（Ｄ）の上位Ｍ桁（D₀）に対応した値の逆数をあら
かじめ逆数テーブルに格納し、この値と除数（Ｄ）の下
位（Ｎ−Ｍ）桁の反転値とを用いて収束型除算を行うこ
とにより、コンパクトで高速な除算を可能とするもので
ある。

実施例 本発明では、従来の変換式（１），（２）の代りに次の
式を用いる。

A/D＝A/（D₀′−D₁′）＝A/［D₀′（１−D₁′／
D₀′）］＝（A/D₀′）／（１−ｒ）；但しｒ＝D₁′／
D₀′＜＜１（A/D₀′）（１＋ｒ）（１＋r²）（１＋
r⁴）（１＋r⁸） ……（３） 式中D₀′としては有効桁数Ｎのうち、上位Ｍ桁だけが除
数Ｄと同一で、下位（Ｎ−Ｍ）桁は全て１であるものを
代表値として選び、この代表値に対して逆数テーブルを
用意している。このような代表値を選ぶと、実際の除数
Ｄは次のように差の形で表わされ Ｄ＝D₀′−D₁′＝D₀′（１−ｒ） 従って分子は足し算だけを使った上記式（３）の形にな
る。しかもD₁′はＤの下位（Ｎ−Ｍ）ビットD₁を反転す
るだけでもとめられ、減算をする必要がない。（従って
減算器もいらない）。

具体的には、D₀に対する（1/D₀′）を出力する手段、乗
算手段、反転手段,N桁数値の最上位ビットを１にする加
算器相当手段および、各演算の実行を制御する制御手段
によって構成するものである。この逆数テーブルとその
出力手段として読み出し専用メモリ（ROM）１を用い、
高速収束型除算器10が乗算器12,加算器相当手段および
反転器13を備えた構成の一例を第１図に示す。

数値例として有効桁数52で２進表示の例を考え、D₀とし
ては上位、例えば12桁（最上位は１）をとる。従って
D₀′の候補としては、2¹¹個（2048）存在するのでROM1
の規模は、2048語×52ビット（約100Kビット）となる。
通常この程度のROM1のアクセス時間は52ビットの乗算時
間の約1/2程度である。この場合の動作は次のようにな
る。

１）ROM1をD₀によってアクセス（即ち、D₀に対応するＭ
−１ビットの番地に格納されているデータを読みだす）
すると、D₀′の逆数1/D₀′が出力される。

２）1/D₀′と除数の残留下位（Ｎ−Ｍ）ビットの反転と
の積D₁′／D₀′（＝ｒ）を乗算器12で求める。

３）これと被乗数の積A/D₀′を乗算器12を用いて計算す
る。

４）積r²を乗算器12を用いて計算する。

５）（１＋ｒ）を加算器相当14を用いて計算し（演算時
間は無視できる）、これとステップ３）で求めた積A/
D₀′との積（A/D₀′）（１＋ｒ）を乗算器12を用いて計
算する。

６）積r⁴を乗算器12を用いて計算する。

７）（１＋r²）を加算器相当14を用いて計算し、これと
ステップ５）で求めた積（A/D₀′）（１＋ｒ）との積：
（A/D₀′）（１＋ｒ）（１＋r²）を乗算器12を用いて計
算する。

８）（１＋r⁴）を加算器相当14を用いて計算し、これと
ステップ７）で求めた積（A/D₀′）（１＋ｒ）（１＋
r²）との積：（A/D₀′）（１＋ｒ）（１＋r²）（１＋
r⁴）を乗算器12を用いて計算する。

９）ステップ８）の結果を商として出力する。

従って、（３）式の計算を完了するには、各演算および
処理を次の回数だけ実行することになる。

52桁乗算 :7回 40桁反転 :1回（演算時間実質的にゼロ） ROM読み出し:1回（乗算0.5回相当） 演算回数を全て乗算に換算すると、7.5回相当になる。

制御手段15はこれらの一連の演算処理の実行を制御する
部分である。

他の実施例の構成図を第２図に示す。

この場合、４乗器も別途用意する。（但し、４乗器36は
精度４桁（52−12×４）のROMで構成すれば充分であ
る）この場合の動作は １）ROM1をD₀によってアクセス（即ち、D₀に対応するＭ
−１ビットの番地に格納されているデータを読みだす）
すると、D₀′の逆数1/D₀′が出力される。

２）1/D₀′と除数の残留下位（Ｎ−Ｍ）ビットの反転と
の積D₁′／D₀′（＝ｒ）を乗算器12で求める。

３）これと被乗数の積A/D₀′を乗算器12を用いて計算す
る。

４）積r²を乗算器12を用いて計算する。

５）（１＋r⁴）を４乗器36を用いて計算する。

６）（１＋ｒ）を加算器相当14を用いて計算し（演算時
間は無視できる）、これとステップ３）で求めた積A/
D₀′との積（A/D₀′）（１＋ｒ）を乗算器12を用いて計
算する。

７）（１＋r²）を加算器相当14を用いて計算し、これと
ステップ５）で求めた（１＋r²）積：（１＋r²）（１＋
r⁴）を乗算器12を用いて計算する。

８）ステップ６）で求めた（A/D₀′）（１＋ｒ）とステ
ップ７）で求めた積（１＋r²）（１＋r⁴）との積：（A/
D₀′）（１＋ｒ）（１＋r²）（１＋r⁴）を乗算器12を用
いて計算する。

従って、（３）式の計算を完了するには、各演算および
処理を次の回数だけ実行することになる。

52桁乗算 :6回 40桁反転 :1回（演算時間実質的に零） ROM読み出し:1回（乗算0.5回相当） ４乗器読み出し:1回（乗算時間に隠れる） 演算回路を全て乗算に換算すると、6.5回相当になる。

また、有効桁数Ｎが少ない場合、例えば24桁のときは、
Ｍを12に選ぶと、r³以上の項は無視できるので、次のよ
うな一連の処理で商が計算できる。

１）ROM1をD₀によってアクセス（即ち、D₀に対応するＭ
−１ビットの番地に格納されているデータを読みだす）
すると、D₀′の逆数1/D₀′が出力される。

２）1/D₀′と除数の残留下位（Ｎ−Ｍ）ビットの反転と
の積D₁′／D₀′（＝ｒ）を乗算器12で求める。

３）これと被乗数の積A/D₀′を乗算器12を用いて計算す
る。

４）（１＋r²）を２乗器を用いて計算する。

５）（１＋ｒ）を加算器相当14を用いて計算し（演算時
間は無視できる）、これとステップ３）で求めた積A/
D₀′との積（A/D₀′）（１＋ｒ）を乗算器12を用いて計
算する。

６）ステップ５）で求めた（A/D₀′）（１＋ｒ）とステ
ップ４）で求めた積（１＋r²）との積：（A/D₀′）（１
＋ｒ）（１＋r²）を乗算器12を用いて計算する。

７）ステップ６）の結果を商として出力する。

従って、（３）式の計算を完了するには、各演算および
処理を次の回数だけ実行することになる。

24桁乗算 :4回 12桁反転 :1回（演算時間実質的に零） ROM読み出し:1回（乗算0.5回相当） ２乗器読み出し:1回（乗算時間に隠れる） 演算回路を全て乗算に換算すると、4.5回相当になる。

発明の効果 実施例の説明から明きらかなとおり、本発明によれば乗
算を含めて、商を求めるために実行すべき全演算の実行
回数（即ち実行時間）が大幅に減っており、しかもハー
ドウェアとしては逆数出力手段（ROM）と乗算器および
簡単な反転回路を設けることにより高速な除算が行なえ
ることがわかる。また、第２図に対応する実施例では、
２乗器、或いは４乗器が更に必要となるが、この場合於
いては、２）〜７）までの前後の演算オペランドは独立
であるので、乗算器が２段のパイプライン構成になって
いると、各乗算実行時間が等価的に半分になる。よって
除算実行時間は １） 乗算0.5回相当 ２）,3）,4）,6） 乗算0.5回相当 ７）,8） 乗算１回相当 全体で乗算4.5回相当と更に高速にすることができる。

従来の収束型が乗算11回、減算１回即ち、乗算11.5回相
当だったのに対して、本発明に示した若干の素子、回路
の追加で演算時間が、1.5〜2.5倍改善される。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成図、第２図は本発
明の第２の実施例の構成図である。 １……ROM、10……収束型除算器、12……乗算器、Ｄ…
…除数、Ａ……被除数。

Claims (3)

【特許請求の範囲】
1. 【請求項１】基数２（二進数）、有効数字Ｎ桁の正規化
   された数値系で、除数（Ｄ）の上位Ｍ桁（D₀、ただし０
   ＜Ｍ＜Ｎ）のうち少なくとも最上位桁は零でない2^M-1個
   の数値に対応し、上位Ｍ桁がD₀と同一で下位（Ｎ−Ｍ）
   桁が全て論理１である数値Ｄ′₀の有効数字Ｎ桁以上の
   逆数を格納する逆数テーブルと、この逆数テーブルを前
   記上位Ｍ桁の数値でアクセスした時に対応する前記逆数
   を出力する出力手段と、この出力手段からの出力と、被
   除数と、前記除数の下位（Ｎ−Ｍ）桁の数値（D₁）を入
   力とする、収束型除算部とを備え、 この収束型除算部は少なくとも、前記D₁を入力とする論
   理反転手段と、乗算手段と、この乗算結果を一旦格納し
   最上位桁を１にして出力することができる加算器相当手
   段とを含み、 被除数（Ａ）に対する除算A/Dを、前記逆数テーブルの
   出力と被除数との積と、前記逆数テーブルの出力と前記
   論理反転手段出力との積（積１）を前記乗算器および加
   算器相当手段を経由することによって得られる（積１）
   の多項式とを乗ずることで求める近似式を使って実行す
   ることを特徴とする除算装置。
2. 【請求項２】収束型除算部は有効桁数Ｎ桁以上の演算精
   度を持つ乗算手段、（Ｎ−Ｍ）ビットの論理反転手段、
   入力数値の最上位桁を１にして出力することができる加
   算器相当手段とを備え、 前記除数（Ｄ）の上位Ｍ桁（D₀）で前記逆数テーブルを
   アクセスして、その出力として上位Ｍ桁は前記D₀と同一
   で、下位（Ｎ−Ｍ）桁は全て論理１である除数代表値
   （Ｄ′₀）の有効数字Ｎ桁以上の逆数を得、この逆数と
   被除数との積（積０）を前記乗算手段を使って求め、除
   数（Ｄ）の下位（Ｎ−Ｍ）桁を前記論理反転手段を使っ
   て反転した微小誤差（Ｄ′₁）と前記逆数との積（積
   １）を前記乗算手段で求め、更にこの積（積１）の2ⁿ乗
   （ｎは1,2,3,……各々積2,積4,積8,……）を2ⁿ×ＭがＮ
   を越える直前まで順次前記乗算手段を使って求め、並行
   して、前記積０を被乗数とし、前記加算器相当手段を介
   して前記積2^n-1の最上位を１に変換した数値を前記乗算
   手段を用いて順次累積乗算し、最終積を商の近似値とし
   て出力することを特徴とする特許請求の範囲第１項記載
   の乗算装置。
3. 【請求項３】収束型除算部は有効桁数Ｎ桁以上の演算精
   度を持つ乗算手段、（Ｎ−Ｍ）ビットの論理反転手段、
   入力数値の最上位桁を１にして出力することができる加
   算器相当手段、および、Ｎ桁の２進数の数値で上位Ｍ桁
   が全て０である数値（Ｄ′₁/D′₀）の２乗器あるいは４
   乗器を備え、 前記除数（Ｄ）の上位Ｍ桁（D₀）で前記逆数テーブルを
   アクセスして、その出力として上位Ｍ桁は前記D₀と同一
   で、下位（Ｎ−Ｍ）桁は全て論理１である除数代表値
   （Ｄ′₀）の有効数字Ｎ桁以上の逆数を得、この逆数と
   被除数との積（積０）を前記乗算手段で求め、更に前記
   逆数テーブルの出力と前記論理反転手段出力との積（積
   １）を求め、この積（積１）の２乗を前記２乗器の出力
   手段もしくは前記乗算手段を用いて計算し積２とし、同
   じくこの積（積１）の４乗を前記４乗器の出力手段を用
   いて計算し積４とし、並行して、前記積０を被乗数と
   し、前記加算器相当手段を介して前記積1,積2,積４の各
   々の最上位を１に変換した各変換項を前記乗算手段を用
   いて順次累積乗算し、8M＞Ｎの場合に対応する商とし
   て、積０から積４までの変換項の累積を出力することを
   特徴とする特許請求の範囲第１項記載の除算装置。