JP3251071B2 - 除算／開平演算方法と演算装置 - Google Patents
除算／開平演算方法と演算装置Info
- Publication number
- JP3251071B2 JP3251071B2 JP28750592A JP28750592A JP3251071B2 JP 3251071 B2 JP3251071 B2 JP 3251071B2 JP 28750592 A JP28750592 A JP 28750592A JP 28750592 A JP28750592 A JP 28750592A JP 3251071 B2 JP3251071 B2 JP 3251071B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- multiplier
- bus
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ニュートン- ラフソン
（Newton-Raphson）法に基づく収束型演算に関し、特に
検算及び丸めを含む除算／開平演算を高速実行するため
の演算方法と演算装置に関するものである。
（Newton-Raphson）法に基づく収束型演算に関し、特に
検算及び丸めを含む除算／開平演算を高速実行するため
の演算方法と演算装置に関するものである。
【０００２】
【従来の技術】除算や開平演算を高速に処理する演算方
式として、ニュートン- ラフソン法に代表される収束型
演算法が用いられる。
式として、ニュートン- ラフソン法に代表される収束型
演算法が用いられる。
【０００３】ニュートン- ラフソン法に基づく除算（Ｚ
＝Ｘ／Ｙ）では、収束因子Ｒi を除数Ｙの逆数の近似値
として求め、被除数Ｘと収束因子Ｒi との積を求める商
Ｚとする。用いられる漸化式は、 Ｒi ＝Ｒi-1 ×（２−Ｒi-1 ×Ｙ） （１） である。ただし、除数Ｙは１≦Ｙ＜２とする。商Ｚは、 Ｚ＝Ｒn ×Ｘ （２） により求められる。
＝Ｘ／Ｙ）では、収束因子Ｒi を除数Ｙの逆数の近似値
として求め、被除数Ｘと収束因子Ｒi との積を求める商
Ｚとする。用いられる漸化式は、 Ｒi ＝Ｒi-1 ×（２−Ｒi-1 ×Ｙ） （１） である。ただし、除数Ｙは１≦Ｙ＜２とする。商Ｚは、 Ｚ＝Ｒn ×Ｘ （２） により求められる。
【０００４】また、ニュートン- ラフソン法に基づく開
平演算（Ｗ＝√Ｓ）では、収束因子Ｑi を被演算数Ｓの
平方根の逆数の近似値として求め、被演算数Ｓと収束因
子Ｑi との積を求める平方根Ｗとする。用いられる漸化
式は、 Ｑi ＝（Ｑi-1 ／２）×（３−Ｑi-1 2 ×Ｓ） （３） である。ただし、被演算数Ｓは１≦Ｓ＜２とする。平方
根Ｗは、 Ｗ＝Ｑn ×Ｓ （４） により求められる。
平演算（Ｗ＝√Ｓ）では、収束因子Ｑi を被演算数Ｓの
平方根の逆数の近似値として求め、被演算数Ｓと収束因
子Ｑi との積を求める平方根Ｗとする。用いられる漸化
式は、 Ｑi ＝（Ｑi-1 ／２）×（３−Ｑi-1 2 ×Ｓ） （３） である。ただし、被演算数Ｓは１≦Ｓ＜２とする。平方
根Ｗは、 Ｗ＝Ｑn ×Ｓ （４） により求められる。
【０００５】ところで、式（２）又は（４）で求められ
た近似解は、演算器の入力桁数と初期値の精度とによっ
て決まる演算誤差を持つ。浮動小数点演算における標準
規格に準拠するためには、上記の方法で求められた近似
解に関して検算を行なうことで剰余を生成し、これを用
いて丸めを施す必要がある。
た近似解は、演算器の入力桁数と初期値の精度とによっ
て決まる演算誤差を持つ。浮動小数点演算における標準
規格に準拠するためには、上記の方法で求められた近似
解に関して検算を行なうことで剰余を生成し、これを用
いて丸めを施す必要がある。
【０００６】以下、ニュートン- ラフソン法に基づく従
来の除算装置の一例について図面を参照しながら説明す
る。
来の除算装置の一例について図面を参照しながら説明す
る。
【０００７】図５は、従来の除算装置のブロック図であ
る。図５において、１０１〜１１３は全てラッチであ
る。このうち１０１，１０２はそれぞれ下位桁及び上位
桁乗算部の被乗数側入力ラッチである。１０３，１０４
は下位桁乗算部の乗数側入力ラッチ、１０５，１０６は
上位桁乗算部の乗数側入力ラッチである。１０７，１０
８は下位桁乗算部の乗算結果用ラッチである。１０９，
１１０は冗長２進／２進変換部入力ラッチ、１１１，１
１２は第１及び第２のテンポラリデータラッチ、１１３
はスティッキービット用ラッチである。
る。図５において、１０１〜１１３は全てラッチであ
る。このうち１０１，１０２はそれぞれ下位桁及び上位
桁乗算部の被乗数側入力ラッチである。１０３，１０４
は下位桁乗算部の乗数側入力ラッチ、１０５，１０６は
上位桁乗算部の乗数側入力ラッチである。１０７，１０
８は下位桁乗算部の乗算結果用ラッチである。１０９，
１１０は冗長２進／２進変換部入力ラッチ、１１１，１
１２は第１及び第２のテンポラリデータラッチ、１１３
はスティッキービット用ラッチである。
【０００８】また、１２１は下位桁乗算部であり、乗数
下位３０桁と被乗数６０桁との乗算を実行し、冗長２進
数の演算結果を出力するものである。１２２は上位桁乗
算部であり、乗数上位３２桁と被乗数６０桁との乗算
と、該乗算の結果と前記下位桁乗算部１２１の演算結果
との加算を実行し、冗長２進数の演算結果を出力するも
のである。ここで、乗数上位とは２1 〜２-30 の重みを
もつ３２桁の数であり、乗数下位とは２-31 〜２-60 の
重みをもつ３０桁の数とする。なお、以下の説明では数
値を表す記号に添字rbを付すことにより、該数値が冗長
２進数であることを示す。１２３は冗長２進／２進変換
部、１２４はデータＲＯＭ、１２５はスティッキービッ
ト生成部である。１４１，１４２はそれぞれ上位桁及び
下位桁Ｘバス用トライステートバッファである。１４
３，１４４はそれぞれ上位桁及び下位桁Ｙバス用トライ
ステートバッファである。１５１〜１５３はそれぞれ
Ｘ、Ｙ、Ｚバスである。１５１ａ，１５１ｂはそれぞれ
上位桁及び下位桁Ｘバス、１５２ａ，１５２ｂはそれぞ
れ上位桁及び下位桁Ｙバスである。
下位３０桁と被乗数６０桁との乗算を実行し、冗長２進
数の演算結果を出力するものである。１２２は上位桁乗
算部であり、乗数上位３２桁と被乗数６０桁との乗算
と、該乗算の結果と前記下位桁乗算部１２１の演算結果
との加算を実行し、冗長２進数の演算結果を出力するも
のである。ここで、乗数上位とは２1 〜２-30 の重みを
もつ３２桁の数であり、乗数下位とは２-31 〜２-60 の
重みをもつ３０桁の数とする。なお、以下の説明では数
値を表す記号に添字rbを付すことにより、該数値が冗長
２進数であることを示す。１２３は冗長２進／２進変換
部、１２４はデータＲＯＭ、１２５はスティッキービッ
ト生成部である。１４１，１４２はそれぞれ上位桁及び
下位桁Ｘバス用トライステートバッファである。１４
３，１４４はそれぞれ上位桁及び下位桁Ｙバス用トライ
ステートバッファである。１５１〜１５３はそれぞれ
Ｘ、Ｙ、Ｚバスである。１５１ａ，１５１ｂはそれぞれ
上位桁及び下位桁Ｘバス、１５２ａ，１５２ｂはそれぞ
れ上位桁及び下位桁Ｙバスである。
【０００９】以上のように構成された除算装置につい
て、以下その動作を説明する。ただし、本除算装置では
式（１）に示した漸化式の繰り返し実行回数が３回にな
るように収束因子の初期値Ｒ0 の精度を設定しているも
のとする。なお、図５中のＥ１ＰＨ１〜Ｅ３ＰＨ１は動
作の同期をとるためのクロックであり、検算及び丸めを
含む除算に次の１３サイクルを要する。
て、以下その動作を説明する。ただし、本除算装置では
式（１）に示した漸化式の繰り返し実行回数が３回にな
るように収束因子の初期値Ｒ0 の精度を設定しているも
のとする。なお、図５中のＥ１ＰＨ１〜Ｅ３ＰＨ１は動
作の同期をとるためのクロックであり、検算及び丸めを
含む除算に次の１３サイクルを要する。
【００１０】第１サイクルにおいて、被除数ＸはＸバス
１５１を介して第１のテンポラリデータラッチ１１１に
取り込まれ、除数ＹはＹバス１５２を介して下位桁乗算
部の被乗数側入力ラッチ１０１に取り込まれる。データ
ＲＯＭ１２４は、下位桁乗算部の被乗数側入力ラッチ１
０１に取り込まれた前記除数Ｙのうちの上位の数ビット
をアドレスとして除数Ｙの逆数すなわち収束因子の初期
値Ｒ0 を供給する。
１５１を介して第１のテンポラリデータラッチ１１１に
取り込まれ、除数ＹはＹバス１５２を介して下位桁乗算
部の被乗数側入力ラッチ１０１に取り込まれる。データ
ＲＯＭ１２４は、下位桁乗算部の被乗数側入力ラッチ１
０１に取り込まれた前記除数Ｙのうちの上位の数ビット
をアドレスとして除数Ｙの逆数すなわち収束因子の初期
値Ｒ0 を供給する。
【００１１】第２サイクルにおいて、前記初期値Ｒ0 は
上位桁乗算部の乗数側入力ラッチ１０５を通して上位桁
乗算部１２２に供給され、前記下位桁乗算部の被乗数側
入力ラッチ１０１からの除数Ｙは上位桁乗算部の被乗数
側入力ラッチ１０２を通して上位桁乗算部１２２に供給
され、Ｐ0 rb＝Ｙ×Ｒ0 の演算が実行される。
上位桁乗算部の乗数側入力ラッチ１０５を通して上位桁
乗算部１２２に供給され、前記下位桁乗算部の被乗数側
入力ラッチ１０１からの除数Ｙは上位桁乗算部の被乗数
側入力ラッチ１０２を通して上位桁乗算部１２２に供給
され、Ｐ0 rb＝Ｙ×Ｒ0 の演算が実行される。
【００１２】第３サイクルにおいて、前記上位桁乗算部
１２２の演算結果Ｐ0 rbは上位桁乗算部の乗数側入力ラ
ッチ１０５及び１０６を通して再び上位桁乗算部１２２
に供給され、前記データＲＯＭ１２４からの初期値Ｒ0
は上位桁乗算部の被乗数側入力ラッチ１０２を通して上
位桁乗算部１２２に供給され、前記Ｐ0 rbが上位桁乗算
部１２２において２−Ｐ0 rbに変換された後、Ｒ1 rb＝
Ｒ0 ×（２−Ｐ0 rb）の演算が実行される。
１２２の演算結果Ｐ0 rbは上位桁乗算部の乗数側入力ラ
ッチ１０５及び１０６を通して再び上位桁乗算部１２２
に供給され、前記データＲＯＭ１２４からの初期値Ｒ0
は上位桁乗算部の被乗数側入力ラッチ１０２を通して上
位桁乗算部１２２に供給され、前記Ｐ0 rbが上位桁乗算
部１２２において２−Ｐ0 rbに変換された後、Ｒ1 rb＝
Ｒ0 ×（２−Ｐ0 rb）の演算が実行される。
【００１３】第４サイクルにおいて、前記上位桁乗算部
１２２の演算結果Ｒ1 rbは上位桁乗算部の乗数側入力ラ
ッチ１０５及び１０６を通して再び上位桁乗算部１２２
に供給され、前記下位桁乗算部の被乗数側入力ラッチ１
０１からの除数Ｙは上位桁乗算部の被乗数側入力ラッチ
１０２を通して上位桁乗算部１２２に供給され、Ｐ1rb
＝Ｙ×Ｒ1 rbの演算が実行される。また、第３サイクル
における前記上位桁乗算部１２２の演算結果Ｒ1 rbは冗
長２進／２進変換部入力ラッチ１０９及び１１０を通し
て冗長２進／２進変換部１２３に供給され、冗長２進数
Ｒ1 rbが１回目の収束因子としての２進数Ｒ1 に変換さ
れる。
１２２の演算結果Ｒ1 rbは上位桁乗算部の乗数側入力ラ
ッチ１０５及び１０６を通して再び上位桁乗算部１２２
に供給され、前記下位桁乗算部の被乗数側入力ラッチ１
０１からの除数Ｙは上位桁乗算部の被乗数側入力ラッチ
１０２を通して上位桁乗算部１２２に供給され、Ｐ1rb
＝Ｙ×Ｒ1 rbの演算が実行される。また、第３サイクル
における前記上位桁乗算部１２２の演算結果Ｒ1 rbは冗
長２進／２進変換部入力ラッチ１０９及び１１０を通し
て冗長２進／２進変換部１２３に供給され、冗長２進数
Ｒ1 rbが１回目の収束因子としての２進数Ｒ1 に変換さ
れる。
【００１４】第５サイクルにおいて、前記上位桁乗算部
１２２の演算結果Ｐ1 rbは上位桁乗算部の乗数側入力ラ
ッチ１０５及び１０６を通して再び上位桁乗算部１２２
に供給され、前記冗長２進／２進変換部１２３の変換結
果Ｒ1 は上位桁乗算部の被乗数側入力ラッチ１０２を通
して上位桁乗算部１２２に供給され、前記Ｐ1 rbが上位
桁乗算部１２２において２−Ｐ1 rbに変換された後、Ｒ
2 rb＝Ｒ1 ×（２−Ｐ1 rb）の演算が実行される。
１２２の演算結果Ｐ1 rbは上位桁乗算部の乗数側入力ラ
ッチ１０５及び１０６を通して再び上位桁乗算部１２２
に供給され、前記冗長２進／２進変換部１２３の変換結
果Ｒ1 は上位桁乗算部の被乗数側入力ラッチ１０２を通
して上位桁乗算部１２２に供給され、前記Ｐ1 rbが上位
桁乗算部１２２において２−Ｐ1 rbに変換された後、Ｒ
2 rb＝Ｒ1 ×（２−Ｐ1 rb）の演算が実行される。
【００１５】第６サイクルでは、前記上位桁乗算部１２
２の演算結果Ｒ2 rbと前記下位桁乗算部の被乗数側入力
ラッチ１０１からの除数Ｙとに関して第４サイクルと同
様の処理が実行され、Ｐ2 rb（＝Ｙ×Ｒ2 rb）と２回目
の収束因子Ｒ2 とが求められる。
２の演算結果Ｒ2 rbと前記下位桁乗算部の被乗数側入力
ラッチ１０１からの除数Ｙとに関して第４サイクルと同
様の処理が実行され、Ｐ2 rb（＝Ｙ×Ｒ2 rb）と２回目
の収束因子Ｒ2 とが求められる。
【００１６】第７サイクルにおいて、前記上位桁乗算部
１２２の演算結果Ｐ2 rbの下位桁Ｐ2lrbは下位桁乗算部
の乗数側入力ラッチ１０３及び１０４を通して下位桁乗
算部１２１に供給され、前記冗長２進／２進変換部１２
３の変換結果Ｒ2 は下位桁乗算部の被乗数側入力ラッチ
１０１を通して下位桁乗算部１２１に供給され、前記Ｐ
2lrbは下位桁乗算部１２１において符号反転された後、
Ｒ3Lrb＝Ｒ2 ×（−Ｐ2lrb）の演算が実行される。ま
た、前記上位桁乗算部１２２の演算結果Ｐ2 rbの上位桁
Ｐ2hrbは上位桁乗算部の乗数側入力ラッチ１０５及び１
０６にラッチされる。
１２２の演算結果Ｐ2 rbの下位桁Ｐ2lrbは下位桁乗算部
の乗数側入力ラッチ１０３及び１０４を通して下位桁乗
算部１２１に供給され、前記冗長２進／２進変換部１２
３の変換結果Ｒ2 は下位桁乗算部の被乗数側入力ラッチ
１０１を通して下位桁乗算部１２１に供給され、前記Ｐ
2lrbは下位桁乗算部１２１において符号反転された後、
Ｒ3Lrb＝Ｒ2 ×（−Ｐ2lrb）の演算が実行される。ま
た、前記上位桁乗算部１２２の演算結果Ｐ2 rbの上位桁
Ｐ2hrbは上位桁乗算部の乗数側入力ラッチ１０５及び１
０６にラッチされる。
【００１７】第８サイクルにおいて、前記上位桁乗算部
の乗数側入力ラッチ１０５及び１０６にラッチされたＰ
2hrbは上位桁乗算部１２２に供給され、前記冗長２進／
２進変換部１２３の変換結果Ｒ2 は上位桁乗算部の被乗
数側入力ラッチ１０２を通して上位桁乗算部１２２に供
給され、前記下位桁乗算部１２１の演算結果Ｒ3Lrbは下
位桁乗算部の乗算結果用ラッチ１０７及び１０８を通し
て上位桁乗算部１２２に供給され、前記Ｐ2hrbは上位桁
乗算部１２２において２−Ｐ2hrbに変換された後、Ｒ3
rb＝Ｒ2 ×（２−Ｐ2hrb）＋Ｒ3Lrbの演算が実行されて
３回目の収束因子Ｒ3 rbが求められる。
の乗数側入力ラッチ１０５及び１０６にラッチされたＰ
2hrbは上位桁乗算部１２２に供給され、前記冗長２進／
２進変換部１２３の変換結果Ｒ2 は上位桁乗算部の被乗
数側入力ラッチ１０２を通して上位桁乗算部１２２に供
給され、前記下位桁乗算部１２１の演算結果Ｒ3Lrbは下
位桁乗算部の乗算結果用ラッチ１０７及び１０８を通し
て上位桁乗算部１２２に供給され、前記Ｐ2hrbは上位桁
乗算部１２２において２−Ｐ2hrbに変換された後、Ｒ3
rb＝Ｒ2 ×（２−Ｐ2hrb）＋Ｒ3Lrbの演算が実行されて
３回目の収束因子Ｒ3 rbが求められる。
【００１８】第９サイクルにおいて、前記上位桁乗算部
１２２の演算結果すなわち３回目の収束因子Ｒ3 rbの下
位桁Ｒ3lrbは下位桁乗算部の乗数側入力ラッチ１０３及
び１０４を通して下位桁乗算部１２１に供給され、前記
第１のテンポラリデータラッチ１１１にラッチされた被
除数Ｘは下位桁乗算部の被乗数側入力ラッチ１０１にラ
ッチされた除数Ｙと第２のテンポラリデータラッチ１１
２を介して交換され、該被乗数側入力ラッチ１０１から
の被除数Ｘが下位桁乗算部１２１に供給されて、下位桁
近似商ＺaLrb＝Ｘ×Ｒ3lrbの演算が実行される。また、
前記上位桁乗算部１２２の演算結果Ｒ3 rbの上位桁Ｒ3h
rbは、上位桁乗算部の乗数側入力ラッチ１０５及び１０
６にラッチされる。
１２２の演算結果すなわち３回目の収束因子Ｒ3 rbの下
位桁Ｒ3lrbは下位桁乗算部の乗数側入力ラッチ１０３及
び１０４を通して下位桁乗算部１２１に供給され、前記
第１のテンポラリデータラッチ１１１にラッチされた被
除数Ｘは下位桁乗算部の被乗数側入力ラッチ１０１にラ
ッチされた除数Ｙと第２のテンポラリデータラッチ１１
２を介して交換され、該被乗数側入力ラッチ１０１から
の被除数Ｘが下位桁乗算部１２１に供給されて、下位桁
近似商ＺaLrb＝Ｘ×Ｒ3lrbの演算が実行される。また、
前記上位桁乗算部１２２の演算結果Ｒ3 rbの上位桁Ｒ3h
rbは、上位桁乗算部の乗数側入力ラッチ１０５及び１０
６にラッチされる。
【００１９】第１０サイクルにおいて、前記上位桁乗算
部の乗数側入力ラッチ１０５及び１０６にラッチされた
Ｒ3hrbは上位桁乗算部１２２に供給され、前記下位桁乗
算部の被乗数側入力ラッチ１０１にラッチされた被除数
Ｘは上位桁乗算部の被乗数側入力ラッチ１０２を通して
上位桁乗算部１２２に供給され、前記下位桁乗算部１２
１の演算結果すなわち下位桁近似商ＺaLrbは下位桁乗算
部の乗算結果用ラッチ１０７及び１０８を通して上位桁
乗算部１２２に供給され、該上位桁乗算部１２２におい
て上位桁を含めた近似商Ｚa rb＝Ｘ×Ｒ3hrb＋ＺaLrbの
演算が実行される。
部の乗数側入力ラッチ１０５及び１０６にラッチされた
Ｒ3hrbは上位桁乗算部１２２に供給され、前記下位桁乗
算部の被乗数側入力ラッチ１０１にラッチされた被除数
Ｘは上位桁乗算部の被乗数側入力ラッチ１０２を通して
上位桁乗算部１２２に供給され、前記下位桁乗算部１２
１の演算結果すなわち下位桁近似商ＺaLrbは下位桁乗算
部の乗算結果用ラッチ１０７及び１０８を通して上位桁
乗算部１２２に供給され、該上位桁乗算部１２２におい
て上位桁を含めた近似商Ｚa rb＝Ｘ×Ｒ3hrb＋ＺaLrbの
演算が実行される。
【００２０】第１１サイクルにおいて、前記上位桁乗算
部１２２の演算結果すなわち近似商Ｚa rbの下位桁Ｚal
rbは下位桁乗算部の乗数側入力ラッチ１０３及び１０４
を通して下位桁乗算部１２１に供給され、前記第１のテ
ンポラリデータラッチ１１１にラッチされた除数Ｙは下
位桁乗算部の被乗数側入力ラッチ１０１を通して下位桁
乗算部１２１に供給され、該下位桁乗算部１２１におい
て下位桁検算値ＸaLrb＝Ｙ×Ｚalrbの演算が実行され
る。また、前記上位桁乗算部１２２の演算結果すなわち
近似商Ｚa rbの上位桁Ｚahrbは、上位桁乗算部の乗数側
入力ラッチ１０５及び１０６にラッチされる。また、該
上位桁乗算部１２２の演算結果Ｚa rbは冗長２進／２進
変換部入力ラッチ１０９及び１１０を通して冗長２進／
２進変換部１２３に供給され、２進数への変換と同時に
２-54 の重みを持つラウンドビットまでの最近値丸めが
施されて所定ビット数の２進数近似商Ｚa が得られる。
部１２２の演算結果すなわち近似商Ｚa rbの下位桁Ｚal
rbは下位桁乗算部の乗数側入力ラッチ１０３及び１０４
を通して下位桁乗算部１２１に供給され、前記第１のテ
ンポラリデータラッチ１１１にラッチされた除数Ｙは下
位桁乗算部の被乗数側入力ラッチ１０１を通して下位桁
乗算部１２１に供給され、該下位桁乗算部１２１におい
て下位桁検算値ＸaLrb＝Ｙ×Ｚalrbの演算が実行され
る。また、前記上位桁乗算部１２２の演算結果すなわち
近似商Ｚa rbの上位桁Ｚahrbは、上位桁乗算部の乗数側
入力ラッチ１０５及び１０６にラッチされる。また、該
上位桁乗算部１２２の演算結果Ｚa rbは冗長２進／２進
変換部入力ラッチ１０９及び１１０を通して冗長２進／
２進変換部１２３に供給され、２進数への変換と同時に
２-54 の重みを持つラウンドビットまでの最近値丸めが
施されて所定ビット数の２進数近似商Ｚa が得られる。
【００２１】第１２サイクルにおいて、前記上位桁乗算
部の乗数側入力ラッチ１０５及び１０６にラッチされた
近似商の上位桁Ｚahrbは上位桁乗算部１２２に供給さ
れ、前記下位桁乗算部の被乗数側入力ラッチ１０１にラ
ッチされた除数Ｙは上位桁乗算部の被乗数側入力ラッチ
１０２を通して上位桁乗算部１２２に供給され、前記下
位桁乗算部１２１の演算結果すなわち下位桁検算値ＸaL
rbは下位桁乗算部の乗算結果用ラッチ１０７及び１０８
を通して上位桁乗算部１２２に供給され、該上位桁乗算
部１２２において上位桁を含めた検算値Ｘa rb＝Ｙ×Ｚ
ahrb＋ＸaLrbが求められる。スティッキービット生成部
１２５は、該検算値Ｘa rbよりスティッキービットを決
定する。また、前記冗長２進／２進変換部１２３からの
近似商Ｚaは、冗長２進／２進変換部入力ラッチ１０９
にラッチされる。
部の乗数側入力ラッチ１０５及び１０６にラッチされた
近似商の上位桁Ｚahrbは上位桁乗算部１２２に供給さ
れ、前記下位桁乗算部の被乗数側入力ラッチ１０１にラ
ッチされた除数Ｙは上位桁乗算部の被乗数側入力ラッチ
１０２を通して上位桁乗算部１２２に供給され、前記下
位桁乗算部１２１の演算結果すなわち下位桁検算値ＸaL
rbは下位桁乗算部の乗算結果用ラッチ１０７及び１０８
を通して上位桁乗算部１２２に供給され、該上位桁乗算
部１２２において上位桁を含めた検算値Ｘa rb＝Ｙ×Ｚ
ahrb＋ＸaLrbが求められる。スティッキービット生成部
１２５は、該検算値Ｘa rbよりスティッキービットを決
定する。また、前記冗長２進／２進変換部１２３からの
近似商Ｚaは、冗長２進／２進変換部入力ラッチ１０９
にラッチされる。
【００２２】第１３サイクルにおいて、前記スティッキ
ービットはスティッキービット用ラッチ１１３を通して
冗長２進／２進変換部１２３に供給され、該スティッキ
ービットを用いかつ指定された丸めモードに従って前記
近似商Ｚa に丸め処理を施すことにより最終商Ｚを得
る。
ービットはスティッキービット用ラッチ１１３を通して
冗長２進／２進変換部１２３に供給され、該スティッキ
ービットを用いかつ指定された丸めモードに従って前記
近似商Ｚa に丸め処理を施すことにより最終商Ｚを得
る。
【００２３】開平演算については、図５において下位桁
乗算部の被乗数側入力ラッチ１０１の後と、Ｚバス１５
３から上位桁乗算部の被乗数側入力ラッチ１０２に至る
経路と、データＲＯＭ１２４の後とにそれぞれ右１桁シ
フタを設けることにより、式（３）の漸化式を用いた開
平演算を、検算及び丸めを含めて１６サイクルで実行で
きる。
乗算部の被乗数側入力ラッチ１０１の後と、Ｚバス１５
３から上位桁乗算部の被乗数側入力ラッチ１０２に至る
経路と、データＲＯＭ１２４の後とにそれぞれ右１桁シ
フタを設けることにより、式（３）の漸化式を用いた開
平演算を、検算及び丸めを含めて１６サイクルで実行で
きる。
【００２４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の構成でニュートン- ラフソン法に基づく収
束型の除算又は開平演算を実行する場合、近似解が全桁
求まるまで検算を実行できないので、演算の高速性に限
界があった。また、一方の乗算部（上位桁乗算部１２
２）のみに負担がかかり、他方の乗算部（下位桁乗算部
１２１）を有効に利用できないという問題点を有してい
た。
ような従来の構成でニュートン- ラフソン法に基づく収
束型の除算又は開平演算を実行する場合、近似解が全桁
求まるまで検算を実行できないので、演算の高速性に限
界があった。また、一方の乗算部（上位桁乗算部１２
２）のみに負担がかかり、他方の乗算部（下位桁乗算部
１２１）を有効に利用できないという問題点を有してい
た。
【００２５】特に収束型除算では、式（１）に示すよう
に１回の漸化演算に対して２回の乗算が必要である。全
実行サイクル数は、この漸化演算を初期値Ｒ0 の精度に
応じた回数だけ繰り返すことによって決まるものであ
る。したがって、初期値Ｒ0 の精度を上げることにより
実行サイクル数を削減することができるが、漸化演算を
１回削減するだけでも膨大な量のメモリ（データＲＯＭ
１２４）を用意しておく必要があるという問題点を有し
ていた。
に１回の漸化演算に対して２回の乗算が必要である。全
実行サイクル数は、この漸化演算を初期値Ｒ0 の精度に
応じた回数だけ繰り返すことによって決まるものであ
る。したがって、初期値Ｒ0 の精度を上げることにより
実行サイクル数を削減することができるが、漸化演算を
１回削減するだけでも膨大な量のメモリ（データＲＯＭ
１２４）を用意しておく必要があるという問題点を有し
ていた。
【００２６】本発明の目的は、収束型除算／開平演算の
一層の高速化を図ることにある。本発明の他の目的は、
ニュートン- ラフソン法における漸化式を用いて近似商
を得る収束型除算において、１回目の収束因子Ｒ1 を１
回の乗算で求め得るようにすることにある。
一層の高速化を図ることにある。本発明の他の目的は、
ニュートン- ラフソン法における漸化式を用いて近似商
を得る収束型除算において、１回目の収束因子Ｒ1 を１
回の乗算で求め得るようにすることにある。
【００２７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る除算方法及び除算装置では、ニュート
ン- ラフソン法における漸化式をｎ回繰り返し演算する
ことにより得られる収束因子Ｒn と被除数との積から近
似商を得るにあたって、前記漸化式の収束因子のうち
（ｎ−１）回目の収束因子Ｒn-1 を用いて上位桁近似商
ＺaHを求めかつ該上位桁近似商ＺaHに関して上位桁部分
検算を行ない、前記（ｎ−１）回目の収束因子Ｒn-1 を
用いてｎ回目の収束因子Ｒn の下位桁を求め該ｎ回目の
収束因子Ｒn の下位桁を用いて下位桁近似商ＺaLを求め
かつ該下位桁近似商ＺaLに関して下位桁部分検算を行な
い、前記上位桁近似商ＺaHと下位桁近似商ＺaLとの和を
近似商Ｚa としかつ前記上位桁部分検算及び下位桁部分
検算の結果に従って前記近似商Ｚa に関して丸め処理を
実行することとした。特に１回目の収束因子Ｒ1 を求め
るためには、初期近似値Ｒ0 の２乗値Ｒ0 2 を予めテー
ブルとして用意しておくこととした。
め、本発明に係る除算方法及び除算装置では、ニュート
ン- ラフソン法における漸化式をｎ回繰り返し演算する
ことにより得られる収束因子Ｒn と被除数との積から近
似商を得るにあたって、前記漸化式の収束因子のうち
（ｎ−１）回目の収束因子Ｒn-1 を用いて上位桁近似商
ＺaHを求めかつ該上位桁近似商ＺaHに関して上位桁部分
検算を行ない、前記（ｎ−１）回目の収束因子Ｒn-1 を
用いてｎ回目の収束因子Ｒn の下位桁を求め該ｎ回目の
収束因子Ｒn の下位桁を用いて下位桁近似商ＺaLを求め
かつ該下位桁近似商ＺaLに関して下位桁部分検算を行な
い、前記上位桁近似商ＺaHと下位桁近似商ＺaLとの和を
近似商Ｚa としかつ前記上位桁部分検算及び下位桁部分
検算の結果に従って前記近似商Ｚa に関して丸め処理を
実行することとした。特に１回目の収束因子Ｒ1 を求め
るためには、初期近似値Ｒ0 の２乗値Ｒ0 2 を予めテー
ブルとして用意しておくこととした。
【００２８】また、本発明に係る開平演算方法及び開平
演算装置では、ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｑ
n と被演算数Ｓとの積から近似解を得るにあたって、前
記漸化式の収束因子のうち（ｎ−１）回目の収束因子Ｑ
n-1 を用いて上位桁近似解ＷaHを求め、前記（ｎ−１）
回目の収束因子Ｑn-1 を用いてＳ×Ｑn-1 2 の下位桁を
求めたうえ該Ｓ×Ｑn-1 2 の下位桁と前記上位桁近似解
ＷaHとを用いて下位桁近似解ＷaLを求め、前記上位桁近
似解ＷaHと下位桁近似解ＷaLとの和を近似解Ｗa とする
こととした。
演算装置では、ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｑ
n と被演算数Ｓとの積から近似解を得るにあたって、前
記漸化式の収束因子のうち（ｎ−１）回目の収束因子Ｑ
n-1 を用いて上位桁近似解ＷaHを求め、前記（ｎ−１）
回目の収束因子Ｑn-1 を用いてＳ×Ｑn-1 2 の下位桁を
求めたうえ該Ｓ×Ｑn-1 2 の下位桁と前記上位桁近似解
ＷaHとを用いて下位桁近似解ＷaLを求め、前記上位桁近
似解ＷaHと下位桁近似解ＷaLとの和を近似解Ｗa とする
こととした。
【００２９】
【作用】本発明に係る除算方法及び除算装置によれば、
上位桁近似商ＺaHの求解とｎ回目の収束因子Ｒn の下位
桁（下位桁近似逆数）の求解とがいずれも（ｎ−１）回
目の収束因子Ｒn-1 を用いて並列に処理され、また上位
桁近似商ＺaHに関する検算と下位桁近似商ＺaLの求解と
が並列に処理される。特に初期近似値の２乗値Ｒ0 2 を
予め用意しておけば、１回目の収束因子Ｒ1 を求める際
の乗算回数が削減される。
上位桁近似商ＺaHの求解とｎ回目の収束因子Ｒn の下位
桁（下位桁近似逆数）の求解とがいずれも（ｎ−１）回
目の収束因子Ｒn-1 を用いて並列に処理され、また上位
桁近似商ＺaHに関する検算と下位桁近似商ＺaLの求解と
が並列に処理される。特に初期近似値の２乗値Ｒ0 2 を
予め用意しておけば、１回目の収束因子Ｒ1 を求める際
の乗算回数が削減される。
【００３０】本発明に係る開平演算方法及び開平演算装
置によれば、上位桁近似解ＷaHの求解と下位桁近似解Ｗ
aLの求解とがいずれも（ｎ−１）回目の収束因子Ｑn-1
を用いて並列に処理される。また、下位桁近似解ＷaLの
求解時にはＳ×Ｑn-1 2 の下位桁のみが乗数として使用
される。
置によれば、上位桁近似解ＷaHの求解と下位桁近似解Ｗ
aLの求解とがいずれも（ｎ−１）回目の収束因子Ｑn-1
を用いて並列に処理される。また、下位桁近似解ＷaLの
求解時にはＳ×Ｑn-1 2 の下位桁のみが乗数として使用
される。
【００３１】
【実施例】以下、本発明の実施例として、各々上位桁乗
算部、下位桁乗算部、冗長２進／２進変換部で構成され
るパイプライン型乗算器を備えた除算装置及び開平演算
装置について説明する。
算部、下位桁乗算部、冗長２進／２進変換部で構成され
るパイプライン型乗算器を備えた除算装置及び開平演算
装置について説明する。
【００３２】（実施例１）本発明の第１の実施例に係る
除算装置では、前記の式（１）から Ｒ1 ＝２Ｒ0 −Ｒ0 2 ×Ｙ （５） が成立し、したがって１回目の収束因子Ｒ1 は初期近似
値Ｒ0 の２乗値Ｒ0 2 と除数Ｙとの積と、初期近似値Ｒ
0 の２倍値２Ｒ0 との差として求められることを利用し
ている。
除算装置では、前記の式（１）から Ｒ1 ＝２Ｒ0 −Ｒ0 2 ×Ｙ （５） が成立し、したがって１回目の収束因子Ｒ1 は初期近似
値Ｒ0 の２乗値Ｒ0 2 と除数Ｙとの積と、初期近似値Ｒ
0 の２倍値２Ｒ0 との差として求められることを利用し
ている。
【００３３】また、（ｎ−１）回目の収束因子Ｒn-1 は
除数Ｙの逆数の真値にほぼ等しい近似値であることか
ら、 Ｒn-1 ×Ｙ＝１＋（Ｒn-1 ×Ｙ）L （６） が成立する。ただし、（Ｒn-1 ×Ｙ）L はＲn-1 ×Ｙの
下位桁を表すものである。この式（６）を式（１）に適
用することにより、 Ｒn ＝Ｒn-1 ＋Ｒn-1 × /（Ｒn-1 ×Ｙ）L （７） が得られる。ただし、/ は符号反転を表すものである。
除数Ｙの逆数の真値にほぼ等しい近似値であることか
ら、 Ｒn-1 ×Ｙ＝１＋（Ｒn-1 ×Ｙ）L （６） が成立する。ただし、（Ｒn-1 ×Ｙ）L はＲn-1 ×Ｙの
下位桁を表すものである。この式（６）を式（１）に適
用することにより、 Ｒn ＝Ｒn-1 ＋Ｒn-1 × /（Ｒn-1 ×Ｙ）L （７） が得られる。ただし、/ は符号反転を表すものである。
【００３４】本発明の除算装置では式（７）の関係を用
い、ｎ回目の収束因子Ｒn を（ｎ−１）回目の収束因子
Ｒn-1 と、（Ｒn-1 ×Ｙ）L の符号反転と（ｎ−１）回
目の収束因子Ｒn-1 との積との和として扱う。（ｎ−
１）回目の収束因子Ｒn-1 と除数Ｙの逆数の真値との誤
差を、近似商Ｚa として必要とする精度の半分以上と
し、かつ（ｎ−１）回目の収束因子Ｒn-1 を近似商Ｚa
として必要とする精度の桁数の半分とすることにより、
前記（Ｒn-1 ×Ｙ）L として必要な桁数を（ｎ−１）回
目の収束因子Ｒn-1 の桁数と同程度にすることができ
る。したがって、ｎ回目の収束因子Ｒn を求めるための
乗算部の乗数側桁数は、前記（Ｒn-1 ×Ｙ）Lとして必
要な桁数とすることができる。
い、ｎ回目の収束因子Ｒn を（ｎ−１）回目の収束因子
Ｒn-1 と、（Ｒn-1 ×Ｙ）L の符号反転と（ｎ−１）回
目の収束因子Ｒn-1 との積との和として扱う。（ｎ−
１）回目の収束因子Ｒn-1 と除数Ｙの逆数の真値との誤
差を、近似商Ｚa として必要とする精度の半分以上と
し、かつ（ｎ−１）回目の収束因子Ｒn-1 を近似商Ｚa
として必要とする精度の桁数の半分とすることにより、
前記（Ｒn-1 ×Ｙ）L として必要な桁数を（ｎ−１）回
目の収束因子Ｒn-1 の桁数と同程度にすることができ
る。したがって、ｎ回目の収束因子Ｒn を求めるための
乗算部の乗数側桁数は、前記（Ｒn-1 ×Ｙ）Lとして必
要な桁数とすることができる。
【００３５】以下、本発明の第１の実施例に係る除算装
置について、図面を参照しながら説明する。
置について、図面を参照しながら説明する。
【００３６】図１は、本発明の第１の実施例の除算装置
のブロック図である。図１において、１〜１４は全てラ
ッチである。このうち１，２はそれぞれ下位桁及び上位
桁乗算部の被乗数側入力ラッチである。３，４はそれぞ
れ下位桁乗算部の第１及び第２の乗数側入力ラッチ、
５，６はそれぞれ上位桁乗算部の第１及び第２の乗数側
入力ラッチである。７，８はそれぞれ下位桁乗算部の第
１及び第２の乗算結果用ラッチである。９，１０は冗長
２進／２進変換部入力ラッチ、１１，１２は第１及び第
２のテンポラリデータラッチ、１３，１４はスティッキ
ービット生成及び丸め処理データ用ラッチである。
のブロック図である。図１において、１〜１４は全てラ
ッチである。このうち１，２はそれぞれ下位桁及び上位
桁乗算部の被乗数側入力ラッチである。３，４はそれぞ
れ下位桁乗算部の第１及び第２の乗数側入力ラッチ、
５，６はそれぞれ上位桁乗算部の第１及び第２の乗数側
入力ラッチである。７，８はそれぞれ下位桁乗算部の第
１及び第２の乗算結果用ラッチである。９，１０は冗長
２進／２進変換部入力ラッチ、１１，１２は第１及び第
２のテンポラリデータラッチ、１３，１４はスティッキ
ービット生成及び丸め処理データ用ラッチである。
【００３７】また、２１は下位桁乗算部であり、乗数下
位３２桁と被乗数６０桁との乗算を実行し、冗長２進数
の演算結果を出力するものである。ここで、乗数下位は
２-2 9 〜２-60 の重みをもつ３２桁の数とする。２２は
上位桁乗算部であり、乗数上位３２桁と被乗数６０桁と
の乗算と、該乗算の結果と前記下位桁乗算部２１の演算
結果との加算を実行し、冗長２進数の演算結果を出力す
るものである。ここで、乗数上位は２1 〜２-30 の重み
をもつ３２桁の数とする。２３は冗長２進／２進変換
部、２４は除数Ｙの逆数の初期近似値Ｒ0 についてその
２倍値２Ｒ0 と２乗値Ｒ0 2 とを格納したデータＲＯＭ
である。４１，４２はそれぞれ第１の上位桁及び下位桁
Ｘバス用トライステートバッファ、４３，４４はそれぞ
れ第１の上位桁及び下位桁Ｙバス用トライステートバッ
ファである。４５，４６はそれぞれ第２の上位桁及び下
位桁Ｘバス用トライステートバッファ、４７，４８はそ
れぞれ第２の上位桁及び下位桁Ｙバス用トライステート
バッファである。５１〜５３はそれぞれＸ、Ｙ、Ｚバス
である。５１ａ，５１ｂはそれぞれ上位桁及び下位桁Ｘ
バス、５２ａ，５２ｂはそれぞれ上位桁及び下位桁Ｙバ
スである。上位桁乗算部２２の出力側とＸバス５１及び
Ｙバス５２との接続を開閉するように、第１の上位桁及
び下位桁Ｘバス用トライステートバッファ４１，４２は
上位桁乗算部２２の出力側とＸバス５１との間に、第１
の上位桁及び下位桁Ｙバス用トライステートバッファ４
３，４４は上位桁乗算部２２の出力側とＹバス５２との
間に各々介在している。また、下位桁乗算部２１の出力
側とＸバス５１及びＹバス５２との接続を開閉するよう
に、第２の上位桁及び下位桁Ｘバス用トライステートバ
ッファ４５，４６は下位桁乗算部２１の出力側とＸバス
５１との間に、第２の上位桁及び下位桁Ｙバス用トライ
ステートバッファ４７，４８は下位桁乗算部２１の出力
側とＹバス５２との間に各々介在している。
位３２桁と被乗数６０桁との乗算を実行し、冗長２進数
の演算結果を出力するものである。ここで、乗数下位は
２-2 9 〜２-60 の重みをもつ３２桁の数とする。２２は
上位桁乗算部であり、乗数上位３２桁と被乗数６０桁と
の乗算と、該乗算の結果と前記下位桁乗算部２１の演算
結果との加算を実行し、冗長２進数の演算結果を出力す
るものである。ここで、乗数上位は２1 〜２-30 の重み
をもつ３２桁の数とする。２３は冗長２進／２進変換
部、２４は除数Ｙの逆数の初期近似値Ｒ0 についてその
２倍値２Ｒ0 と２乗値Ｒ0 2 とを格納したデータＲＯＭ
である。４１，４２はそれぞれ第１の上位桁及び下位桁
Ｘバス用トライステートバッファ、４３，４４はそれぞ
れ第１の上位桁及び下位桁Ｙバス用トライステートバッ
ファである。４５，４６はそれぞれ第２の上位桁及び下
位桁Ｘバス用トライステートバッファ、４７，４８はそ
れぞれ第２の上位桁及び下位桁Ｙバス用トライステート
バッファである。５１〜５３はそれぞれＸ、Ｙ、Ｚバス
である。５１ａ，５１ｂはそれぞれ上位桁及び下位桁Ｘ
バス、５２ａ，５２ｂはそれぞれ上位桁及び下位桁Ｙバ
スである。上位桁乗算部２２の出力側とＸバス５１及び
Ｙバス５２との接続を開閉するように、第１の上位桁及
び下位桁Ｘバス用トライステートバッファ４１，４２は
上位桁乗算部２２の出力側とＸバス５１との間に、第１
の上位桁及び下位桁Ｙバス用トライステートバッファ４
３，４４は上位桁乗算部２２の出力側とＹバス５２との
間に各々介在している。また、下位桁乗算部２１の出力
側とＸバス５１及びＹバス５２との接続を開閉するよう
に、第２の上位桁及び下位桁Ｘバス用トライステートバ
ッファ４５，４６は下位桁乗算部２１の出力側とＸバス
５１との間に、第２の上位桁及び下位桁Ｙバス用トライ
ステートバッファ４７，４８は下位桁乗算部２１の出力
側とＹバス５２との間に各々介在している。
【００３８】更に、６１はデータアライナであり、上位
桁乗算部２２の出力と冗長２進／２進変換部２３から出
力されるＺバス５３上のデータとの桁合わせを行なうも
のである。６２はスティッキービット生成及び丸め処理
部であり、上位桁乗算部２２で実行された検算の結果を
用いてスティッキービットを生成し、そのスティッキー
ビットを用いかつ指定された丸めモードに従って冗長２
進／２進変換部２３の結果を丸めるものである。
桁乗算部２２の出力と冗長２進／２進変換部２３から出
力されるＺバス５３上のデータとの桁合わせを行なうも
のである。６２はスティッキービット生成及び丸め処理
部であり、上位桁乗算部２２で実行された検算の結果を
用いてスティッキービットを生成し、そのスティッキー
ビットを用いかつ指定された丸めモードに従って冗長２
進／２進変換部２３の結果を丸めるものである。
【００３９】前記複数のラッチのうち下位桁乗算部の被
乗数側入力ラッチ１は、入力側がＹバス５２とＺバス５
３と第１のテンポラリデータラッチ１１とに接続されて
おり、下位桁乗算部２１の被乗数側と第２のテンポラリ
ラッチ１２とデータＲＯＭ２４とにデータを送る。上位
桁乗算部の被乗数側入力ラッチ２は、入力側がＺバス５
３と第１のテンポラリデータラッチ１１と下位桁乗算部
の被乗数側入力ラッチ１とデータＲＯＭ２４の２Ｒ0 出
力側とに接続されており、上位桁乗算部２２の被乗数側
にデータを送る。下位桁乗算部の第１の乗数側入力ラッ
チ３は、入力側がＺバス５３と上位桁及び下位桁Ｘバス
５１ａ，５１ｂとに接続されており、下位桁乗算部２１
の乗数側にデータを送る。下位桁乗算部の第２の乗数側
入力ラッチ４は、入力側が上位桁及び下位桁Ｙバス５２
ａ，５２ｂに接続されており、下位桁乗算部２１の乗数
側にデータを送る。上位桁乗算部の第１の乗数側入力ラ
ッチ５は、入力側がＺバス５３と上位桁及び下位桁Ｘバ
ス５１ａ，５１ｂとデータＲＯＭ２４のＲ0 2 出力側と
に接続されており、上位桁乗算部２２の乗数側にデータ
を送る。上位桁乗算部の第２の乗数側入力ラッチ６は、
入力側が上位桁及び下位桁Ｙバス５２ａ，５２ｂに接続
されており、上位桁乗算部２２の乗数側にデータを送
る。下位桁乗算部の第１の乗算結果用ラッチ７は、入力
側が下位桁乗算部２１の出力側に接続されており、上位
桁乗算部２２の部分積加算部にデータを送る。下位桁乗
算部の第２の乗算結果用ラッチ８は、入力側が下位桁乗
算部２１の出力側とデータＲＯＭ２４の２Ｒ0 出力側と
に接続されており、上位桁乗算部２２の部分積加算部に
データを送る。冗長２進／２進変換部入力ラッチ９，１
０は、入力側がデータアライナ６１に接続されており、
冗長２進／２進変換部２３にデータを送る。第１のテン
ポラリデータラッチ１１の入力側は、Ｘバス５１とＺバ
ス５３と第２のテンポラリデータラッチ１２とに接続さ
れている。２つのテンポラリデータラッチ１１，１２
は、除数Ｙと被除数Ｘと第１近似商の下位桁ＺaHl とを
一時的に保存するものである。スティッキービット生成
及び丸め処理データ用ラッチ１３，１４は、入力側がデ
ータアライナ６１に接続されており、スティッキービッ
ト生成及び丸め処理部６２にデータを送る。
乗数側入力ラッチ１は、入力側がＹバス５２とＺバス５
３と第１のテンポラリデータラッチ１１とに接続されて
おり、下位桁乗算部２１の被乗数側と第２のテンポラリ
ラッチ１２とデータＲＯＭ２４とにデータを送る。上位
桁乗算部の被乗数側入力ラッチ２は、入力側がＺバス５
３と第１のテンポラリデータラッチ１１と下位桁乗算部
の被乗数側入力ラッチ１とデータＲＯＭ２４の２Ｒ0 出
力側とに接続されており、上位桁乗算部２２の被乗数側
にデータを送る。下位桁乗算部の第１の乗数側入力ラッ
チ３は、入力側がＺバス５３と上位桁及び下位桁Ｘバス
５１ａ，５１ｂとに接続されており、下位桁乗算部２１
の乗数側にデータを送る。下位桁乗算部の第２の乗数側
入力ラッチ４は、入力側が上位桁及び下位桁Ｙバス５２
ａ，５２ｂに接続されており、下位桁乗算部２１の乗数
側にデータを送る。上位桁乗算部の第１の乗数側入力ラ
ッチ５は、入力側がＺバス５３と上位桁及び下位桁Ｘバ
ス５１ａ，５１ｂとデータＲＯＭ２４のＲ0 2 出力側と
に接続されており、上位桁乗算部２２の乗数側にデータ
を送る。上位桁乗算部の第２の乗数側入力ラッチ６は、
入力側が上位桁及び下位桁Ｙバス５２ａ，５２ｂに接続
されており、上位桁乗算部２２の乗数側にデータを送
る。下位桁乗算部の第１の乗算結果用ラッチ７は、入力
側が下位桁乗算部２１の出力側に接続されており、上位
桁乗算部２２の部分積加算部にデータを送る。下位桁乗
算部の第２の乗算結果用ラッチ８は、入力側が下位桁乗
算部２１の出力側とデータＲＯＭ２４の２Ｒ0 出力側と
に接続されており、上位桁乗算部２２の部分積加算部に
データを送る。冗長２進／２進変換部入力ラッチ９，１
０は、入力側がデータアライナ６１に接続されており、
冗長２進／２進変換部２３にデータを送る。第１のテン
ポラリデータラッチ１１の入力側は、Ｘバス５１とＺバ
ス５３と第２のテンポラリデータラッチ１２とに接続さ
れている。２つのテンポラリデータラッチ１１，１２
は、除数Ｙと被除数Ｘと第１近似商の下位桁ＺaHl とを
一時的に保存するものである。スティッキービット生成
及び丸め処理データ用ラッチ１３，１４は、入力側がデ
ータアライナ６１に接続されており、スティッキービッ
ト生成及び丸め処理部６２にデータを送る。
【００４０】以上のように構成された除算装置につい
て、以下図１を参照しながらその動作を説明する。ただ
し、データアライナ６１における入出力桁合わせ位置に
ついては図２を参照するものとする。また、本除算装置
では式（１）に示した漸化式の繰り返し実行回数が３回
になるように収束因子の初期値Ｒ0 の精度を設定してい
るものとする。なお、図１中のＥ１ＰＨ１〜Ｅ３ＰＨ１
は動作の同期をとるためのクロックである。本実施例に
よれば、上位桁乗算部２２と下位桁乗算部２１との並列
動作により、検算及び丸めを含む除算が次の１０サイク
ルで完了する。
て、以下図１を参照しながらその動作を説明する。ただ
し、データアライナ６１における入出力桁合わせ位置に
ついては図２を参照するものとする。また、本除算装置
では式（１）に示した漸化式の繰り返し実行回数が３回
になるように収束因子の初期値Ｒ0 の精度を設定してい
るものとする。なお、図１中のＥ１ＰＨ１〜Ｅ３ＰＨ１
は動作の同期をとるためのクロックである。本実施例に
よれば、上位桁乗算部２２と下位桁乗算部２１との並列
動作により、検算及び丸めを含む除算が次の１０サイク
ルで完了する。
【００４１】第１サイクルにおいて、被除数ＸはＸバス
５１を介して第１のテンポラリデータラッチ１１に取り
込まれ、除数ＹはＹバス５２を介して下位桁乗算部の被
乗数側入力ラッチ１に取り込まれる。データＲＯＭ２４
は、下位桁乗算部の被乗数側入力ラッチ１に取り込まれ
た前記除数Ｙのうちの上位の数ビットをアドレスとし
て、除数Ｙの逆数すなわち収束因子の初期値（初期近似
値）Ｒ0 の２倍値２Ｒ0と２乗値Ｒ0 2 とを供給する。
５１を介して第１のテンポラリデータラッチ１１に取り
込まれ、除数ＹはＹバス５２を介して下位桁乗算部の被
乗数側入力ラッチ１に取り込まれる。データＲＯＭ２４
は、下位桁乗算部の被乗数側入力ラッチ１に取り込まれ
た前記除数Ｙのうちの上位の数ビットをアドレスとし
て、除数Ｙの逆数すなわち収束因子の初期値（初期近似
値）Ｒ0 の２倍値２Ｒ0と２乗値Ｒ0 2 とを供給する。
【００４２】第２サイクルにおいて、前記データＲＯＭ
２４からの初期値の２乗値Ｒ0 2 は上位桁乗算部の第１
の乗数側入力ラッチ５を通して上位桁乗算部２２に供給
され、前記下位桁乗算部の被乗数側入力ラッチ１からの
除数Ｙは上位桁乗算部の被乗数側入力ラッチ２を通して
上位桁乗算部２２に供給され、初期近似値の２倍値２Ｒ
0 は下位桁乗算部の第２の乗算結果用ラッチ８を通して
上位桁乗算部２２に供給され、該初期近似値の２倍値２
Ｒ0 が上位桁乗算部２２において上位側に桁合わせされ
たうえ、該上位桁乗算部２２で−Ｒ1 rb＝Ｙ×Ｒ0 2 −
２Ｒ0 の演算が実行される。
２４からの初期値の２乗値Ｒ0 2 は上位桁乗算部の第１
の乗数側入力ラッチ５を通して上位桁乗算部２２に供給
され、前記下位桁乗算部の被乗数側入力ラッチ１からの
除数Ｙは上位桁乗算部の被乗数側入力ラッチ２を通して
上位桁乗算部２２に供給され、初期近似値の２倍値２Ｒ
0 は下位桁乗算部の第２の乗算結果用ラッチ８を通して
上位桁乗算部２２に供給され、該初期近似値の２倍値２
Ｒ0 が上位桁乗算部２２において上位側に桁合わせされ
たうえ、該上位桁乗算部２２で−Ｒ1 rb＝Ｙ×Ｒ0 2 −
２Ｒ0 の演算が実行される。
【００４３】第３サイクルにおいて、前記上位桁乗算部
２２の演算結果−Ｒ1 rbは上位桁Ｘバス５１ａ及び上位
桁Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッ
チ５及び６に供給され、前記下位桁乗算部の被乗数側入
力ラッチ１からの除数Ｙは上位桁乗算部の被乗数側入力
ラッチ２に供給され、前記演算結果−Ｒ1 rbは上位桁乗
算部２２の乗数リコーダにおいて符号反転が行なわれ、
該上位桁乗算部２２においてＰ1 rb＝Ｙ×Ｒ1 rbの演算
が実行される。また、前記上位桁乗算部２２の演算結果
Ｒ1 rbはデータアライナ６１において図２（ａ）に示す
桁合わせが実行され、冗長２進／２進変換部入力ラッチ
９及び１０を通して冗長２進／２進変換部２３に供給さ
れ、冗長２進数Ｒ1 rbが１回目の収束因子としての２進
数Ｒ1 に変換される。
２２の演算結果−Ｒ1 rbは上位桁Ｘバス５１ａ及び上位
桁Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッ
チ５及び６に供給され、前記下位桁乗算部の被乗数側入
力ラッチ１からの除数Ｙは上位桁乗算部の被乗数側入力
ラッチ２に供給され、前記演算結果−Ｒ1 rbは上位桁乗
算部２２の乗数リコーダにおいて符号反転が行なわれ、
該上位桁乗算部２２においてＰ1 rb＝Ｙ×Ｒ1 rbの演算
が実行される。また、前記上位桁乗算部２２の演算結果
Ｒ1 rbはデータアライナ６１において図２（ａ）に示す
桁合わせが実行され、冗長２進／２進変換部入力ラッチ
９及び１０を通して冗長２進／２進変換部２３に供給さ
れ、冗長２進数Ｒ1 rbが１回目の収束因子としての２進
数Ｒ1 に変換される。
【００４４】第４サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｐ1 rbはＸバス５１ａ及びＹバス５２ａ
を介して上位桁乗算部の乗数側入力ラッチ５及び６に供
給され、前記変換結果Ｒ1 はＺバス５３を介して上位桁
乗算部の被乗数側入力ラッチ２に供給され、前記Ｐ1 rb
は上位桁乗算部２２において２−Ｐ1 rbに変換された
後、２回目の収束因子Ｒ2 rb＝Ｒ1 ×（２−Ｐ1 rb）の
演算が実行される。
２２の演算結果Ｐ1 rbはＸバス５１ａ及びＹバス５２ａ
を介して上位桁乗算部の乗数側入力ラッチ５及び６に供
給され、前記変換結果Ｒ1 はＺバス５３を介して上位桁
乗算部の被乗数側入力ラッチ２に供給され、前記Ｐ1 rb
は上位桁乗算部２２において２−Ｐ1 rbに変換された
後、２回目の収束因子Ｒ2 rb＝Ｒ1 ×（２−Ｐ1 rb）の
演算が実行される。
【００４５】第５サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｒ2 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して下位桁乗算部の乗数側入力ラッチ
３及び４に供給され、前記除数Ｙは下位桁乗算部の被乗
数側入力ラッチ１から下位桁乗算部２１に供給され、該
下位桁乗算部２１においてＰ2 rb＝Ｙ×Ｒ2 rbの演算が
実行される。また、前記上位桁乗算部２２の演算結果Ｒ
2 rbは上位桁Ｘバス５１ａ及び上位桁Ｙバス５２ａを介
して上位桁乗算部の乗数側入力ラッチ５及び６にも供給
され、前記第１のテンポラリデータラッチ１１からの被
除数Ｘは上位桁乗算部の被乗数側入力ラッチ２に供給さ
れ、上位桁乗算部２２において第１近似商ＺaHrb＝Ｘ×
Ｒ2 rbの演算が実行される。また、前記上位桁乗算部２
２の演算結果Ｒ2 rbはデータアライナ６１において図２
（ａ）に示す桁合わせが実行され、冗長２進／２進変換
部入力ラッチ９及び１０を通して冗長２進／２進変換部
２３に供給され、冗長２進数Ｒ2 rbが２回目の収束因子
としての２進数Ｒ2 に変換される。このようにして冗長
２進／２進変換部２３で得られた２回目の収束因子Ｒ2
は、前記の式（７）により、Ｒ2 × /（Ｒ2 ×Ｙ）L に
加算されるべき３回目の収束因子の上位桁とみなされ
る。
２２の演算結果Ｒ2 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して下位桁乗算部の乗数側入力ラッチ
３及び４に供給され、前記除数Ｙは下位桁乗算部の被乗
数側入力ラッチ１から下位桁乗算部２１に供給され、該
下位桁乗算部２１においてＰ2 rb＝Ｙ×Ｒ2 rbの演算が
実行される。また、前記上位桁乗算部２２の演算結果Ｒ
2 rbは上位桁Ｘバス５１ａ及び上位桁Ｙバス５２ａを介
して上位桁乗算部の乗数側入力ラッチ５及び６にも供給
され、前記第１のテンポラリデータラッチ１１からの被
除数Ｘは上位桁乗算部の被乗数側入力ラッチ２に供給さ
れ、上位桁乗算部２２において第１近似商ＺaHrb＝Ｘ×
Ｒ2 rbの演算が実行される。また、前記上位桁乗算部２
２の演算結果Ｒ2 rbはデータアライナ６１において図２
（ａ）に示す桁合わせが実行され、冗長２進／２進変換
部入力ラッチ９及び１０を通して冗長２進／２進変換部
２３に供給され、冗長２進数Ｒ2 rbが２回目の収束因子
としての２進数Ｒ2 に変換される。このようにして冗長
２進／２進変換部２３で得られた２回目の収束因子Ｒ2
は、前記の式（７）により、Ｒ2 × /（Ｒ2 ×Ｙ）L に
加算されるべき３回目の収束因子の上位桁とみなされ
る。
【００４６】第６サイクルにおいて、前記下位桁乗算部
２１の演算結果Ｐ2 rbのうちの下位桁Ｐ2lrbは下位桁Ｘ
バス５１ｂ及び下位桁Ｙバス５２ｂを介して下位桁乗算
部の乗数側入力ラッチ３及び４に供給され、前記冗長２
進／２進変換部２３の変換結果Ｒ2 はＺバス５３を介し
て下位桁乗算部の被乗数側入力ラッチ１に供給され、前
記Ｐ2lrbが下位桁乗算部２１の乗数リコーダにおいて−
Ｐ2lrbに変換された後、該下位桁乗算部２１において３
回目の収束因子の下位桁Ｒ3Lrb＝Ｒ2 ×（−Ｐ2lrb）の
演算が実行される。また、前記上位桁乗算部２２の演算
結果すなわち第１近似商ＺaHrbのうちの上位桁ＺaHh rb
は上位桁Ｘバス５１ａ及び上位桁Ｙバス５２ａを介して
上位桁乗算部の乗数側入力ラッチ５及び６に供給され、
前記下位桁乗算部の被乗数側入力ラッチ１に保持されて
いた除数Ｙは２回目の収束因子Ｒ2 に書き替えられる前
に第２のテンポラリデータラッチ１２に退避されるとと
もに上位桁乗算部の被乗数側入力ラッチ２に供給され、
上位桁乗算部２２において第１検算値（上位桁検算値）
ＸaHrb＝Ｙ×ＺaHh rbが求められる。また、前記上位桁
乗算部２２の演算結果すなわち第１近似商ＺaHrbのうち
の下位桁ＺaHl rbはデータアライナ６１において図２
（ｂ）に示す桁合わせが実行され、冗長２進／２進変換
部入力ラッチ９及び１０に供給され、冗長２進／２進変
換部２３において冗長２進数ＺaHl rbが２進数ＺaHl に
変換される。
２１の演算結果Ｐ2 rbのうちの下位桁Ｐ2lrbは下位桁Ｘ
バス５１ｂ及び下位桁Ｙバス５２ｂを介して下位桁乗算
部の乗数側入力ラッチ３及び４に供給され、前記冗長２
進／２進変換部２３の変換結果Ｒ2 はＺバス５３を介し
て下位桁乗算部の被乗数側入力ラッチ１に供給され、前
記Ｐ2lrbが下位桁乗算部２１の乗数リコーダにおいて−
Ｐ2lrbに変換された後、該下位桁乗算部２１において３
回目の収束因子の下位桁Ｒ3Lrb＝Ｒ2 ×（−Ｐ2lrb）の
演算が実行される。また、前記上位桁乗算部２２の演算
結果すなわち第１近似商ＺaHrbのうちの上位桁ＺaHh rb
は上位桁Ｘバス５１ａ及び上位桁Ｙバス５２ａを介して
上位桁乗算部の乗数側入力ラッチ５及び６に供給され、
前記下位桁乗算部の被乗数側入力ラッチ１に保持されて
いた除数Ｙは２回目の収束因子Ｒ2 に書き替えられる前
に第２のテンポラリデータラッチ１２に退避されるとと
もに上位桁乗算部の被乗数側入力ラッチ２に供給され、
上位桁乗算部２２において第１検算値（上位桁検算値）
ＸaHrb＝Ｙ×ＺaHh rbが求められる。また、前記上位桁
乗算部２２の演算結果すなわち第１近似商ＺaHrbのうち
の下位桁ＺaHl rbはデータアライナ６１において図２
（ｂ）に示す桁合わせが実行され、冗長２進／２進変換
部入力ラッチ９及び１０に供給され、冗長２進／２進変
換部２３において冗長２進数ＺaHl rbが２進数ＺaHl に
変換される。
【００４７】第７サイクルにおいて、前記下位桁乗算部
２１の演算結果Ｒ3Lrbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して下位桁乗算部の乗数側入力ラッチ
３及び４に供給され、前記第１のテンポラリデータラッ
チ１１にラッチされた被除数Ｘは下位桁乗算部の被乗数
側入力ラッチ１に供給され、下位桁乗算部２１において
第２近似商の下位桁ＺaLl rb＝Ｘ×Ｒ3Lrbの演算が実行
される。また、前記第６サイクルにおける部分検算実行
時にラッチしたＺaHh rbは上位桁乗算部の乗数側入力ラ
ッチ５及び６から上位桁乗算部２２に供給され、上位桁
乗算部の被乗数側入力ラッチ２から定数１．０が上位桁
乗算部２２に供給され、該上位桁乗算部２２において第
１近似商の上位桁ＺaHh rbが１．０×ＺaHh rbの演算に
より復元される。また、前記上位桁乗算部２２の演算結
果ＸaHrbの下位桁ＸaHl rbはデータアライナ６１におい
て図２（ｂ）に示す桁合わせが実行され、冗長２進／２
進変換部入力ラッチ９及び１０に供給され、冗長２進／
２進変換部２３において冗長２進数ＸaHl rbが２進数Ｘ
aHl に変換される。また、第６サイクルにおいて変換さ
れた前記２進数ＺaHl がＺバス５３を介して第１のテン
ポラリデータラッチ１１に供給される。
２１の演算結果Ｒ3Lrbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して下位桁乗算部の乗数側入力ラッチ
３及び４に供給され、前記第１のテンポラリデータラッ
チ１１にラッチされた被除数Ｘは下位桁乗算部の被乗数
側入力ラッチ１に供給され、下位桁乗算部２１において
第２近似商の下位桁ＺaLl rb＝Ｘ×Ｒ3Lrbの演算が実行
される。また、前記第６サイクルにおける部分検算実行
時にラッチしたＺaHh rbは上位桁乗算部の乗数側入力ラ
ッチ５及び６から上位桁乗算部２２に供給され、上位桁
乗算部の被乗数側入力ラッチ２から定数１．０が上位桁
乗算部２２に供給され、該上位桁乗算部２２において第
１近似商の上位桁ＺaHh rbが１．０×ＺaHh rbの演算に
より復元される。また、前記上位桁乗算部２２の演算結
果ＸaHrbの下位桁ＸaHl rbはデータアライナ６１におい
て図２（ｂ）に示す桁合わせが実行され、冗長２進／２
進変換部入力ラッチ９及び１０に供給され、冗長２進／
２進変換部２３において冗長２進数ＸaHl rbが２進数Ｘ
aHl に変換される。また、第６サイクルにおいて変換さ
れた前記２進数ＺaHl がＺバス５３を介して第１のテン
ポラリデータラッチ１１に供給される。
【００４８】第８サイクルにおいて、前記冗長２進／２
進変換部２３の演算結果ＸaHl はＺバス５３を介して下
位桁乗算部の第１の乗数側入力ラッチ３に供給され、下
位桁乗算部の被乗数側入力ラッチ１から定数１．０が下
位桁乗算部２１に供給され、該下位桁乗算部２１におい
て第１検算値（上位桁検算値）の下位桁ＸaHl rbが１．
０×ＸaHl の演算により復元される。また、前記第１の
テンポラリデータラッチ１１からの第１近似商の下位桁
としての２進数ＺaHl は上位桁乗算部の被乗数側入力ラ
ッチ２に供給され、前記下位桁乗算部２１の演算結果Ｚ
aLl rbは下位桁乗算部の乗算結果用ラッチ７及び８に供
給され、上位桁乗算部の第１の乗数側入力ラッチ５から
定数２-30 が上位桁乗算部２２に供給され、該上位桁乗
算部２２において前記ＺaHl と前記ＺaLl rbとの桁合わ
せ及び加算が実行されて、第２近似商ＺaLrb＝ＺaLl rb
×２-30 ＋ＺaHl が求められる。また、前記上位桁乗算
部２２で復元された第１近似商の上位桁ＺaHh rbはデー
タアライナ６１において図２（ａ）に示す桁合わせが実
行され、冗長２進／２進変換部入力ラッチ９及び１０に
供給され、冗長２進／２進変換部２３において冗長２進
数ＺaHh rbが２進数ＺaHh に変換される。
進変換部２３の演算結果ＸaHl はＺバス５３を介して下
位桁乗算部の第１の乗数側入力ラッチ３に供給され、下
位桁乗算部の被乗数側入力ラッチ１から定数１．０が下
位桁乗算部２１に供給され、該下位桁乗算部２１におい
て第１検算値（上位桁検算値）の下位桁ＸaHl rbが１．
０×ＸaHl の演算により復元される。また、前記第１の
テンポラリデータラッチ１１からの第１近似商の下位桁
としての２進数ＺaHl は上位桁乗算部の被乗数側入力ラ
ッチ２に供給され、前記下位桁乗算部２１の演算結果Ｚ
aLl rbは下位桁乗算部の乗算結果用ラッチ７及び８に供
給され、上位桁乗算部の第１の乗数側入力ラッチ５から
定数２-30 が上位桁乗算部２２に供給され、該上位桁乗
算部２２において前記ＺaHl と前記ＺaLl rbとの桁合わ
せ及び加算が実行されて、第２近似商ＺaLrb＝ＺaLl rb
×２-30 ＋ＺaHl が求められる。また、前記上位桁乗算
部２２で復元された第１近似商の上位桁ＺaHh rbはデー
タアライナ６１において図２（ａ）に示す桁合わせが実
行され、冗長２進／２進変換部入力ラッチ９及び１０に
供給され、冗長２進／２進変換部２３において冗長２進
数ＺaHh rbが２進数ＺaHh に変換される。
【００４９】第９サイクルにおいて、前記上位桁乗算部
２２の演算結果すなわち第２近似商ＺaLrbは下位桁Ｘバ
ス５１ｂ及び下位桁Ｙバス５２ｂを介して上位桁乗算部
の乗数側入力ラッチ５及び６に供給され、前記第２のテ
ンポラリデータラッチ１２に退避しておいた除数Ｙは第
１のテンポラリデータラッチ１１を介して上位桁乗算部
の被乗数側入力ラッチ２に供給され、前記下位桁乗算部
２１で復元された第１検算値の下位桁ＸaHl rbは下位桁
乗算部の乗算結果用ラッチ７及び８に供給され、上位桁
乗算部２２において下位桁検算値ＸaLrb＝Ｙ×ＺaLrb＋
ＸaHl rbが求められる。また、前記上位桁乗算部２２の
演算結果すなわち第２近似商ＺaLrbはデータアライナ６
１において前記第１近似商の上位桁としての２進数ＺaH
h に対して図２（ｃ）に示す桁合わせが実行され、冗長
２進／２進変換部入力ラッチ９及び１０に供給され、冗
長２進／２進変換部２３において前記第１近似商の上位
桁ＺaHh との加算により近似商Ｚa が求められる。
２２の演算結果すなわち第２近似商ＺaLrbは下位桁Ｘバ
ス５１ｂ及び下位桁Ｙバス５２ｂを介して上位桁乗算部
の乗数側入力ラッチ５及び６に供給され、前記第２のテ
ンポラリデータラッチ１２に退避しておいた除数Ｙは第
１のテンポラリデータラッチ１１を介して上位桁乗算部
の被乗数側入力ラッチ２に供給され、前記下位桁乗算部
２１で復元された第１検算値の下位桁ＸaHl rbは下位桁
乗算部の乗算結果用ラッチ７及び８に供給され、上位桁
乗算部２２において下位桁検算値ＸaLrb＝Ｙ×ＺaLrb＋
ＸaHl rbが求められる。また、前記上位桁乗算部２２の
演算結果すなわち第２近似商ＺaLrbはデータアライナ６
１において前記第１近似商の上位桁としての２進数ＺaH
h に対して図２（ｃ）に示す桁合わせが実行され、冗長
２進／２進変換部入力ラッチ９及び１０に供給され、冗
長２進／２進変換部２３において前記第１近似商の上位
桁ＺaHh との加算により近似商Ｚa が求められる。
【００５０】第１０サイクルにおいて、前記冗長２進／
２進変換部２３の出力Ｚa はＺバス５３を介して冗長２
進／２進変換部入力ラッチ９及び１０に供給され、冗長
２進／２進変換部２３において丸めモードとスティッキ
ービットの値とにより予想される２つの商が生成され
る。前記下位桁検算値ＸaLrbのうちの下位桁は、データ
アライナ６１において図２（ｄ）に示す桁合わせが実行
されたうえ、スティッキービット生成及び丸め処理デー
タ用ラッチ１３及び１４に供給される。そして、スティ
ッキービット生成及び丸め処理部６２において前記下位
桁検算値ＸaLrbよりスティッキービットが決定され、前
記冗長２進／２進変換部２３で生成された２つの商のう
ちの１つを前記決定されたスティッキービットに基づい
て選択することにより最終商Ｚが得られる。
２進変換部２３の出力Ｚa はＺバス５３を介して冗長２
進／２進変換部入力ラッチ９及び１０に供給され、冗長
２進／２進変換部２３において丸めモードとスティッキ
ービットの値とにより予想される２つの商が生成され
る。前記下位桁検算値ＸaLrbのうちの下位桁は、データ
アライナ６１において図２（ｄ）に示す桁合わせが実行
されたうえ、スティッキービット生成及び丸め処理デー
タ用ラッチ１３及び１４に供給される。そして、スティ
ッキービット生成及び丸め処理部６２において前記下位
桁検算値ＸaLrbよりスティッキービットが決定され、前
記冗長２進／２進変換部２３で生成された２つの商のう
ちの１つを前記決定されたスティッキービットに基づい
て選択することにより最終商Ｚが得られる。
【００５１】以上のように本実施例によれば、上位桁乗
算部２２と下位桁乗算部２１とを並列動作可能としたの
で、第５サイクルから第８サイクルにかけての第１近似
商（上位桁近似商）ＺaHh の求解と、第５サイクルから
第６サイクルにかけての３回目の収束因子の下位桁（下
位桁近似逆数）Ｒ3Lの求解とを並列に処理できる。ま
た、第６サイクルから第８サイクルにかけての第１近似
商（上位桁近似商）ＺaHh に関する検算と、第７サイク
ルから第９サイクルにかけての第２近似商（下位桁近似
商）ＺaLの求解とを並列に処理できる。これにより、近
似商の全桁数を求めた後に検算を行なっていた従来の演
算方式に比べ、実行サイクル数を削減することができ
る。
算部２２と下位桁乗算部２１とを並列動作可能としたの
で、第５サイクルから第８サイクルにかけての第１近似
商（上位桁近似商）ＺaHh の求解と、第５サイクルから
第６サイクルにかけての３回目の収束因子の下位桁（下
位桁近似逆数）Ｒ3Lの求解とを並列に処理できる。ま
た、第６サイクルから第８サイクルにかけての第１近似
商（上位桁近似商）ＺaHh に関する検算と、第７サイク
ルから第９サイクルにかけての第２近似商（下位桁近似
商）ＺaLの求解とを並列に処理できる。これにより、近
似商の全桁数を求めた後に検算を行なっていた従来の演
算方式に比べ、実行サイクル数を削減することができ
る。
【００５２】また、第２サイクルの動作に示されるよう
に、初期近似値の２乗値Ｒ0 2 と２倍値２Ｒ0 とをデー
タＲＯＭ２４に持ち、除数Ｙと初期近似値の２乗値Ｒ0
2 との乗算を実行し、かつ初期近似値の２倍値２Ｒ0 を
部分積の１つとすることにより、従来の演算方式に比べ
て乗算回数を削減できる。
に、初期近似値の２乗値Ｒ0 2 と２倍値２Ｒ0 とをデー
タＲＯＭ２４に持ち、除数Ｙと初期近似値の２乗値Ｒ0
2 との乗算を実行し、かつ初期近似値の２倍値２Ｒ0 を
部分積の１つとすることにより、従来の演算方式に比べ
て乗算回数を削減できる。
【００５３】（実施例２）本発明の第２の実施例の開平
演算装置では、（ｎ−１）回目の収束因子Ｑn-1が被演
算数Ｓの平方根の逆数の真値にほぼ等しい近似値である
ことから、 Ｓ×Ｑn-1 2 ＝１＋（Ｓ×Ｑn-1 2 ）L （８） が成立することを利用している。ただし、（Ｓ×Ｑn-1
2 ）L はＳ×Ｑn-1 2 の下位桁を表すものである。この
式（８）を前記の式（３）及び（４）に適用することに
より、 Ｗa ＝Ｓ×Ｑn-1 ＋（Ｓ×Ｑn-1 ／２）× /（Ｓ×Ｑn-1 2 ）L ＝ＷaH＋ＷaL （９） が得られる。ただし、Ｗa は求める近似平方根であり、
/ は符号反転を表すものである。
演算装置では、（ｎ−１）回目の収束因子Ｑn-1が被演
算数Ｓの平方根の逆数の真値にほぼ等しい近似値である
ことから、 Ｓ×Ｑn-1 2 ＝１＋（Ｓ×Ｑn-1 2 ）L （８） が成立することを利用している。ただし、（Ｓ×Ｑn-1
2 ）L はＳ×Ｑn-1 2 の下位桁を表すものである。この
式（８）を前記の式（３）及び（４）に適用することに
より、 Ｗa ＝Ｓ×Ｑn-1 ＋（Ｓ×Ｑn-1 ／２）× /（Ｓ×Ｑn-1 2 ）L ＝ＷaH＋ＷaL （９） が得られる。ただし、Ｗa は求める近似平方根であり、
/ は符号反転を表すものである。
【００５４】本発明の開平演算装置では式（９）の関係
を用い、（ｎ−１）回目の収束因子Ｑn-1 と被演算数Ｓ
との積を上位桁近似解ＷaHとし、（ｎ−１）回目の収束
因子Ｑn-1 と被演算数Ｓとの積の１／２と（Ｓ×Ｑn-1
2 ）L の符号反転との積を下位桁近似解ＷaLとし、近似
平方根Ｗa を上位桁及び下位桁近似解ＷaH，ＷaLの和と
して求める。（ｎ−１）回目の収束因子Ｑn-1 と被演算
数Ｓの平方根の逆数の真値との誤差を、近似平方根Ｗa
として必要とする精度の半分以上とし、かつ（ｎ−１）
回目の収束因子Ｑn-1 を近似平方根Ｗa として必要とす
る精度の桁数の半分とすることにより、前記（Ｓ×Ｑn-
1 2 ）L として必要な桁数を（ｎ−１）回目の収束因子
Ｑn-1 の桁数と同程度にすることができる。したがっ
て、下位桁近似解ＷaLを求めるための乗算部の乗数側桁
数は、前記（Ｓ×Ｑn-1 2 ）L として必要な桁数とする
ことができる。
を用い、（ｎ−１）回目の収束因子Ｑn-1 と被演算数Ｓ
との積を上位桁近似解ＷaHとし、（ｎ−１）回目の収束
因子Ｑn-1 と被演算数Ｓとの積の１／２と（Ｓ×Ｑn-1
2 ）L の符号反転との積を下位桁近似解ＷaLとし、近似
平方根Ｗa を上位桁及び下位桁近似解ＷaH，ＷaLの和と
して求める。（ｎ−１）回目の収束因子Ｑn-1 と被演算
数Ｓの平方根の逆数の真値との誤差を、近似平方根Ｗa
として必要とする精度の半分以上とし、かつ（ｎ−１）
回目の収束因子Ｑn-1 を近似平方根Ｗa として必要とす
る精度の桁数の半分とすることにより、前記（Ｓ×Ｑn-
1 2 ）L として必要な桁数を（ｎ−１）回目の収束因子
Ｑn-1 の桁数と同程度にすることができる。したがっ
て、下位桁近似解ＷaLを求めるための乗算部の乗数側桁
数は、前記（Ｓ×Ｑn-1 2 ）L として必要な桁数とする
ことができる。
【００５５】以下、本発明の第２の実施例に係る開平演
算装置について、図面を参照しながら説明する。
算装置について、図面を参照しながら説明する。
【００５６】図３は、本発明の第２の実施例の開平演算
装置のブロック図である。図３において、１〜１０，１
３，１４は全てラッチである。このうち１，２はそれぞ
れ下位桁及び上位桁乗算部の被乗数側入力ラッチであ
る。３，４はそれぞれ下位桁乗算部の第１及び第２の乗
数側入力ラッチ、５，６はそれぞれ上位桁乗算部の第１
及び第２の乗数側入力ラッチである。７，８はそれぞれ
下位桁乗算部の第１及び第２の乗算結果用ラッチであ
る。９，１０は冗長２進／２進変換部入力ラッチ、１
３，１４はスティッキービット生成及び丸め処理データ
用ラッチである。
装置のブロック図である。図３において、１〜１０，１
３，１４は全てラッチである。このうち１，２はそれぞ
れ下位桁及び上位桁乗算部の被乗数側入力ラッチであ
る。３，４はそれぞれ下位桁乗算部の第１及び第２の乗
数側入力ラッチ、５，６はそれぞれ上位桁乗算部の第１
及び第２の乗数側入力ラッチである。７，８はそれぞれ
下位桁乗算部の第１及び第２の乗算結果用ラッチであ
る。９，１０は冗長２進／２進変換部入力ラッチ、１
３，１４はスティッキービット生成及び丸め処理データ
用ラッチである。
【００５７】また、２１は下位桁乗算部であり、乗数下
位３２桁と被乗数６０桁との乗算を実行し、冗長２進数
の演算結果を出力するものである。ここで、乗数下位は
２-2 9 〜２-60 の重みをもつ３２桁の数とする。２２は
上位桁乗算部であり、乗数上位３２桁と被乗数６０桁と
の乗算と、該乗算の結果と前記下位桁乗算部２１の演算
結果との加算を実行し、冗長２進数の演算結果を出力す
るものである。ここで、乗数上位は２1 〜２-30 の重み
をもつ３２桁の数とする。２３は冗長２進／２進変換
部、２４は被演算数Ｓの平方根の逆数の初期近似値Ｑ0
についてその１／２倍値Ｑ0 ／２と２乗値Ｑ0 2 とを格
納したデータＲＯＭである。３２は右１桁シフタであ
る。４１，４２はそれぞれ第１の上位桁及び下位桁Ｘバ
ス用トライステートバッファ、４３，４４はそれぞれ第
１の上位桁及び下位桁Ｙバス用トライステートバッファ
である。４５，４６はそれぞれ第２の上位桁及び下位桁
Ｘバス用トライステートバッファ、４７，４８はそれぞ
れ第２の上位桁及び下位桁Ｙバス用トライステートバッ
ファである。５１〜５３はそれぞれＸ、Ｙ、Ｚバスであ
る。５１ａ，５１ｂはそれぞれ上位桁及び下位桁Ｘバ
ス、５２ａ，５２ｂはそれぞれ上位桁及び下位桁Ｙバス
である。上位桁乗算部２２の出力側とＸバス５１及びＹ
バス５２との接続を開閉するように、第１の上位桁及び
下位桁Ｘバス用トライステートバッファ４１，４２は上
位桁乗算部２２の出力側とＸバス５１との間に、第１の
上位桁及び下位桁Ｙバス用トライステートバッファ４
３，４４は上位桁乗算部２２の出力側とＹバス５２との
間に各々介在している。また、下位桁乗算部２１の出力
側とＸバス５１及びＹバス５２との接続を開閉するよう
に、第２の上位桁及び下位桁Ｘバス用トライステートバ
ッファ４５，４６は下位桁乗算部２１の出力側とＸバス
５１との間に、第２の上位桁及び下位桁Ｙバス用トライ
ステートバッファ４７，４８は下位桁乗算部２１の出力
側とＹバス５２との間に各々介在している。
位３２桁と被乗数６０桁との乗算を実行し、冗長２進数
の演算結果を出力するものである。ここで、乗数下位は
２-2 9 〜２-60 の重みをもつ３２桁の数とする。２２は
上位桁乗算部であり、乗数上位３２桁と被乗数６０桁と
の乗算と、該乗算の結果と前記下位桁乗算部２１の演算
結果との加算を実行し、冗長２進数の演算結果を出力す
るものである。ここで、乗数上位は２1 〜２-30 の重み
をもつ３２桁の数とする。２３は冗長２進／２進変換
部、２４は被演算数Ｓの平方根の逆数の初期近似値Ｑ0
についてその１／２倍値Ｑ0 ／２と２乗値Ｑ0 2 とを格
納したデータＲＯＭである。３２は右１桁シフタであ
る。４１，４２はそれぞれ第１の上位桁及び下位桁Ｘバ
ス用トライステートバッファ、４３，４４はそれぞれ第
１の上位桁及び下位桁Ｙバス用トライステートバッファ
である。４５，４６はそれぞれ第２の上位桁及び下位桁
Ｘバス用トライステートバッファ、４７，４８はそれぞ
れ第２の上位桁及び下位桁Ｙバス用トライステートバッ
ファである。５１〜５３はそれぞれＸ、Ｙ、Ｚバスであ
る。５１ａ，５１ｂはそれぞれ上位桁及び下位桁Ｘバ
ス、５２ａ，５２ｂはそれぞれ上位桁及び下位桁Ｙバス
である。上位桁乗算部２２の出力側とＸバス５１及びＹ
バス５２との接続を開閉するように、第１の上位桁及び
下位桁Ｘバス用トライステートバッファ４１，４２は上
位桁乗算部２２の出力側とＸバス５１との間に、第１の
上位桁及び下位桁Ｙバス用トライステートバッファ４
３，４４は上位桁乗算部２２の出力側とＹバス５２との
間に各々介在している。また、下位桁乗算部２１の出力
側とＸバス５１及びＹバス５２との接続を開閉するよう
に、第２の上位桁及び下位桁Ｘバス用トライステートバ
ッファ４５，４６は下位桁乗算部２１の出力側とＸバス
５１との間に、第２の上位桁及び下位桁Ｙバス用トライ
ステートバッファ４７，４８は下位桁乗算部２１の出力
側とＹバス５２との間に各々介在している。
【００５８】更に、６１はデータアライナであり、上位
桁乗算部２２の出力と冗長２進／２進変換部２３から出
力されるＺバス５３上のデータとの桁合わせを行なうも
のである。６２はスティッキービット生成及び丸め処理
部であり、上位桁乗算部２２で実行された検算の結果を
用いてスティッキービットを生成し、そのスティッキー
ビットを用いかつ指定された丸めモードに従って冗長２
進／２進変換部２３の結果を丸めるものである。
桁乗算部２２の出力と冗長２進／２進変換部２３から出
力されるＺバス５３上のデータとの桁合わせを行なうも
のである。６２はスティッキービット生成及び丸め処理
部であり、上位桁乗算部２２で実行された検算の結果を
用いてスティッキービットを生成し、そのスティッキー
ビットを用いかつ指定された丸めモードに従って冗長２
進／２進変換部２３の結果を丸めるものである。
【００５９】前記複数のラッチのうち下位桁乗算部の被
乗数側入力ラッチ１は、入力側がＹバス５２とＺバス５
３とに接続されており、下位桁乗算部２１とデータＲＯ
Ｍ２４とにデータを送るものである。右１桁シフタ３２
は、入力側がＺバス５３に接続されている。上位桁乗算
部の被乗数側入力ラッチ２は、入力側が下位桁乗算部の
被乗数側入力ラッチ１と右１桁シフタ３２とデータＲＯ
Ｍ２４のＱ0 ／２出力側とに接続されており、上位桁乗
算部２２の被乗数側にデータを送る。下位桁乗算部の第
１の乗数側入力ラッチ３は、入力側がＺバス５３と上位
桁及び下位桁Ｘバス５１ａ，５１ｂとに接続されてお
り、下位桁乗算部２１の乗数側にデータを送る。下位桁
乗算部の第２の乗数側入力ラッチ４は、入力側が上位桁
及び下位桁Ｙバス５２ａ，５２ｂに接続されており、下
位桁乗算部２１の乗数側にデータを送る。上位桁乗算部
の第１の乗数側入力ラッチ５は、入力側がＺバス５３と
上位桁及び下位桁Ｘバス５１ａ，５１ｂとデータＲＯＭ
２４のＱ0 2 出力側とに接続されており、上位桁乗算部
２２の乗数側にデータを送る。上位桁乗算部の第２の乗
数側入力ラッチ６は、入力側が上位桁及び下位桁Ｙバス
５２ａ，５２ｂに接続されており、上位桁乗算部２２の
乗数側にデータを送る。下位桁乗算部の第１の乗算結果
用ラッチ７は、入力側が下位桁乗算部２１の出力側に接
続されており、上位桁乗算部２２の部分積加算部にデー
タを送る。下位桁乗算部の第２の乗算結果用ラッチ８
は、入力側が下位桁乗算部２１の出力側に接続されてお
り、上位桁乗算部２２の部分積加算部にデータを送る。
冗長２進／２進変換部入力ラッチ９，１０は、入力側が
データアライナ６１に接続されており、冗長２進／２進
変換部２３にデータを送る。スティッキービット生成及
び丸め処理データ用ラッチ１３，１４は、入力側がデー
タアライナ６１に接続されており、スティッキービット
生成及び丸め処理部６２にデータを送る。
乗数側入力ラッチ１は、入力側がＹバス５２とＺバス５
３とに接続されており、下位桁乗算部２１とデータＲＯ
Ｍ２４とにデータを送るものである。右１桁シフタ３２
は、入力側がＺバス５３に接続されている。上位桁乗算
部の被乗数側入力ラッチ２は、入力側が下位桁乗算部の
被乗数側入力ラッチ１と右１桁シフタ３２とデータＲＯ
Ｍ２４のＱ0 ／２出力側とに接続されており、上位桁乗
算部２２の被乗数側にデータを送る。下位桁乗算部の第
１の乗数側入力ラッチ３は、入力側がＺバス５３と上位
桁及び下位桁Ｘバス５１ａ，５１ｂとに接続されてお
り、下位桁乗算部２１の乗数側にデータを送る。下位桁
乗算部の第２の乗数側入力ラッチ４は、入力側が上位桁
及び下位桁Ｙバス５２ａ，５２ｂに接続されており、下
位桁乗算部２１の乗数側にデータを送る。上位桁乗算部
の第１の乗数側入力ラッチ５は、入力側がＺバス５３と
上位桁及び下位桁Ｘバス５１ａ，５１ｂとデータＲＯＭ
２４のＱ0 2 出力側とに接続されており、上位桁乗算部
２２の乗数側にデータを送る。上位桁乗算部の第２の乗
数側入力ラッチ６は、入力側が上位桁及び下位桁Ｙバス
５２ａ，５２ｂに接続されており、上位桁乗算部２２の
乗数側にデータを送る。下位桁乗算部の第１の乗算結果
用ラッチ７は、入力側が下位桁乗算部２１の出力側に接
続されており、上位桁乗算部２２の部分積加算部にデー
タを送る。下位桁乗算部の第２の乗算結果用ラッチ８
は、入力側が下位桁乗算部２１の出力側に接続されてお
り、上位桁乗算部２２の部分積加算部にデータを送る。
冗長２進／２進変換部入力ラッチ９，１０は、入力側が
データアライナ６１に接続されており、冗長２進／２進
変換部２３にデータを送る。スティッキービット生成及
び丸め処理データ用ラッチ１３，１４は、入力側がデー
タアライナ６１に接続されており、スティッキービット
生成及び丸め処理部６２にデータを送る。
【００６０】以上のように構成された開平演算装置につ
いて、以下図３を参照しながらその動作を説明する。た
だし、データアライナ６１における入出力桁合わせ位置
については図４を参照するものとする。また、本除算装
置では式（３）に示した漸化式の繰り返し実行回数が３
回になるように収束因子の初期値Ｑ0 の精度を設定して
いるものとする。なお、図３中のＥ１ＰＨ１〜Ｅ３ＰＨ
１は動作の同期をとるためのクロックである。本実施例
によれば、上位桁乗算部２２と下位桁乗算部２１との並
列動作により、検算及び丸めを含む開平演算が次の１４
サイクルで完了する。
いて、以下図３を参照しながらその動作を説明する。た
だし、データアライナ６１における入出力桁合わせ位置
については図４を参照するものとする。また、本除算装
置では式（３）に示した漸化式の繰り返し実行回数が３
回になるように収束因子の初期値Ｑ0 の精度を設定して
いるものとする。なお、図３中のＥ１ＰＨ１〜Ｅ３ＰＨ
１は動作の同期をとるためのクロックである。本実施例
によれば、上位桁乗算部２２と下位桁乗算部２１との並
列動作により、検算及び丸めを含む開平演算が次の１４
サイクルで完了する。
【００６１】第１サイクルにおいて、被演算数ＳはＹバ
ス５２を介して下位桁乗算部の被乗数側入力ラッチ１に
取り込まれる。データＲＯＭ２４は、下位桁乗算部の被
乗数側入力ラッチ１に取り込まれた前記被演算数Ｓのう
ちの上位の数ビットをアドレスとして、被演算数Ｓの平
方根の逆数すなわち収束因子の初期値（初期近似値）Ｑ
0 の２乗値Ｑ0 2 を出力する。
ス５２を介して下位桁乗算部の被乗数側入力ラッチ１に
取り込まれる。データＲＯＭ２４は、下位桁乗算部の被
乗数側入力ラッチ１に取り込まれた前記被演算数Ｓのう
ちの上位の数ビットをアドレスとして、被演算数Ｓの平
方根の逆数すなわち収束因子の初期値（初期近似値）Ｑ
0 の２乗値Ｑ0 2 を出力する。
【００６２】第２サイクルにおいて、前記データＲＯＭ
２４からの初期値の２乗値Ｑ0 2 は上位桁乗算部の第１
の乗数側入力ラッチ５を通して上位桁乗算部２２に供給
され、前記下位桁乗算部の被乗数側入力ラッチ１からの
被演算数Ｓは上位桁乗算部の被乗数側入力ラッチ２を通
して上位桁乗算部２２に供給され、Ｐ1 rb＝Ｓ×Ｑ02
の演算が実行される。また、データＲＯＭ２４は、下位
桁乗算部の被乗数側入力ラッチ１に取り込まれた前記被
演算数Ｓのうちの上位の数ビットをアドレスとして、被
演算数Ｓの平方根の逆数すなわち収束因子の初期値（初
期近似値）Ｑ0の１／２倍値Ｑ0 ／２を出力する。
２４からの初期値の２乗値Ｑ0 2 は上位桁乗算部の第１
の乗数側入力ラッチ５を通して上位桁乗算部２２に供給
され、前記下位桁乗算部の被乗数側入力ラッチ１からの
被演算数Ｓは上位桁乗算部の被乗数側入力ラッチ２を通
して上位桁乗算部２２に供給され、Ｐ1 rb＝Ｓ×Ｑ02
の演算が実行される。また、データＲＯＭ２４は、下位
桁乗算部の被乗数側入力ラッチ１に取り込まれた前記被
演算数Ｓのうちの上位の数ビットをアドレスとして、被
演算数Ｓの平方根の逆数すなわち収束因子の初期値（初
期近似値）Ｑ0の１／２倍値Ｑ0 ／２を出力する。
【００６３】第３サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｐ1 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記データＲＯＭ２４からの初期
近似値の１／２倍値Ｑ0 ／２は上位桁乗算部の被乗数側
入力ラッチ２に供給され、前記演算結果Ｐ1 rbは上位桁
乗算部２２の乗数リコーダにおいて３−Ｐ1 rbに変換さ
れた後、該上位桁乗算部２２において１回目の収束因子
Ｑ1 rb＝（Ｑ0 ／２）×（３−Ｐ1 rb）の演算が実行さ
れる。
２２の演算結果Ｐ1 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記データＲＯＭ２４からの初期
近似値の１／２倍値Ｑ0 ／２は上位桁乗算部の被乗数側
入力ラッチ２に供給され、前記演算結果Ｐ1 rbは上位桁
乗算部２２の乗数リコーダにおいて３−Ｐ1 rbに変換さ
れた後、該上位桁乗算部２２において１回目の収束因子
Ｑ1 rb＝（Ｑ0 ／２）×（３−Ｐ1 rb）の演算が実行さ
れる。
【００６４】第４サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｑ1 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記下位桁乗算部の被乗数側入力
ラッチ１からの被演算数Ｓは上位桁乗算部の被乗数側入
力ラッチ２に供給され、上位桁乗算部２２においてＰ2
rb＝Ｓ×Ｑ1 rbの演算が実行される。また、前記上位桁
乗算部２２の演算結果Ｑ1 rbはデータアライナ６１にお
いて図４（ａ）に示す桁合わせが実行され、冗長２進／
２進変換部入力ラッチ９及び１０に供給され、冗長２進
／２進変換部２３において冗長２進数Ｑ1 rbが１回目の
収束因子としての２進数Ｑ1 に変換される。
２２の演算結果Ｑ1 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記下位桁乗算部の被乗数側入力
ラッチ１からの被演算数Ｓは上位桁乗算部の被乗数側入
力ラッチ２に供給され、上位桁乗算部２２においてＰ2
rb＝Ｓ×Ｑ1 rbの演算が実行される。また、前記上位桁
乗算部２２の演算結果Ｑ1 rbはデータアライナ６１にお
いて図４（ａ）に示す桁合わせが実行され、冗長２進／
２進変換部入力ラッチ９及び１０に供給され、冗長２進
／２進変換部２３において冗長２進数Ｑ1 rbが１回目の
収束因子としての２進数Ｑ1 に変換される。
【００６５】第５サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｐ2 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記冗長２進／２進変換部２３の
変換結果Ｑ1 はＺバス５３を介して上位桁乗算部の被乗
数側入力ラッチ２に供給され、上位桁乗算部２２におい
てＰ3 rb＝Ｑ1 ×Ｐ2 rbの演算が実行される。
２２の演算結果Ｐ2 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記冗長２進／２進変換部２３の
変換結果Ｑ1 はＺバス５３を介して上位桁乗算部の被乗
数側入力ラッチ２に供給され、上位桁乗算部２２におい
てＰ3 rb＝Ｑ1 ×Ｐ2 rbの演算が実行される。
【００６６】第６サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｐ3 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記冗長２進／２進変換部２３の
変換結果Ｑ1 は右１桁シフタ３２において桁合わせされ
たうえ上位桁乗算部の被乗数側入力ラッチ２に供給さ
れ、前記演算結果Ｐ3 rbは上位桁乗算部２２の乗数リコ
ーダにおいて３−Ｐ3 rbに変換された後、上位桁乗算部
２２において２回目の収束因子Ｑ2 rb＝（Ｑ1 ／２）×
（３−Ｐ3 rb）の演算が実行される。
２２の演算結果Ｐ3 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記冗長２進／２進変換部２３の
変換結果Ｑ1 は右１桁シフタ３２において桁合わせされ
たうえ上位桁乗算部の被乗数側入力ラッチ２に供給さ
れ、前記演算結果Ｐ3 rbは上位桁乗算部２２の乗数リコ
ーダにおいて３−Ｐ3 rbに変換された後、上位桁乗算部
２２において２回目の収束因子Ｑ2 rb＝（Ｑ1 ／２）×
（３−Ｐ3 rb）の演算が実行される。
【００６７】第７サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｑ2 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記下位桁乗算部の被乗数側入力
ラッチ１からの被演算数Ｓは上位桁乗算部の被乗数側入
力ラッチ２に供給され、上位桁乗算部２２においてＰ4
rb＝Ｓ×Ｑ2 rbの演算が実行される。また、前記上位桁
乗算部２２の演算結果Ｑ2 rbはデータアライナ６１にお
いて図４（ａ）に示す桁合わせが実行され、冗長２進／
２進変換部入力ラッチ９及び１０に供給され、冗長２進
／２進変換部２３において冗長２進数Ｑ2 rbが２回目の
収束因子としての２進数Ｑ2 に変換される。
２２の演算結果Ｑ2 rbは上位桁Ｘバス５１ａ及び上位桁
Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラッチ
５及び６に供給され、前記下位桁乗算部の被乗数側入力
ラッチ１からの被演算数Ｓは上位桁乗算部の被乗数側入
力ラッチ２に供給され、上位桁乗算部２２においてＰ4
rb＝Ｓ×Ｑ2 rbの演算が実行される。また、前記上位桁
乗算部２２の演算結果Ｑ2 rbはデータアライナ６１にお
いて図４（ａ）に示す桁合わせが実行され、冗長２進／
２進変換部入力ラッチ９及び１０に供給され、冗長２進
／２進変換部２３において冗長２進数Ｑ2 rbが２回目の
収束因子としての２進数Ｑ2 に変換される。
【００６８】第８サイクルにおいて、前記上位桁乗算部
２２の演算結果Ｐ4 rbのうちの下位桁Ｐ4Lrbは下位桁Ｘ
バス５１ｂ及び下位桁Ｙバス５２ｂを介して下位桁乗算
部の乗数側入力ラッチ３及び４に供給され、前記冗長２
進／２進変換部２３の変換結果Ｑ2 はＺバス５３を介し
て下位桁乗算部の被乗数側入力ラッチ１に供給され、下
位桁乗算部２１においてＰ5lrb＝Ｑ2 ×Ｐ4Lrbの演算が
実行される。また、前記上位桁乗算部２２の演算結果Ｐ
4 rbのうちの上位桁Ｐ4Hrbは上位桁Ｘバス５１ａ及び上
位桁Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラ
ッチ５及び６に供給され、上位桁乗算部の被乗数側入力
ラッチ２に定数１．０が供給され、上位桁乗算部２２に
おいて上位桁平方根ＷaHrb＝１．０×Ｐ4Hrbの演算が実
行される。また、前記上位桁乗算部２２の演算結果Ｐ4
rbのうちの下位桁Ｐ4Lrbはデータアライナ６１において
図４（ｂ）に示す桁合わせが実行され、冗長２進／２進
変換部入力ラッチ９及び１０に供給され、冗長２進／２
進変換部２３において冗長２進数Ｐ4Lrbが２進数Ｐ4Lに
変換される。
２２の演算結果Ｐ4 rbのうちの下位桁Ｐ4Lrbは下位桁Ｘ
バス５１ｂ及び下位桁Ｙバス５２ｂを介して下位桁乗算
部の乗数側入力ラッチ３及び４に供給され、前記冗長２
進／２進変換部２３の変換結果Ｑ2 はＺバス５３を介し
て下位桁乗算部の被乗数側入力ラッチ１に供給され、下
位桁乗算部２１においてＰ5lrb＝Ｑ2 ×Ｐ4Lrbの演算が
実行される。また、前記上位桁乗算部２２の演算結果Ｐ
4 rbのうちの上位桁Ｐ4Hrbは上位桁Ｘバス５１ａ及び上
位桁Ｙバス５２ａを介して上位桁乗算部の乗数側入力ラ
ッチ５及び６に供給され、上位桁乗算部の被乗数側入力
ラッチ２に定数１．０が供給され、上位桁乗算部２２に
おいて上位桁平方根ＷaHrb＝１．０×Ｐ4Hrbの演算が実
行される。また、前記上位桁乗算部２２の演算結果Ｐ4
rbのうちの下位桁Ｐ4Lrbはデータアライナ６１において
図４（ｂ）に示す桁合わせが実行され、冗長２進／２進
変換部入力ラッチ９及び１０に供給され、冗長２進／２
進変換部２３において冗長２進数Ｐ4Lrbが２進数Ｐ4Lに
変換される。
【００６９】第９サイクルにおいて、下位桁乗算部の乗
数側入力ラッチ３に定数１．０が供給され、前記冗長２
進／２進変換部２３の変換結果Ｐ4LはＺバス５３を介し
て下位桁乗算部の被乗数側入力ラッチ１に供給され、下
位桁乗算部２１においてＷaHl rb＝Ｐ4L×１．０の演算
が実行される。また、上位桁乗算部の乗数側入力ラッチ
５及び６に供給された前記上位桁Ｐ4Hrbは保持され、前
記下位桁乗算部の被乗数側入力ラッチ１にラッチされて
いた変換結果すなわち２回目の収束因子Ｑ2 は上位桁乗
算部の被乗数側入力ラッチ２に供給され、前記下位桁乗
算部２１の演算結果Ｐ5lrbは下位桁乗算部の乗算結果用
ラッチ７及び８に供給され、上位桁乗算部２２において
Ｐ5 rb＝Ｑ2 ×Ｐ4Hrb＋Ｐ5lrbの演算が実行される。ま
た、前記上位桁乗算部２２の演算結果ＷaHrbはデータア
ライナ６１において図４（ａ）に示す桁合わせが実行さ
れ、冗長２進／２進変換部入力ラッチ９及び１０に供給
され、冗長２進／２進変換部２３において冗長２進数Ｗ
aHrbが上位桁平方根としての２進数ＷaHに変換される。
数側入力ラッチ３に定数１．０が供給され、前記冗長２
進／２進変換部２３の変換結果Ｐ4LはＺバス５３を介し
て下位桁乗算部の被乗数側入力ラッチ１に供給され、下
位桁乗算部２１においてＷaHl rb＝Ｐ4L×１．０の演算
が実行される。また、上位桁乗算部の乗数側入力ラッチ
５及び６に供給された前記上位桁Ｐ4Hrbは保持され、前
記下位桁乗算部の被乗数側入力ラッチ１にラッチされて
いた変換結果すなわち２回目の収束因子Ｑ2 は上位桁乗
算部の被乗数側入力ラッチ２に供給され、前記下位桁乗
算部２１の演算結果Ｐ5lrbは下位桁乗算部の乗算結果用
ラッチ７及び８に供給され、上位桁乗算部２２において
Ｐ5 rb＝Ｑ2 ×Ｐ4Hrb＋Ｐ5lrbの演算が実行される。ま
た、前記上位桁乗算部２２の演算結果ＷaHrbはデータア
ライナ６１において図４（ａ）に示す桁合わせが実行さ
れ、冗長２進／２進変換部入力ラッチ９及び１０に供給
され、冗長２進／２進変換部２３において冗長２進数Ｗ
aHrbが上位桁平方根としての２進数ＷaHに変換される。
【００７０】第１０サイクルにおいて、前記上位桁乗算
部２２の演算結果Ｐ5 rbのうちの下位桁Ｐ5Lrbは下位桁
Ｘバス５１ｂ及び下位桁Ｙバス５２ｂを介して上位桁乗
算部の乗数側入力ラッチ５及び６に供給され、前記冗長
２進／２進変換部２３の変換結果ＷaHはＺバス５３を介
して右１桁シフタ３２において桁合わせされたうえ上位
桁乗算部の被乗数側入力ラッチ２に供給され、前記下位
桁乗算部２１の演算結果ＷaHl rbは下位桁乗算部の乗算
結果用ラッチ７及び８に供給され、上位桁乗算部２２に
おいて下位桁平方根ＷaLrb＝（ＷaH／２）×（−Ｐ5
Lrb）＋ＷaHl rbの演算が実行される。
部２２の演算結果Ｐ5 rbのうちの下位桁Ｐ5Lrbは下位桁
Ｘバス５１ｂ及び下位桁Ｙバス５２ｂを介して上位桁乗
算部の乗数側入力ラッチ５及び６に供給され、前記冗長
２進／２進変換部２３の変換結果ＷaHはＺバス５３を介
して右１桁シフタ３２において桁合わせされたうえ上位
桁乗算部の被乗数側入力ラッチ２に供給され、前記下位
桁乗算部２１の演算結果ＷaHl rbは下位桁乗算部の乗算
結果用ラッチ７及び８に供給され、上位桁乗算部２２に
おいて下位桁平方根ＷaLrb＝（ＷaH／２）×（−Ｐ5
Lrb）＋ＷaHl rbの演算が実行される。
【００７１】第１１サイクルにおいて、前記冗長２進／
２進変換部２３からの上位桁平方根ＷaHはＺバス５３を
介してデータアライナ６１に供給され、かつ前記上位桁
乗算部２２の演算結果ＷaLrbとともに該データアライナ
６１において図４（ｃ）に示す桁合わせが実行され、冗
長２進／２進変換部入力ラッチ９及び１０並びにスティ
ッキービット生成及び丸め処理データ用ラッチ１３及び
１４に供給され、冗長２進／２進変換部２３並びにステ
ィッキービット生成及び丸め処理部６２において丸め処
理が実行されて、近似平方根Ｗa が得られる。
２進変換部２３からの上位桁平方根ＷaHはＺバス５３を
介してデータアライナ６１に供給され、かつ前記上位桁
乗算部２２の演算結果ＷaLrbとともに該データアライナ
６１において図４（ｃ）に示す桁合わせが実行され、冗
長２進／２進変換部入力ラッチ９及び１０並びにスティ
ッキービット生成及び丸め処理データ用ラッチ１３及び
１４に供給され、冗長２進／２進変換部２３並びにステ
ィッキービット生成及び丸め処理部６２において丸め処
理が実行されて、近似平方根Ｗa が得られる。
【００７２】第１２サイクルにおいて、前記冗長２進／
２進変換部２３の変換結果Ｗa はＺバス５３を介して下
位桁乗算部の被乗数側入力ラッチ１に供給され、その下
位桁ＷaLはＺバス５３を介して下位桁乗算部の第１の乗
数側入力ラッチ３に供給され、下位桁乗算部２１におい
て下位桁検算値ＳaLrb＝Ｗa ×ＷaLが求められる。
２進変換部２３の変換結果Ｗa はＺバス５３を介して下
位桁乗算部の被乗数側入力ラッチ１に供給され、その下
位桁ＷaLはＺバス５３を介して下位桁乗算部の第１の乗
数側入力ラッチ３に供給され、下位桁乗算部２１におい
て下位桁検算値ＳaLrb＝Ｗa ×ＷaLが求められる。
【００７３】第１３サイクルにおいて、前記冗長２進／
２進変換部２３の変換結果Ｗa のうちの上位桁ＷaHはＺ
バス５３を介して上位桁乗算部の第１の乗数側入力ラッ
チ５に供給され、かつ前記下位桁乗算部の被乗数側入力
ラッチ１にラッチされていた近似平方根Ｗa は上位桁乗
算部の被乗数側入力ラッチ２に供給され、前記下位桁乗
算部２１の演算結果ＳaLrbは下位桁乗算部の乗算結果用
ラッチ７及び８に供給され、上位桁乗算部２２において
上位桁検算値ＳaHrb＝Ｗa ×ＷaH＋ＳaLrbが求められ
る。
２進変換部２３の変換結果Ｗa のうちの上位桁ＷaHはＺ
バス５３を介して上位桁乗算部の第１の乗数側入力ラッ
チ５に供給され、かつ前記下位桁乗算部の被乗数側入力
ラッチ１にラッチされていた近似平方根Ｗa は上位桁乗
算部の被乗数側入力ラッチ２に供給され、前記下位桁乗
算部２１の演算結果ＳaLrbは下位桁乗算部の乗算結果用
ラッチ７及び８に供給され、上位桁乗算部２２において
上位桁検算値ＳaHrb＝Ｗa ×ＷaH＋ＳaLrbが求められ
る。
【００７４】第１４サイクルにおいて、前記冗長２進／
２進変換部２３の出力Ｗa はＺバス５３を介して冗長２
進／２進変換部入力ラッチ９及び１０に供給され、冗長
２進／２進変換部２３において丸めモードとスティッキ
ービットの値とにより予想される２つの商が生成され
る。前記上位桁検算値ＳaHrbは、スティッキービット生
成及び丸め処理データ用ラッチ１３及び１４に供給され
る。そして、スティッキービット生成及び丸め処理部６
２において前記上位桁検算値ＳaHrbよりスティッキービ
ットが決定され、前記冗長２進／２進変換部２３で生成
された２つの商のうちの１つを前記決定されたスティッ
キービットに基づいて選択することにより最終平方根Ｗ
が得られる。
２進変換部２３の出力Ｗa はＺバス５３を介して冗長２
進／２進変換部入力ラッチ９及び１０に供給され、冗長
２進／２進変換部２３において丸めモードとスティッキ
ービットの値とにより予想される２つの商が生成され
る。前記上位桁検算値ＳaHrbは、スティッキービット生
成及び丸め処理データ用ラッチ１３及び１４に供給され
る。そして、スティッキービット生成及び丸め処理部６
２において前記上位桁検算値ＳaHrbよりスティッキービ
ットが決定され、前記冗長２進／２進変換部２３で生成
された２つの商のうちの１つを前記決定されたスティッ
キービットに基づいて選択することにより最終平方根Ｗ
が得られる。
【００７５】以上のように本実施例によれば、上位桁乗
算部２２と下位桁乗算部２１とを並列動作可能としたの
で、第７サイクルから第９サイクルにかけての上位桁近
似解ＷaHの求解と、第８サイクルから第１０サイクルに
かけての下位桁近似解ＷaL＝（ＷaH／２）×（−Ｐ5
Lrb）の求解とを並列に処理できる。更に、前記の式
（９）に従って、下位桁近似解ＷaLの求解時にはＳ×Ｑ
2 2 の下位桁のみを乗数 /（Ｓ×Ｑn-1 2 ）L として使
用することにより、従来より実行サイクル数を削減する
ことができる。
算部２２と下位桁乗算部２１とを並列動作可能としたの
で、第７サイクルから第９サイクルにかけての上位桁近
似解ＷaHの求解と、第８サイクルから第１０サイクルに
かけての下位桁近似解ＷaL＝（ＷaH／２）×（−Ｐ5
Lrb）の求解とを並列に処理できる。更に、前記の式
（９）に従って、下位桁近似解ＷaLの求解時にはＳ×Ｑ
2 2 の下位桁のみを乗数 /（Ｓ×Ｑn-1 2 ）L として使
用することにより、従来より実行サイクル数を削減する
ことができる。
【００７６】なお、上記第１及び第２の実施例において
記憶手段はデータＲＯＭとしたが、ＰＬＡやＲＡＭを採
用してもよい。
記憶手段はデータＲＯＭとしたが、ＰＬＡやＲＡＭを採
用してもよい。
【００７７】
【発明の効果】以上説明してきたとおり本発明に係る除
算方法及び除算装置によれば、上位桁近似商ＺaHの求解
とｎ回目の収束因子Ｒn の下位桁（下位桁近似逆数）の
求解とがいずれも（ｎ−１）回目の収束因子Ｒn-1 を用
いて並列に処理され、また上位桁近似商ＺaHに関する検
算と下位桁近似商ＺaLの求解とが並列に処理されるの
で、収束型除算の一層の高速化が図れる。特に初期近似
値の２乗値Ｒ0 2 を予め用意しておけば、１回目の収束
因子Ｒ1 を求める際の乗算回数が削減される。
算方法及び除算装置によれば、上位桁近似商ＺaHの求解
とｎ回目の収束因子Ｒn の下位桁（下位桁近似逆数）の
求解とがいずれも（ｎ−１）回目の収束因子Ｒn-1 を用
いて並列に処理され、また上位桁近似商ＺaHに関する検
算と下位桁近似商ＺaLの求解とが並列に処理されるの
で、収束型除算の一層の高速化が図れる。特に初期近似
値の２乗値Ｒ0 2 を予め用意しておけば、１回目の収束
因子Ｒ1 を求める際の乗算回数が削減される。
【００７８】また、本発明に係る開平演算方法及び開平
演算装置によれば、上位桁近似解ＷaHの求解と下位桁近
似解ＷaLの求解とがいずれも（ｎ−１）回目の収束因子
Ｑn-1 を用いて並列に処理されるので、収束型開平演算
の一層の高速化が図れる。
演算装置によれば、上位桁近似解ＷaHの求解と下位桁近
似解ＷaLの求解とがいずれも（ｎ−１）回目の収束因子
Ｑn-1 を用いて並列に処理されるので、収束型開平演算
の一層の高速化が図れる。
【図１】本発明の第１の実施例に係る除算装置のブロッ
ク図である。
ク図である。
【図２】図１中のデータアライナにおける入出力桁合わ
せ位置図である。
せ位置図である。
【図３】本発明の第２の実施例に係る開平演算装置のブ
ロック図である。
ロック図である。
【図４】図３中のデータアライナにおける入出力桁合わ
せ位置図である。
せ位置図である。
【図５】従来の除算装置のブロック図である。
１，２ 下位桁及び上位桁乗算部の被乗数側入
力ラッチ（第１及び第２のセレクタラッチ） ３，４ 下位桁乗算部の第１及び第２の乗数側
入力ラッチ（第３及び第４のセレクタラッチ） ５，６ 上位桁乗算部の第１及び第２の乗数側
入力ラッチ（第５及び第６のセレクタラッチ） ７，８ 下位桁乗算部の第１及び第２の乗算結
果用ラッチ（第７及び第８のセレクタラッチ） ９，１０ 冗長２進／２進変換部入力ラッチ（第
１及び第２のデータラッチ） １１，１２ 第１及び第２のテンポラリデータラッ
チ（第１及び第２のテンポラリラッチ） １３，１４ スティッキービット生成及び丸め処理
データ用ラッチ（第３及び第４のデータラッチ） ２１，２２ 下位桁及び上位桁乗算部 ２３ 冗長２進／２進変換部（２進数変換
部） ２４ データＲＯＭ（記憶手段） ３２ 右１桁シフタ ４１〜４８ トライステートバッファ（第１〜第８
のデータバス遮断用トライステートバッファ） ５１〜５３ Ｘ、Ｙ、Ｚバス ５１ａ，５１ｂ 上位桁及び下位桁Ｘバス ５２ａ，５２ｂ 上位桁及び下位桁Ｙバス ６１ データアライナ ６２ スティッキービット生成及び丸め処理
部
力ラッチ（第１及び第２のセレクタラッチ） ３，４ 下位桁乗算部の第１及び第２の乗数側
入力ラッチ（第３及び第４のセレクタラッチ） ５，６ 上位桁乗算部の第１及び第２の乗数側
入力ラッチ（第５及び第６のセレクタラッチ） ７，８ 下位桁乗算部の第１及び第２の乗算結
果用ラッチ（第７及び第８のセレクタラッチ） ９，１０ 冗長２進／２進変換部入力ラッチ（第
１及び第２のデータラッチ） １１，１２ 第１及び第２のテンポラリデータラッ
チ（第１及び第２のテンポラリラッチ） １３，１４ スティッキービット生成及び丸め処理
データ用ラッチ（第３及び第４のデータラッチ） ２１，２２ 下位桁及び上位桁乗算部 ２３ 冗長２進／２進変換部（２進数変換
部） ２４ データＲＯＭ（記憶手段） ３２ 右１桁シフタ ４１〜４８ トライステートバッファ（第１〜第８
のデータバス遮断用トライステートバッファ） ５１〜５３ Ｘ、Ｙ、Ｚバス ５１ａ，５１ｂ 上位桁及び下位桁Ｘバス ５２ａ，５２ｂ 上位桁及び下位桁Ｙバス ６１ データアライナ ６２ スティッキービット生成及び丸め処理
部
Claims (10)
- 【請求項１】 ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｒ
n と被除数との積から近似商を得る収束型除算方法であ
って、 前記漸化式の収束因子のうち（ｎ−１）回目の収束因子
Ｒn-1 を用いて上位桁近似商ＺaHを求め、かつ該上位桁
近似商ＺaHに関して上位桁部分検算を行ない、 前記（ｎ−１）回目の収束因子Ｒn-1 を用いてｎ回目の
収束因子Ｒn の下位桁を求め、該ｎ回目の収束因子Ｒn
の下位桁を用いて下位桁近似商ＺaLを求め、かつ該下位
桁近似商ＺaLに関して下位桁部分検算を行ない、 前記上位桁近似商ＺaHと下位桁近似商ＺaLとの和を近似
商Ｚa とし、かつ前記上位桁部分検算及び下位桁部分検
算の結果に従って前記近似商Ｚa に関して丸め処理を実
行することを特徴とする除算方法。 - 【請求項２】 ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｑ
n と被演算数Ｓとの積から近似解を得る収束型開平演算
方法であって、 前記漸化式の収束因子のうち（ｎ−１）回目の収束因子
Ｑn-1 を用いて上位桁近似解ＷaHを求め、 前記（ｎ−１）回目の収束因子Ｑn-1 を用いてＳ×Ｑn-
1 2 の下位桁を求めたうえ、該Ｓ×Ｑn-1 2 の下位桁と
前記上位桁近似解ＷaHとを用いて下位桁近似解ＷaLを求
め、 前記上位桁近似解ＷaHと下位桁近似解ＷaLとの和を近似
解Ｗa とすることを特徴とする開平演算方法。 - 【請求項３】 ニュートン- ラフソン法における漸化式
を用いて近似商を得る収束型除算を実行するための除算
装置であって、 除数Ｙをアドレスとして該除数Ｙの逆数の初期近似値Ｒ
0 とその２乗値Ｒ0 2とを読み出すための記憶手段と、 前記２乗値Ｒ0 2 と除数Ｙとの積と、部分積としての前
記初期近似値Ｒ0 の２倍値２Ｒ0 との差を１回目の収束
因子Ｒ1 として求めるための乗算手段とを備えたことを
特徴とする除算装置。 - 【請求項４】 ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｒ
n と被除数Ｘとの積から近似商Ｚa を求め、検算の結果
に応じて前記近似商Ｚa に丸め処理を施すことにより最
終商Ｚを求めるための除算装置であって、 それぞれ乗数入力側と被乗数入力側とを持つ上位桁及び
下位桁乗算部と、２進数変換部と、記憶手段と、スティ
ッキービット生成及び丸め処理部とを備え、 前記記憶手段から除数Ｙの逆数の初期近似値の２乗値Ｒ
0 2 を読み出して前記上位桁乗算部の乗数側から入力
し、かつ除数Ｙを該上位桁乗算部の被乗数側から入力
し、前記記憶手段から除数Ｙの逆数の初期近似値の２倍
値２Ｒ0 を読み出して該上位桁乗算部の部分積として入
力することにより１回目の収束因子Ｒ1 を求め、 （ｉ−１）回目の収束因子Ｒi-1 を前記上位桁乗算部の
乗数側から入力し、かつ除数Ｙを該上位桁乗算部の被乗
数側から入力してＹ×Ｒi-1 を生成し、同時に前記（ｉ
−１）回目の収束因子Ｒi-1 を前記２進数変換部で変換
し、前記演算結果Ｙ×Ｒi-1 を再度前記上位桁乗算部の
乗数側から入力して２−Ｙ×Ｒi-1 とし、かつ前記２進
数変換部で変換した（ｉ−１）回目の収束因子Ｒi-1 を
前記上位桁乗算部の被乗数側から入力することにより２
回目から（ｎ−１）回目までの収束因子Ｒi （２≦ｉ≦
ｎ−１）を求め、 （ｎ−１）回目の収束因子Ｒn-1 を前記下位桁乗算部の
乗数側から入力し、かつ除数Ｙを該下位桁乗算部の被乗
数側から入力してＹ×Ｒn-1 を生成し、同時に前記（ｎ
−１）回目の収束因子Ｒn-1 を前記２進数変換部で変換
し、前記演算結果Ｙ×Ｒn-1 の下位桁を再度前記下位桁
乗算部の乗数側から入力して符号反転し、かつ前記２進
数変換部で変換した（ｎ−１）回目の収束因子Ｒn-1 を
前記下位桁乗算部の被乗数側から入力することによりｎ
回目の収束因子Ｒn の下位桁ＲnLを求め、 前記（ｎ−１）回目の収束因子Ｒn-1 をｎ回目の収束因
子Ｒn の上位桁ＲnHとして前記上位桁乗算部の乗数側か
ら入力し、かつ被除数Ｘを該上位桁乗算部の被乗数側か
ら入力して第１近似商ＺaHを求め、前記ｎ回目の収束因
子Ｒn の下位桁ＲnLを前記下位桁乗算部の乗数側から入
力し、かつ被除数Ｘを該下位桁乗算部の被乗数側から入
力して第２近似商ＺaLを求め、前記第１近似商ＺaHと第
２近似商ＺaLとを前記２進数変換部に入力して加算を実
行することにより前記近似商Ｚaを求め、 前記第１近似商ＺaHの上位桁ＺaHh を前記上位桁乗算部
の乗数側から入力し、かつ除数Ｙを該上位桁乗算部の被
乗数側から入力して前記第１近似商ＺaHの上位桁ＺaHh
に関する上位桁検算値ＸaHを求め、前記第１近似商ＺaH
の下位桁ＺaHlを第２近似商ＺaLに加えたものを前記上
位桁乗算部の乗数側から入力し、かつ除数Ｙを該上位桁
乗算部の被乗数側から入力し、前記第１近似商ＺaHの下
位桁ＺaHl と第２近似商ＺaLとの和に関する下位桁検算
値ＸaLを求めることにより検算を実行し、 該検算の結果から前記近似商Ｚa に加えるべきスティッ
キービットを生成し、 該スティッキービットを用いかつ指定された丸めモード
に従って前記近似商Ｚa の丸めを実行することにより前
記最終商Ｚを求めるように構成されたことを特徴とする
除算装置。 - 【請求項５】 ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｒ
n と被除数Ｘとの積から近似商Ｚa を求め、検算の結果
に応じて前記近似商Ｚa に丸め処理を施すことにより最
終商Ｚを求めるための除算装置であって、 それぞれ乗数入力側と被乗数入力側とを持つ上位桁及び
下位桁乗算部と、 冗長２進数を２進数に変換するための２進数変換部と、 データ転送のためのＸバス、Ｙバス及びＺバスと、 除数Ｙの上位の所定ビットをアドレスとして該除数Ｙの
逆数の初期近似値Ｒ0の２倍値２Ｒ0 と２乗値Ｒ0 2 と
を出力するための記憶手段と、 前記上位桁乗算部の出力と前記２進数変換部の出力とを
各々所定の桁位置に合わせて該２進数変換部に供給する
ためのデータアライナと、 前記丸め処理のためのスティッキービット生成及び丸め
処理部と、 前記上位桁乗算部の出力側と前記Ｘバス及びＹバスとの
接続を開閉するための第１〜第４のデータバス遮断用ト
ライステートバッファと、 前記下位桁乗算部の出力側と前記Ｘバス及びＹバスとの
接続を開閉するための第５〜第８のデータバス遮断用ト
ライステートバッファと、 入力側が前記Ｘバス及びＺバスに接続された第１のテン
ポラリラッチと、 入力側が前記Ｙバス及びＺバスと前記第１のテンポラリ
ラッチの出力側とに接続され、かつ出力側が前記下位桁
乗算部の被乗数側と前記記憶手段のアドレス入力側とに
接続された第１のセレクタラッチと、 前記第１のセレクタラッチの出力側と前記第１のテンポ
ラリラッチの入力側との間に介在した第２のテンポラリ
ラッチと、 入力側が前記Ｚバスと前記第１のテンポラリラッチの出
力側と前記第１のセレクタラッチの出力側と前記記憶手
段の２Ｒ0 出力側とに接続され、かつ出力側が前記上位
桁乗算部の被乗数側に接続された第２のセレクタラッチ
と、 入力側が前記Ｚバスと前記Ｘバスの上位側及び下位側バ
スとに接続され、かつ出力側が前記下位桁乗算部の乗数
側に接続された第３のセレクタラッチと、 入力側が前記Ｙバスの上位側及び下位側バスに接続さ
れ、かつ出力側が前記下位桁乗算部の乗数側に接続され
た第４のセレクタラッチと、 入力側が前記Ｚバスと前記Ｘバスの上位側及び下位側バ
スと前記記憶手段のＲ0 2 出力側とに接続され、かつ出
力側が前記上位桁乗算部の乗数側に接続された第５のセ
レクタラッチと、 入力側が前記Ｙバスの上位側及び下位側バスに接続さ
れ、かつ出力側が前記上位桁乗算部の乗数側に接続され
た第６のセレクタラッチと、 入力側が前記下位桁乗算部の正出力側に接続され、かつ
出力側が前記上位桁乗算部の部分積加算部に接続された
第７のセレクタラッチと、 入力側が前記下位桁乗算部の負出力側に接続され、かつ
出力側が前記上位桁乗算部の部分積加算部に接続された
第８のセレクタラッチと、 前記データアライナの出力側と前記２進数変換部との間
に介在した第１及び第２のデータラッチと、 前記データアライナの出力側と前記スティッキービット
生成及び丸め処理部との間に介在した第３及び第４のデ
ータラッチとを備え、 前記Ｙバスを介して供給される除数Ｙを前記第１のセレ
クタラッチに保持すると同時に該除数Ｙで前記記憶手段
をアクセスすることにより初期近似値の２倍値２Ｒ0 と
２乗値Ｒ0 2 とをそれぞれ前記第８及び第５のセレクタ
ラッチに供給し、除数Ｙを前記第２のセレクタラッチに
供給し、前記上位桁乗算部においてＲ1＝２Ｒ0 −Ｙ×
Ｒ0 2 を実行することによりその演算結果として１回目
の収束因子Ｒ1 を求め、 前記上位桁乗算部の演算結果Ｒi-1 を前記Ｘバス及びＹ
バスを介して前記第５及び第６のセレクタラッチに供給
し、除数Ｙを前記第２のセレクタラッチに供給し、前記
上位桁乗算部においてＹ×Ｒi-1 を実行し、同時に前記
データアライナを通して（ｉ−１）回目の収束因子Ｒi-
1 を前記第１及び第２のデータラッチに供給し、これを
前記２進数変換部で変換し、前記演算結果Ｙ×Ｒi-1 を
前記Ｘバス及びＹバスを介して前記第５及び第６のセレ
クタラッチに供給し、前記２進数変換部で変換した（ｉ
−１）回目の収束因子Ｒi-1 を前記Ｚバスを介して前記
第２のセレクタラッチに供給し、前記上位桁乗算部の乗
数側入力部において前記演算結果Ｙ×Ｒi-1 を２−Ｙ×
Ｒi-1 としたうえ、Ｒi ＝Ｒi-1 ×（２−Ｙ×Ｒi-1 ）
を実行することによりその演算結果としてｉ回目の収束
因子Ｒi （２≦ｉ≦ｎ−１）を求め、 前記上位桁乗算部の演算結果としての（ｎ−１）回目の
収束因子Ｒn-1 を前記Ｘバス及びＹバスを介して前記第
３及び第４のセレクタラッチに供給し、除数Ｙは前記第
１のセレクタラッチから前記下位桁乗算部へ供給し、該
下位桁乗算部においてＹ×Ｒn-1 を実行し、同時に前記
データアライナを通して（ｎ−１）回目の収束因子Ｒn-
1 を前記第１及び第２のデータラッチに供給し、これを
前記２進数変換部で変換し、前記演算結果Ｙ×Ｒn-1 の
下位桁を前記Ｘバス及びＹバスを介して前記第３及び第
４のセレクタラッチに供給し、前記２進数変換部で変換
した（ｎ−１）回目の収束因子Ｒn-1 を前記Ｚバスを介
して前記第１のセレクタラッチに供給し、前記下位桁乗
算部の乗数側入力部において前記演算結果Ｙ×Ｒn-1 の
下位桁を（−Ｙ×Ｒn-1 ）L とし、ＲnL＝Ｒn-1 ×（−
Ｙ×Ｒn-1 ）L を実行することによりその演算結果とし
てｎ回目の収束因子Ｒn の下位桁ＲnLを求め、 前記（ｎ−１）回目の収束因子Ｒn-1 を前記Ｘバス及び
Ｙバスを介して前記第５及び第６のセレクタラッチに供
給し、被除数Ｘを前記第１のテンポラリラッチから前記
第２のセレクタラッチに供給し、前記上位桁乗算部にお
いてＺaH＝Ｘ×Ｒn-1 を実行することにより第１近似商
ＺaHを求め、該第１近似商ＺaHの上位桁を前記データア
ライナを通して前記第１及び第２のデータラッチに供給
し、これを前記２進数変換部で変換して第１近似商ＺaH
の上位桁ＺaHh を得、前記第１近似商ＺaHの下位桁を前
記データアライナを通して前記第１及び第２のデータラ
ッチに供給し、これを前記２進数変換部で変換して第１
近似商ＺaHの下位桁ＺaHlを得、前記ｎ回目の収束因子
Ｒn の下位桁ＲnLを前記Ｘバス及びＹバスを介して前記
第３及び第４のセレクタラッチに供給し、被除数Ｘを前
記第１のテンポラリラッチから前記第１のセレクタラッ
チに供給し、前記下位桁乗算部においてＺaLl ＝Ｘ×Ｒ
nLを実行することにより第２近似商の下位桁ＺaLl を求
めてこれを前記第７及び第８のセレクタラッチに供給
し、前記第１近似商ＺaHの下位桁ＺaHlを前記Ｚバスを
介して前記第２のセレクタラッチに供給し、前記上位桁
乗算部においてＺaL＝ＺaLl ＋ＺaHl の桁合わせ演算に
より第２近似商ＺaLを求め、前記第１近似商ＺaHの上位
桁ＺaHh と前記第２近似商ＺaLとを前記データアライナ
において桁合わせし、これを前記第１及び第２のデータ
ラッチに供給し、前記２進数変換部でＺa ＝ＺaHh ＋Ｚ
aLの加算を実行することによりその演算結果として前記
近似商Ｚa を求め、 前記第１近似商ＺaHの上位桁ＺaHh を前記Ｘバス及びＹ
バスを介して前記第５及び第６のセレクタラッチに供給
し、除数Ｙを前記第２のセレクタラッチに供給し、前記
上位桁乗算部においてＸaH＝Ｙ×ＺaHh を実行すること
により前記第１近似商ＺaHの上位桁ＺaHh に関する第１
検算値ＸaHを求め、前記第２近似商ＺaLを前記Ｘバス及
びＹバスを介して前記第５及び第６のセレクタラッチに
供給し、除数Ｙを前記第２のセレクタラッチに供給し、
前記上位桁乗算部においてＸaL＝Ｙ×ＺaLを実行するこ
とにより前記第２近似商ＺaLに関する第２検算値ＸaLを
求め、 前記両検算値ＸaH及びＸaLから前記近似商Ｚa に加える
べきスティッキービットを生成し、 該スティッキービットを用いかつ指定された丸めモード
に従って前記近似商Ｚa の丸めを実行することにより前
記最終商Ｚを求めるように構成されたことを特徴とする
除算装置。 - 【請求項６】 ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｑ
n と被演算数Ｓとの積から近似解Ｗa を得るための開平
演算装置であって、 それぞれ乗数入力側と被乗数入力側とを持つ上位桁及び
下位桁乗算部と、２進数変換部と、記憶手段と、右１桁
シフタとを備え、 前記記憶手段から被演算数Ｓの平方根の逆数の初期近似
値の２乗値Ｑ0 2 を読み出して前記上位桁乗算部の乗数
側から入力し、かつ被演算数Ｓを該上位桁乗算部の被乗
数側から入力してＳ×Ｑ0 2 を生成し、該Ｓ×Ｑ0 2 を
前記上位桁乗算部の乗数側から入力して３−Ｓ×Ｑ0 2
とし、かつ前記記憶手段から被演算数Ｓの平方根の逆数
の初期近似値の１／２倍値Ｑ0 ／２を読み出して前記上
位桁乗算部の被乗数側から入力することにより１回目の
収束因子Ｑ1 を求め、 （ｉ−１）回目の収束因子Ｑi-1 を前記上位桁乗算部の
乗数側から入力し、かつ被演算数Ｓを該上位桁乗算部の
被乗数側から入力してＳ×Ｑi-1 を生成し、同時に前記
（ｉ−１）回目の収束因子Ｑi-1 を前記２進数変換部で
変換し、前記演算結果Ｓ×Ｑi-1 を再度前記上位桁乗算
部の乗数側から入力し、かつ前記２進数変換部で変換し
た（ｉ−１）回目の収束因子Ｑi-1 を前記上位桁乗算部
の被乗数側から入力してＳ×Ｑi-1 2 を生成し、前記演
算結果Ｓ×Ｑi-1 を再度前記上位桁乗算部の乗数側から
入力して３−Ｓ×Ｑi-1 2 とし、かつ前記２進数変換部
で変換した（ｉ−１）回目の収束因子Ｑi-1 を前記右１
桁シフタにおいて桁合わせして前記上位桁乗算部の被乗
数側から入力することにより２回目から（ｎ−１）回目
までの収束因子Ｑi （２≦ｉ≦ｎ−１）を求め、 （ｎ−１）回目の収束因子Ｑn-1 を前記上位桁乗算部の
乗数側から入力し、かつ被演算数Ｓを該上位桁乗算部の
被乗数側から入力してＳ×Ｑn-1 を生成し、同時に前記
（ｎ−１）回目の収束因子Ｑn-1 を前記２進数変換部で
変換し、前記演算結果Ｓ×Ｑn-1 の下位桁を再度前記下
位桁乗算部の乗数側から入力し、かつ前記（ｎ−１）回
目の収束因子Ｑn-1 を該下位桁乗算部の被乗数側から入
力し、前記演算結果Ｓ×Ｑn-1 の上位桁を再度前記上位
桁乗算部の乗数側から入力し、かつ前記（ｎ−１）回目
の収束因子Ｑn-1 を該上位桁乗算部の被乗数側から入力
し、演算結果としてＳ×Ｑn-1 2 を得、同時に前記演算
結果Ｓ×Ｑn-1 を前記２進数変換部で変換して上位桁近
似解ＷaHとし、 前記演算結果Ｓ×Ｑn-1 2 の下位桁を前記上位桁乗算部
の乗数側から入力しかつ符号反転して（−Ｓ×Ｑn-1
2 ）L とし、かつ前記２進数変換部で変換した前記演
算結果Ｓ×Ｑn-1 を前記右１桁シフタにおいて桁合わせ
して前記上位桁乗算部の被乗数側から入力することによ
り下位桁近似解ＷaLを求め、 前記上位桁近似解ＷaHと下位桁近似解ＷaLとの和として
前記近似解Ｗa を求めるように構成されたことを特徴と
する開平演算装置。 - 【請求項７】 ニュートン- ラフソン法における漸化式
をｎ回繰り返し演算することにより得られる収束因子Ｑ
n と被演算数Ｓとの積から近似解Ｗa を得るための開平
演算装置であって、 それぞれ乗数入力側と被乗数入力側とを持つ上位桁及び
下位桁乗算部と、 冗長２進数を２進数に変換するための２進数変換部と、 データ転送のためのＸバス、Ｙバス及びＺバスと、 被演算数Ｓの上位の所定ビットをアドレスとして該被演
算数Ｓの平方根の逆数の初期近似値Ｑ0 の１／２倍値Ｑ
0 ／２と２乗値Ｑ0 2 とを出力するための記憶手段と、 前記上位桁乗数部の出力と前記２進数変換部の出力とを
各々所定の桁位置に合わせて該２進数変換部に供給する
ためのデータアライナと、 前記近似解Ｗa の丸め処理を実行するためのスティッキ
ービット生成及び丸め処理部と、 前記上位桁乗算部の出力側と前記Ｘバス及びＹバスとの
接続を開閉するための第１〜第４のデータバス遮断用ト
ライステートバッファと、 前記下位桁乗算部の出力側と前記Ｘバス及びＹバスとの
接続を開閉するための第５〜第８のデータバス遮断用ト
ライステートバッファと、 入力側が前記Ｙバス及びＺバスに接続された第１のセレ
クタラッチと、 入力側が前記Ｚバスに接続された右１桁シフタと、 入力側が前記第１のセレクタラッチの出力側と前記右１
桁シフタの出力側と前記記憶手段のＱ0 ／２出力側とに
接続され、かつ出力側が前記上位桁乗算部の被乗数側に
接続された第２のセレクタラッチと、 入力側が前記Ｚバスと前記Ｘバスの上位側及び下位側バ
スとに接続され、かつ出力側が前記下位桁乗算部の乗数
側に接続された第３のセレクタラッチと、 入力側が前記Ｙバスの上位側及び下位側バスに接続さ
れ、かつ出力側が前記下位桁乗算部の乗数側に接続され
た第４のセレクタラッチと、 入力側が前記Ｚバスと前記Ｘバスの上位側及び下位側バ
スと前記記憶手段のＱ0 2 出力側とに接続され、かつ出
力側が前記上位桁乗算部の乗数側に接続された第５のセ
レクタラッチと、 入力側が前記Ｙバスの上位側及び下位側バスに接続さ
れ、かつ出力側が前記上位桁乗算部の乗数側に接続され
た第６のセレクタラッチと、 入力側が前記下位桁乗算部の出力側に接続され、かつ出
力側が前記上位桁乗算部の部分積加算部に接続された第
７及び第８のセレクタラッチと、 前記データアライナの出力側と前記２進数変換部との間
に介在した第１及び第２のデータラッチと、 前記データアライナの出力側と前記スティッキービット
生成及び丸め処理部との間に介在した第３及び第４のデ
ータラッチとを備え、 前記Ｙバスを介して供給される被演算数Ｓを前記第１の
セレクタラッチに保持すると同時に該被演算数Ｓで前記
記憶手段をアクセスすることにより初期近似値の２乗値
Ｑ0 2 を前記第５のセレクタラッチに供給し、被演算数
Ｓを前記第２のセレクタラッチに供給し、前記上位桁乗
算部においてＳ×Ｑ0 2 を実行したうえ、被演算数Ｓで
前記記憶手段をアクセスすることにより初期近似値の１
／２倍値Ｑ0 ／２を前記第２のセレクタラッチに供給
し、前記演算結果Ｓ×Ｑ0 2 を前記Ｘバス及びＹバスを
介して前記第５及び第６のセレクタラッチに供給し、前
記上位桁乗算部の乗数側入力部において前記演算結果Ｓ
×Ｑ0 2 を３−Ｓ×Ｑ0 2 としたうえ、Ｑ1 ＝（Ｑ0 ／
２）×（３−Ｓ×Ｑ0 2 ）を実行することによりその演
算結果として１回目の収束因子Ｑ1 を求め、 前記上位桁乗算部の演算結果Ｑi-1 を前記Ｘバス及びＹ
バスを介して前記第５及び第６のセレクタラッチに供給
し、被演算数Ｓを前記第２のセレクタラッチに供給し、
前記上位桁乗算部においてＳ×Ｑi-1 を実行し、同時に
前記データアライナを通して（ｉ−１）回目の収束因子
Ｑi-1 を前記第１及び第２のデータラッチに供給し、こ
れを前記２進数変換部で変換し、前記演算結果Ｓ×Ｑi-
1 を前記Ｘバス及びＹバスを介して前記第５及び第６の
セレクタラッチに供給し、前記２進数変換部で変換した
（ｉ−１）回目の収束因子Ｑi-1 を前記Ｚバスを介して
前記第２のセレクタラッチに供給し、前記上位桁乗算部
においてＳ×Ｑi-1 2 を実行し、前記演算結果Ｓ×Ｑi-
1 2 を前記Ｘバス及びＹバスを介して前記第５及び第６
のセレクタラッチに供給し、前記２進数変換部で変換し
た（ｉ−１）回目の収束因子Ｑi-1 を前記Ｚバスを介し
て前記右１桁シフタに供給し、桁合わせの後に前記第２
のセレクタラッチに供給し、前記上位桁乗算部の乗数側
入力部において前記演算結果Ｓ×Ｑi-1 2 を３−Ｓ×Ｑ
i-1 2 としたうえ、Ｑi ＝（Ｑi-1 ／２）×（３−Ｓ×
Ｑi-1 2 ）を実行することによりその演算結果としてｉ
回目の収束因子Ｑi （２≦ｉ≦ｎ−１）を求め、 前記上位桁乗算部の演算結果としての（ｎ−１）回目の
収束因子Ｑn-1 を前記Ｘバス及びＹバスを介して前記第
５及び第６のセレクタラッチに供給し、被演算数Ｓを前
記第２のセレクタラッチに供給し、前記上位桁乗算部に
おいてＳ×Ｑn-1 を実行し、同時に前記データアライナ
を通して（ｎ−１）回目の収束因子Ｑn-1 を前記第１及
び第２のデータラッチに供給し、これを前記２進数変換
部で変換し、前記演算結果Ｓ×Ｑn-1 の下位桁を前記Ｘ
バス及びＹバスを介して前記第３及び第４のセレクタラ
ッチに供給し、前記２進数変換部で変換した（ｎ−１）
回目の収束因子Ｑn-1 を前記Ｚバスを介して前記第１の
セレクタラッチに供給し、Ｑn-1 ×（Ｓ×Ｑn-1 ）L を
実行し、前記演算結果Ｓ×Ｑn-1 の上位桁を前記Ｘバス
及びＹバスを介して前記第５及び第６のセレクタラッチ
に供給し、前記２進数変換部で変換した（ｎ−１）回目
の収束因子Ｑn-1 を前記Ｚバスを介して前記第２のセレ
クタラッチに供給し、前記演算結果Ｑn-1 ×（Ｓ×Ｑn-
1 ）L を前記第７及び第８のセレクタラッチに供給し、
Ｓ×Ｑn-1 2 を実行し、同時に前記データアライナを通
して前記演算結果Ｓ×Ｑn-1 を前記第１及び第２のデー
タラッチに供給し、これを前記２進数変換部で変換し、
前記演算結果Ｓ×Ｑn-1 2 の下位桁を前記Ｘバス及びＹ
バスを介して前記第５及び第６のセレクタラッチに供給
し、前記２進数変換部で変換したＳ×Ｑn-1 を前記Ｚバ
スを介して前記右１桁シフタに供給し、桁合わせの後に
前記第２のセレクタラッチに供給し、前記上位桁乗算部
の乗数側入力部において前記演算結果Ｓ×Ｑn-1 2 の下
位桁を（−Ｓ×Ｑn-1 2 ）L とし、（Ｓ×Ｑn-1 ／２）
×（−Ｓ×Ｑn-1 2 ）L を実行することによりその演算
結果として下位桁近似解ＷaLを求め、前記演算結果Ｓ×
Ｑn-1 と前記下位桁近似解ＷaLとを前記データアライナ
で桁合わせして前記第１及び第２のデータラッチに供給
し、前記２進数変換部でＷa ＝Ｓ×Ｑn-1 ＋ＷaLの加算
を実行することによりその演算結果として前記近似解Ｗ
a を求めるように構成されたことを特徴とする開平演算
装置。 - 【請求項８】 請求項４又は５に記載の除算装置におい
て、 前記下位桁乗算部は、被乗数側が６０桁の２進数入力、
乗数側が３２桁の冗長２進数入力であり、乗数側入力を
符号反転値として扱うことが可能であり、演算結果を冗
長２進数として出力することを特徴とする除算装置。 - 【請求項９】 請求項４又は５に記載の除算装置におい
て、 前記上位桁乗算部は、被乗数側が６０桁の２進数入力、
乗数側が３２桁の冗長２進数入力であり、乗数側入力を
２との減算値として扱うことが可能でありかつ前記下位
桁乗算部の出力を部分積の１つとして加算でき、演算結
果を冗長２進数として出力することを特徴とする除算装
置。 - 【請求項１０】 請求項６又は７に記載の開平演算装置
において、 前記上位桁乗算部は、被乗数側が６０桁の２進数入力、
乗数側が３２桁の冗長２進数入力であり、乗数側入力を
３との減算値として又は符号反転値として扱うことが可
能でありかつ前記下位桁乗算部の出力を部分積の１つと
して加算でき、演算結果を冗長２進数として出力するこ
とを特徴とする開平演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28750592A JP3251071B2 (ja) | 1992-10-26 | 1992-10-26 | 除算／開平演算方法と演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28750592A JP3251071B2 (ja) | 1992-10-26 | 1992-10-26 | 除算／開平演算方法と演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06139053A JPH06139053A (ja) | 1994-05-20 |
| JP3251071B2 true JP3251071B2 (ja) | 2002-01-28 |
Family
ID=17718212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28750592A Expired - Fee Related JP3251071B2 (ja) | 1992-10-26 | 1992-10-26 | 除算／開平演算方法と演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251071B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001046796A1 (fr) * | 1999-12-22 | 2001-06-28 | Wataru Ogata | Systeme de calcul utilisant la methode de newton-raphson |
-
1992
- 1992-10-26 JP JP28750592A patent/JP3251071B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06139053A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2622896B2 (ja) | 除算装置 | |
| JPS6347874A (ja) | 算術演算装置 | |
| Kanhe et al. | Design and implementation of floating point multiplier based on vedic multiplication technique | |
| Oberman et al. | A high-performance area-efficient multifunction interpolator | |
| Ercegovac et al. | On-line scheme for computing rotation factors | |
| Singh et al. | Design and synthesis of goldschmidt algorithm based floating point divider on FPGA | |
| JP3251071B2 (ja) | 除算／開平演算方法と演算装置 | |
| Seidel | High-speed redundant reciprocal approximation | |
| JP2857505B2 (ja) | 除算装置 | |
| Chen et al. | A high-performance deeply pipelined architecture for elementary transcendental function evaluation | |
| de Dinechin et al. | Application-Specific Arithmetic | |
| JPH10111791A (ja) | 除算装置 | |
| US20050246406A9 (en) | Emod a fast modulus calculation for computer systems | |
| LaMeres | Arithmetic Circuits | |
| Hickmann et al. | Improved combined binary/decimal fixed-point multipliers | |
| Liu et al. | A multi-functional floating point multiplier | |
| Chen et al. | Design and implementation of decimal reciprocal unit | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| Piso et al. | Obtaining accurate error expressions and bounds for floating-point multiplicative algorithms | |
| Chawla et al. | Hardware efficient reconfigurable arithmetic unit | |
| JPH06105421B2 (ja) | 逆三角関数演算装置 | |
| ROUT et al. | Implementation of Low Power and High Speed Single Precession Floating Point Multiplier using Kogge-Stone Adder and Dadda Multiplier | |
| JPH0325809B2 (ja) | ||
| JPH0683587A (ja) | 乗算処理装置 | |
| Naziyan et al. | IMPLEMENTATION OF FAST RADIX-10 BCD MULTIPLIER FOR SPEED OPTIMIZED APPLICATIONS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| LAPS | Cancellation because of no payment of annual fees |