JPH07112286B2 - 色相を補正するための装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル・テレビジョン受像機において、
色相を補正するための装置に関する。

従来の技術 ディジタル・テレビジョン受像機における色相制御は、
各種の方法で実行することができる。サンプリング・ク
ロックがカラー・バーストに位相および周波数が固定さ
れていると、カラー・バーストの位相に対してサンプリ
ング・クロックの位相を調整することにより色相制御を
行なうことができる。この場合、位相調整は、クロミナ
ンス角信号の検出に応答して自動的に制御される。

もう一つの方法は、クロミナンス・サンプルを直接処理
することである。例えば、クロミナンス信号の大きさお
よび角度のサンプルを発生させ、瞬時クロミナンス角に
対して補正因子により角度サンプルを補正し、補正され
た角度の正弦および余弦の値をサンプルの大きさに掛
け、補正されたI,（Ｒ−Ｙ）およびQ,（Ｂ−Ｙ）カラー
混合信号を発生させる。

クロミナンス・サンプルを処理することによって色相を
補正する別の方法は、クロミナンス・サンプルの瞬時位
相に対応する信号を発生させ、sinΔφおよびcosΔφを
表わす補正因子を発生させることである。ここで、Δφ
は、所望の色相補正を発生するために必要な位相変化で
ある。次いで、カラー混合信号には補正因子が掛けら
れ、補正されたカラー混合信号に対応する積の和が形成
される。積の和は次式によって与えられる。

I_n′＝I_ncosΔφ_ｎ＋Q_nsinΔφ_ｎ （１） Q_n′＝Q_ncosΔφ_ｎ−I_nsinΔφ_ｎ （２） ここで、I_n′,Q_n′は、それぞれ瞬時カラー混合信号I_n
およびQ_nについての補正されたサンプルである。

本発明は、最後に説明した形式の色相補正回路に関する
ものであり、簡単化されたディジタル装置を使って連続
的な色相補正を実現するものである。

発明の概要 本発明による装置は、常に、値の小さい方のカラー混合
信号を値の大きい方のカラー混合信号で割り、０゜から
45゜の範囲の角度の正接に対応する商を発生するように
構成された手段を含んでいる。あるいはまた、常に、値
の大きい方のカラー混合信号を値の小さい方のカラー混
合信号で割るように割り算回路を構成してもよい。０゜
から45゜の正接を、クロミナンス・フェーザーの少なく
とも０゜から90゜の範囲に転置するための手段が含まれ
ている。さらに、クロミナンスのフェーザー角に対し
て、補正因子、sinΔφおよびconΔφを発生する手段が
含まれている。乗算回路は、供給されるカラー混合信号
に補正因子を掛けるように構成される。その結果得られ
る積に応答する加算回路は、（１）式および（２）式に
従って積の和を形成し、色相の補正されたカラー混合信
号を発生する。

実施例 複合ビデオ信号は、ルミナンスおよびクロミナンスの成
分を含んでいる。また、クロミナンス成分は、カラー情
報を含んでおり、それは振幅および位相変調された正弦
波であり、フェーザーとして定義されるようなものであ
る。ディジタルのビデオ・システムにおいて、クロミナ
ンス成分の処理は、通常、そのベクトル和がクロミナン
ス信号に対応する、一対の直角関係にあるカラー混合
（もしくはカラー差）信号について実行される。従っ
て、ディジタルのビデオ処理システムにおいては、クロ
ミナンス信号はベクトルと考えることができる。以下の
説明において、ベクトルという用語とフェーザーという
用語は、クロミナンス信号については交換可能なものと
して使われている。

第１図は、色相補正回路を含んでいる基本的な処理ブロ
ックを示すディジタル・テレビジョン（以下、TVとい
う。）受像機のブロック図である。第１図において、細
い線は、アナログもしくはクロック信号の信号路を表わ
し、太い線は、多ビットのディジタル信号路を表わす。
標準のテレビジョン信号、例えば、NTSC方式のテレビジ
ョン信号は、アンテナ10によって受信され、通常のアナ
ログ同調回路および中間周波回路12に供給される。要素
12からのベースバンド複合信号は、クロック発生器16に
よって制御され、色副搬送波周波数の４倍で入力信号を
サンプリングするアナログ・ディジタル変換器（以下、
AD変換器という。）14のアナログ入力端子に供給され
る。AD変換器14は、サンプリング周波数で、例えば、パ
ルス符号変調（以下、PCMという。）された２の補数形
式の２進サンプルを発生することが好ましい。PCMサン
プルは、サンプリング信号が複合信号のカラー・バース
ト基準成分に位相ロックされているクロック発生器16に
供給される。また、クロック発生器16は、残りのディジ
タル処理回路を同期して動作させるために必要なクロッ
ク信号も発生する。

AD変換器14からのPCM信号は、複合信号のルミナンス成
分Ｙおよびクロミナンス成分Ｃが分離されるくし型フィ
ルタ18にも供給される。ルミナンス成分Ｙは、ルミナン
ス処理回路20に供給され、適当に条件付けされてカラー
・マトリックス回路26に供給される。クロミナンス成分
Ｃは、要素22に供給され、そこで濾波され、処理され、
カラー混合成分ＩおよびＱもしくは（Ｒ−Ｙ）および
（Ｂ−Ｙ）に復調される。要素22からの処理済みカラー
混合信号は、色相補正回路24に供給される。この色相補
正回路24は、手動による色相調整回路でもよいし、ある
いは自動肌色補正回路でもよい。色相調整回路24は、
（Ｒ−Ｙ）成分および（Ｂ−Ｙ）成分を変えることによ
って、クロミナンス・ベクトルを効果的に回転させるこ
とによりカラー歪みを補正する。補正されたベクトル
は、補正された成分信号（Ｒ−Ｙ）′および（Ｂ−
Ｙ）′もしくはＩ′およびＱ′を有する。これらの補正
された成分は、マトリックス26に供給され、処理済みル
ミナンス・サンプルＹ′と合成され、表示管を駆動する
ためのRGBカラー信号を発生する。

第２図は、第１図における要素24と置換可能な型式の典
型的な色相調整回路である。第２図において、細い線
は、単一ビットのディジタル信号もしくはクロック信号
の信号路を表わし、太い線は、多ビットのディジタル信
号路を表わす。第３図を参照しながら第２図の回路の動
作について説明する。説明においては、第３図の表記を
簡単化するために、（Ｒ−Ｙ）および（Ｂ−Ｙ）のカラ
ー混合信号ではなくてＩおよびＱのカラー混合信号を使
って説明するけれども、回路の動作は、直角関係にある
カラー混合信号の組み合わせについては両方共に基本的
には同じである。

カラー情報は、カラー・バーストの位相によって決めら
れる固定基準に対する、ＩおよびＱのカラー混合信号の
ベクトル和によって定められるベクトルもしくはフェー
ザーの角度に含まれる。クロミナンス・フェーザーは、
積の和を形成することによって角度Δφに等しい量だ
け、バーストに対して回転させることを示すことができ
る。

Ｉ′＝IcosΔφ±QsinΔφ （１） ここで、Ｉ′およびＱ′は、回転されたベクトルを表わ
す直角関係のカラー混合信号の大きさである。

（１）式の（＋）符号、（２）式の（−）符号、正の補
正因子について、（１）式および（２）式は、ベクトル
の反時計回りの回転を発生する。（１）式および（２）
式において、それぞれ（−）および（＋）の符号につい
ては、和は正の補正因子に対して時計回りのベクトル補
正回転を発生する。

手動色相調整の場合、Δφの値は、クロミナンスのフェ
ーザー角度の全ての値に対して同一である。自動肌色補
正の場合、クロミナンスのベクトルは、クロミナンスの
瞬時角度により異なる量だけ回転される。典型的には、
自動肌色補正は、Ｉ軸から±90゜の範囲にあるクロミナ
ンス・ベクトルの角度に対して実行され、最大の補正
は、Ｉ軸から±45゜近くに在る瞬時クロミナンス・ベク
トルに対して与えられる。

自動肌色補正を実行することができるようにするため
に、ＩおよびＱのベクトル和の角度の瞬時値もしくは瞬
時角度に関係した信号は、ビデオの帯域幅に比例した周
波数で定められなければならない。便利な基準角度はク
ロミナンス・ベクトルおよびＩ軸の角度である。その理
由は、Ｉ軸が標準の肌色に関連しているからである。こ
の角度は、Ｑの大きさをＩの大きさで割った値の逆正接
に等しい。しかしながら、必要な角度情報は、Q/Iで決
まる商から抽出することができるから、逆正接を計算す
る必要はない。

瞬時商Q/Iは、瞬時商に関連したクロミナンス角度に対
して適当な補正因子、sinΔφおよびcosΔφを発生する
ようにプログラムされたメモリ装置、例えば、読み出し
専用メモリ（以下、ROMという。）のアドレス入力に供
給される。次いで、瞬時のＩおよびＱのカラー混合信号
には、これらの因子が掛けられ、（１）式および（２）
式で定められる和が発生される。

AD変換器14に供給される色副搬送波の４倍のサンプリン
グ・クロックの位相を適当に調整することによって、く
し型フィルタ18によって出力される、連続するクロミナ
ンス・サンプルのシーケンは、I_n,Q_n,−I_n,−Q_n,I_n+1,Q
_n+1,−I_n+1,−Q_n+1のような形式のものとなり、サンプ
ルは、大きさおよび極性の情報を含んでいる。シーケン
スにおける各サンプルに関連する符号は、サンプルの極
性を示すものではなくて、サンプリング・クロックの位
相を表わすものであることに注意されたい。

すべてのカラー情報を再生するために必要な情報は、正
および負のサンプル値の両方に等しく含まれている。利
用可能なサンプルの半分だけを処理することが便利であ
り、かつ効率がよい。また、＋Ｉおよび＋Ｑのサンプル
だけが第２図の回路に供給されるものと仮定する。復調
されていないI,Qサンプルのシーケンスは、第３図の
（I,Q）サンプル・シーケンスで示され、このシーケン
スは第２図のバス32に供給される。Ｉのサンプルは、第
３図において、復調されたＩサンプル・シーケンス
（Ａ）を発生するＩラッチ34に保持され、Ｑサンプル
は、第３図において、復調されたＱサンプル・シーケン
ス（Ｂ）を発生するＱラッチ36に保持される。サンプル
のシーケンス（Ａ）および（Ｂ）は、供給されたサンプ
ルの大きさだけを通過される絶対値回路37および35にそ
れぞれ供給される。絶対値回路37からのサンプルは被減
数として、また、絶対値回路35からのサンプルは減数と
して、供給されたサンプルの差に相当する信号サンプル
を発生する減算回路38に供給される。差の符号ビット
（Sgn）は、サンプルＩもしくはＱのどちらが大きいか
を示す。２の補数の減算の場合、正の差（Ｑ＞Ｉ）につ
いては符号ビットは論理０であり、負の差（Ｑ＜Ｉ）に
ついては符号ビットは論理１である。

絶対値回路35および37からのＩおよびＱのサンプルは、
スイッチング回路39に供給され、また減算回路38からの
符号ビットは、回路39の制御端子に供給される。スイッ
チング回路39は、制御信号に応答して、I,Qサンプルの
大きい方を常にパイプライン除算器42の除数入力ポート
に供給し、I,Qサンプルの小さい方を除算器42の被除数
入力に供給する。I,Qサンプルの小さい方を除数の入力
ポートに供給し、I,Qサンプルの大きい方を被除数の入
力ポートに供給するように構成することもできる。除算
器42は、前者の場合、Ｉ軸から45゜の範囲でQ/Iで定め
られる正接に対応する値を計算し、後者の場合、余接に
対応する値を計算する。

除算器42は、I,Qのサンプル周波数と同期して動作し、
第３図の（Ｃ）に示される商のシーケンスをバス57上に
発生する。瞬時の商は、マルチプレクサ（以下、MUXと
いう。）44を介してアドレス信号としてメモリ要素45に
供給される。メモリ要素45は、瞬時商の逆正接によって
定められるクロミナンスのベクトル角に対して、適当な
角度補正因子sinΔφおよびcosΔφを発生する。以下に
説明するように、瞬時商は、実際にはＩおよびＱの符号
ビットと合成され、０゜から360゜までの角度を表わす
アドレス・コードワードを発生する。補正因子のシーケ
ンスがサンプル・シーケンス（Ｄ）および（Ｅ）として
示される。メモリ要素45からのシーケンス（Ｄ）および
（Ｅ）は、サンプル・シーケンス（Ｊ）を出力するMUX4
6に供給される。MUX46は、入力バス32に供給されるI,Q
サンプルのサンプル周波数、すなわち色副搬送波周波数
_SCの２倍に等しい周波数で発生するパルスを有するク
ロック信号によって制御される。

ラッチ34および36からのＩおよびＱのサンプルは、遅延
要素48に供給される。遅延要素48は、サンプル・シーケ
ンス（Ｆ）および（Ｇ）が、それらと対応する第３図の
補正因子（Ｄ）および（Ｅ）と同時に乗算器51に生じる
ように適当に時間制御されたサンプル・シーケンス
（Ｆ）および（Ｇ）を発生する。遅延要素48からのシー
ケンス（Ｆ）および（Ｇ）は、色副搬送波周波数_SCの
４倍で動作し、I,Qのサンプル・シーケンス（Ｈ）を出
力するMUX47に供給される。MUX47からのサンプルは、制
御信号に応答して特定のI,Qサンプルの中の各ビットの
極性を選択的に反転し、１を加える２の補数化回路55に
供給される。ビットが反転され、１が加算されると、算
術負数が形成される。さもなければ、サンプルは、変更
されないまま通過する。選択的な算術負数により（１）
式および（２）式における所望の（±）符号が得られ
る。２の補数化回路55からのサンプルは、乗算器51に供
給され、そこでマルチプレクサ46によって発生される補
正因子のシーケンスとの掛算が行なわれる。乗算器51
は、積（Ｋ）のシーケンスを発生し、これらはラッチ54
および加算器53の第１の入力に供給される。ラッチ54
は、積（Ｋ）を１クロック期間、T_iだけ遅延させ、シー
ケンス（Ｌ）を発生する。シーケンス（Ｋ）および
（Ｌ）における積の符号は、反時計回りのベクトル補正
に対するものである。ラッチ54からの積出力は、積の和
のシーケンス（Ｍ）を発生する加算器53の第２の入力に
供給される。シーケンス（Ｍ）における星印を有する時
間期間は、サンプル期間の間に発生される和は（１）式
および（２）式に対して意味のない和であることを示す
ものであることに注意されたい。加算器53によって発生
される出力シーケンスは、ラッチ49および50によって信
号分離され、それぞれシーケンス（Ｍ）の交互の和から
成る補正済みカラー混合信号Ｉ′およびＱ′を発生す
る。

Ｉ軸についての色相補正の対称性によってメモリ要素45
の大きさを小さくすることができる場合には、２の補数
化回路55およびその制御回路56が含まれる。しかしなが
ら、メモリ要素45に各クロミナンス・フェーザー角に対
して個別の符号付き補正因子が含まれていると、（１）
式および（２）式における（±）の符号は、補正因子の
符号によって与えられる。この場合、２の補数化回路55
およびその制御回路56は含まれない。

次に、第4A図を参照すると、これは、ＩおよびＱのクロ
ミナンス成分および瞬時クロミナンス・ベクトルＣの軸
を示すフェーザー線図である。ＩおよびＱの軸の交差に
より、正のＩ軸に沿って零の角度基準を有する４つの90
゜軸が形成される。４つの象限は８つのセクターに分割
され、１−８の各セクターは45゜のセクターを含んでい
る。セクター１は、サンプルＩおよびＱの両方が正であ
って、Ｉ＞Ｑであることにより定められる。ＱおよびＩ
サンプルが、それぞれ被除数および除数として除算器に
供給されると、発生する商は、０゜から45゜の角度の正
接に対応する。クロミナンスのベクトルすなわちフェー
ザーがセクター２に移動すると、Ｑ＞Ｉとなり、Ｉおよ
びＱは正のままである。セクター２において、Ｉサンプ
ルは、除算器の段１の被除数入力に供給され、Ｑサンプ
ルは、除数入力に供給される。クロミナンス・ベクトル
が45゜の角度から＋Ｑ軸の方に移動すると、商は45゜か
ら０゜までの角度の正接に対応する。

同様に、クロミナンス・フェーザーが各象限を横切るに
つれて、商によって表わされる値は、０゜から45゜の角
度に対応し、０゜に戻る。というのは、ＩおよびＱ成分
の大きさだけが除算器42に供給され、常に、小さい方が
大きい方によって割られるからである。第4B図は、セク
ター、クロミナンス位相角θの値、商の逆正接によって
表わされる角度、各セクターにおけるI,Qの符号ビット
および（Ｑ−Ｉ）の差サンプルを示す。

I,Qおよび（Ｑ−Ｉ）符号ビットは、除算器からの商と
合成され、０゜から360゜までの角度に対応するメモリ
・アドレス・コードを発生する。メモリ要素45は、アド
レス・コードに直接応答し、０゜から360゜までの範囲
のクロミナンス角に対する補正因子を発生するようにプ
ログラムされている。例えば、最初に、第4B図からの符
号コードが第２図の除算器42からの商に最上位３ビット
として付加され、26゜の角度についての、バス57におけ
る特定の２進の商が10000であると仮定する。符号ビッ
トが付加されると、合成の商は、00010000である。メモ
リ・アドレス・ロケーション00010000にプログラムされ
ている補正因子は、26゜の角度を有する瞬時クロミナン
ス・ベクトルについての補正因子に対応する。セクター
２における同一の商（57）については、合成アドレス
は、角度90゜−26゜＝64゜に対応する00110000である。
メモリ・アドレス・ロケーション00110000にプログラム
されている補正因子は、64゜の角度を有するクロミナン
ス・ベクトルについての補正因子に対応する。補正因子
が正のＩ軸に対して対称であれば、Ｑの符号ビットが合
成アドレスから除去され、それによってメモリの大きさ
が半分になることに注目されたい。また、一定範囲の角
度、例えば、±90゜について補正因子が必要であれば、
メモリ・アドレスのデコーディング構造は、セクター3,
4,5および６について定められるアドレス・コードの最
上位３ビットについては“補正なし”の不足値を出力す
るように構成することができる。

本出願においては、メモリは、アドレス・コードワード
に対して２つの補正因子（sinΔφおよびcosΔφ）を出
力するようにプログラムされている。一方が正弦関数に
対応する補正因子を発生し、他方が余弦関数に対応する
補正因子を発生する並列メモリを設けてもよいことが分
るだろう。あるいはまた、メモリは、例えば、正弦補正
因子のみを発生させるために使い、正弦値から余弦因子
を発生させるために正弦−余弦変換器を使うように構成
することもできる。±90゜の範囲の自動肌色補正因子si
nΔφおよびcosΔφに対する一例としての変換数Δφは
次のように定義される。

Δφ＝Ksin2θ ０゜＜θ＜90゜および −90゜＜θ＜０゜ Δφ＝０ 90゜＜θ＜270゜ ここで、Ｋは定数であり、θはＩ軸に対するクロミナン
スの角度である。この関数により、±45゜において最も
大きな角度補正が行なわれ、±90゜および０゜において
０に近づく補正が行なわれる。

第２図において、符号ビットは、メモリ要素45に供給さ
れる前にデコードされる。ラッチ34および36からのＩお
よびＱサンプルの符号ビットおよび減算器38からの符号
ビット（Sgn）は、これらの符号ビットとバス57上に発
生される対応の商と適当に時間合わせするために遅延要
素40に供給される。遅延された符号ビットは、例えば、
バス57に付加される２ビットのコードを発生するデコー
ダ41に供給される。デコーダ41は、マルチプレクサ44の
制御入力端子に供給される制御信号を発生する。商およ
び２ビットのコードワードの組み合わせが、マルチプレ
クサ44の第１入力ポートに供給され、メモリ要素45から
“補正なし”の補正因子を発生するためのソース43から
のアドレスは、マルチプレクサ44の第２入力ポートに供
給される。デコーダ41からの制御信号に応答するマルチ
プレクサ44は、メモリ要素45のアドレス入力ポートに合
成された商もしくは“補正なし”のアドレスを選択的に
供給する。

必要な色相補正が正のＩ軸について対称であって、セク
ター４および５においては補正の必要がないと仮定す
る。デコーダからの２ビット・コードは、セクター（1,
8）、（2,7）および（3,6）を定めなければならず、ま
た制御信号は、セクター1,2,3,6,7および８については
第１の状態でなければならず、セクター４および５につ
いては第２の状態でなければならない。制御信号はブー
ル式によって定められる簡単なアンド関数によって決め
られる。すなわち、制御信号＝Ｉ（▲▼）。２ビ
ット・コードは、セクター１および８、２および７、３
および６についてそれぞれ00、01および10に等しいもの
と仮定する。２ビット・コードの最下位ビットは、ブー
ル関数・（Ｉ−Ｑ）＋Ｉ・（▲▼）およびＩ・
（Ｉ−Ｑ）による２ビット・コードの最上位ビットによ
って決定することができ、ディジタル設計の分野の技術
者により組合わせ論理回路で容易に実現できるものであ
る。

０゜から360゜範囲の入力クロミナンス・フェーザーの
全ての角度について補正因子を個別に定めることが必要
な場合、商に符号ビットを付加し、デコーダ41およびマ
ルチプレクサ44を除去することによって、必要な部品の
数を減らすことができる。しかしながら、補正因子が或
る範囲の角度に依存する対称性に従うと、デコーダ41お
よびマルチプレクサ44を使い、必要とされるメモリの大
きさを減少させることにより部品数を減少させることが
できる。

次に、補正関数が正のＩ軸に対して対称であるようなシ
ステムについて考えて見る。＋Ｉ軸の右側の瞬時クロミ
ナンス・ベクトルＣは、反時計回りの回転によって補正
されなければならず、＋Ｉ軸の左側の瞬時クロミナンス
・ベクトルは、時間回りの回転によって補正されなけれ
ばならない。このような対照的な補正を実現するため
に、メモリは０゜から180゜までのクロミナンス角に対
しての補正因子を有するようにプログラムされる。Ｉの
符号ビットおよび（Ｉ−Ｑ）の符号ビットは、除算器42
からの商に付加され、メモリのアドレス入力ポートに直
接供給される。第4A図および第4B図から、Ｑの符号ビッ
トはメモリ・アドレスの一部として含ませる必要のない
ことが分るだろう。例示的な組合わせ論理回路56は、２
の補数化回路55に供給される制御信号を発生する。この
制御信号により、I,Qサンプル（Ｈ）の極性が適当に反
転されたり、あるいは２の補数化が行なわれ、ベクトル
回転の所望の方向が与えられる。第３図を参照すると、
（１）式および（２）式は、セクター1,2,3および４に
おいて反時計回りの回転を発生させるために補数化され
なければならないシーケンスＨのサンプルI_iを示す。適
当なI_iサンプルは、Ｑサンプルが正の時、期間T2および
T6の間に発生する。

反対に時計回りの補正は、Q_iサンプルが負であるセクタ
ー5,6,7および８で必要である。時計回りの補正に関し
て、期間T1およびT5の間に発生するQ_iサンプルは補数化
されなければならない。従って、適当に時間制御された
タイミング・パルスがQ_iの符号ビットと合成されると、
制御信号が発生され、これによって要素55は、（１）式
および（２）式で定められる積の所望の和を発生させる
ために、必要なサンプルを選択的に補数化する。時間期
間T_iは、アナログ・ディジタルのサンプリング・クロッ
クによって定められる。

このサンプリング・クロックから、通常の方法で４つの
位相クロッキング信号を発生させる方法が分る。各位相
は期間T_iに等しいパルス幅を有し、４番目のサンプル毎
に繰り返えす。クロック位相φ１がサンプル期間T1の間
に１パルスを発生するものと仮定する。次に続くφ１の
パルスは、サンプル期間T5,T9等の間に発生する。同様
にクロック位相φ２は、サンプル期間T2,T6,T10で発生
する。回路56では、クロック位相φ１と、ラッチ36から
の適当に遅延されたQ_iサンプルの符号ビットの論理積が
とられ、またQ_iサンプルの符号ビットの補数とクロック
位相φ２との論理積がとられる。論理積演算からの出力
信号は、論理オアゲートで合成され、制御信号を発生す
る。この制御信号が要素55に供給されると、要素55は対
称的なベクトル回転を実行する。

クロミナンス・フェーザーを＋Ｉ軸について対称に補正
する場合、補正因子は、通常、補正されたＱサンプルが
符号を変えないように選択される。また、補正因子は、
正弦および余弦に対応するから、１より小さい値を有す
る。処理用ハードウェアは、２進小数点（すなわち、小
数点と同等なもの）を含むことができないから、メモリ
内にプログラムされた補正因子は、本質的に2^Pが掛けら
れる。ここで、Ｐは補正因子を定めるために使われるビ
ット数である。従って、乗算器は、Ｐ×Ｒのビットの乗
算器である。ここで、ＰおよびＲは、補正因子およびI,
Qサンプルをそれぞれ定めるビット数である。補正因子
に掛けられる2^Pの因子を補償するために、乗算器51の出
力は2^Pで割られ、例えば、出力サンプルはＰビット位置
だけ右にシフトされる。この割り算は回路要素52で実行
される。

しかしながら、貯えられた補正値が２の補数による７ビ
ットの２進数ならば、実現される正の最大値は、実際に
は2^P−１（10進数で127）であることに注意されたい。
これは、“1"すなわち、cos0゜もしくはsin90゜の補正
因子に対応する。しかしながら、2⁷で割ると、その答は
127/128≠１であり、1/128の値だけ誤差が生ずる。この
誤差それ自体は問題にならないが、このような誤差がシ
ステム内のどこかで発生される誤差と頻繁に累積され、
全体の誤差を発生するようなディジタルのシステムにお
いては問題となる。しかしながら、７ビットの数で表わ
される負の最大値は、−１の補正因子に対応する128（1
0進数）である。負の128を2⁷で割ると|1|の値となり、
誤差がない。従って、補正因子が全て同じ極性の場合に
は、メモリに負の補正因子を貯えることが有利である。

第２図のメモリ要素45内に、正の値の代りに負の補正因
子が貯えられると、負の値は残りの回路において考慮さ
れなければならない。これは、要素52によって示される
ように、乗算器51によって発生される積を２の補数化す
ることによって行なわれる。第２の方法は、乗算器51に
よって発生される適当な積が正もしくは負となるよう
に、マルチプレクサ47からの必要なI_i,Q_iサンプルを補
数化する制御信号を発生する回路56を設計することであ
る。先に説明した回路56について言えば、要素56のオア
ゲートの出力を反転回路59によって反転させることが必
要である。

第５図は、第２図の回路に組み込まれるパイプライン接
続の除算回路である。要素39′は第２図の要素39に対応
する。第５図において、I,Qの大きさサンプルはスイッ
チング回路39に供給される。回路39は、符号信号（Sg
n）の制御の下に、サンプルの中の小さい方を段１（6
4）の被除数入力ポートに供給し、サンプルの中の大き
い方を除数入力ポートに供給する。除算回路の各段64−
66は、供給された被除数から除数を引くという減算を実
行する。差の符号ビットは部分商を形成する場合に使わ
れる。各段が部分商に１ビットずつ寄与する。除数は、
サンプルの周波数で段から段に移動する。引除数は、連
続する各減算により、順次下位ビット位置に関連する部
分商が発生するように、各段毎に１ビット左の方にシフ
トされる。段Ｎで発生する商は、Ｎビット長で、出力バ
ス67で利用される。

第６図は、パイプライン接続の除算回路のｍ番目の段を
示す。この段は、クロック信号C_Lによりサンプル周波数
に同期したラッチ回路70から成る。ラッチ回路70は、前
段から（ｍ−１）ビットの部分商、前段からの被除数の
値および前段からの除数の値を貯える。段ｍのラッチの
入力に供給される被除数および除数のビット数およびｍ
番目の段からの被除数および除数出力のビット数は同じ
ままである。また、除数の値は、入力から段の除数_ｍ出
力に変えられないまま送られる。

ラッチ70からの被除数は、ハード・ワイヤード構成で、
左シフトのビット・シフターであり、その出力は被減数
として減算回路73に供給される２倍の除算器72に供給さ
れる。２倍の乗算器72からの出力サンプルの中から最上
位ビットを除いたものは、マルチプレクサ76の第１の入
力に供給される。ラッチ70からの除数サンプルは、減数
として減算回路73に、また、その段の除数_ｍ出力ポート
に供給される。減算回路からの、符号ビットより小さい
差の値は、MUX76の第２入力ポートに供給され、符号ビ
ットは、MUX76の制御入力端子Ｃに供給される。

減算回路からの負の差については、符号ビットは論理１
であり、MUX76は、それに応答して２倍の乗算器からの
最上位ビットより小さい被除数の値を段の被除数出力ポ
ートに供給する。正の差については、符号ビットは論理
０であり、MUX76は、この信号に応答して減算回路73か
らの差の値を段ｍの被除数出力ポートに供給する。減算
回路73からの符号ビットは、符号ビット信号を反転する
反転回路75に供給される。次いで、反転された符号ビッ
トは、ラッチ70からの（ｍ−１）なる部分商に最下位ビ
ットとして付加され、その段の部分商出力ポートに供給
されるｍビットの部分商（78）を形成する。

第６図に関連して個別に説明した個々の除算回路段を縦
続接続した場合の動作は以下の通りである。連続する各
段における各要素72において、被除数に２を掛けること
により、被除数の値が１ディジット、基数２だけ増加
し、それから除数が引かれる。段毎に実行される減算に
より、累積被除数が除数よりも大きくなり、正の差が発
生するまで負の差を発生する。最初の正の差を発生する
ために必要な減算の数によって商の最上位ビットは零で
なくなる。最初の正の差の値は、以下に続く段の被除数
となり、減算による割り算が同様な方法でその差につい
て実行される。

第７図は、一例として、４ビットのコードワードで、２
進の２を２進の14で割るために、６つの縦続段を有する
割り算回路の各段で発生される２進値を示す。第１段に
供給される被除数および除数は、それぞれ２進の２およ
び14である。第６番目の段による商出力は001001で、も
し小数点が一番左の零の左側であると仮定すると、0.14
06に等しく、ほぼ2/14＝0.1428に等しい。もし小数点が
一番右の桁の右側であると仮定すると、商は（2/14）×
2⁶に等しい。第７図の２進値は、差の欄を除いて全て正
の値である。差の欄の値は、２の補数形式のものであり
一番左のビットが符号ビットである。

【図面の簡単な説明】

第１図は、色相補正回路を含んでいるディジタル・テレ
ビジョン受像機のブロック図である。 第２図は、本発明を具体化する自動色相補正装置の論理
略図である。 第３図は、第２図の回路の各箇所で発生するサンプルの
値を示すサンプルのタイミング図である。 第4A図および第4B図は、ＩおよびＱのカラー混合信号に
関してクロミナンス・ベクトルを示すフェーザー線図お
よび各セクターにおける論理値を示すものである。 第５図および第６図は、第２図の装置に使われるパイプ
ライン接続の割り算回路のブロック図および論理略図で
ある。 第７図は、２を14で割る例について、第６図に示される
形式の６段のパイプライン接続の割り算回路の各段で発
生する値を示すものである。 10……アンテナ、14……アナログ・ディジタル（A/D）
変換器、34……ラッチ、35……絶対値回路、36……ラッ
チ、37……絶対値回路、38……減算回路、39……スイッ
チング回路、40……遅延要素、41……デコーダ、42……
除算器、44……マルチプレクサ、45……メモリ要素、4
6,47……マルチプレクサ、48……遅延要素、51……乗算
器、52……２の補数による除算器、53……加算器、54…
…ラッチ、55……２の補数化回路、56……組合わせ論理
回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド ヘンリー ウイリス アメリカ合衆国インデイアナ州インデイア ナポリス イースト・セブンテイフオー ス・プレース5175 (56)参考文献 特開 昭57−63985（ＪＰ，Ａ) 特開 昭55−154891（ＪＰ，Ａ) 特開 昭57−38092（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】２進のサンプル・データであって、ベクト
   ル和が色相情報を含んでおり、直角関係にある第１およ
   び第２のカラー混合信号の信号源を含んでいるディジタ
   ル・テレビジョン受像機において、ベクトルの回転によ
   り色相を補正するための装置であって、 前記第１および第２のカラー混合信号の大きさに応答
   し、大きい方のカラー混合信号で小さい方のカラー混合
   信号を割った値に対応する正接を表わし、０゜から45゜
   の範囲の角度の正接に対応するサンプル値を発生する手
   段と、 前記第１および第２のカラー混合信号の極性および大小
   関係に応答し、０゜から45゜の範囲の前記正接の値を、
   少なくとも０゜から90゜の範囲の角度に対応する正接の
   値に転置する手段と、 少なくとも０゜から90゜の範囲の角度に対応する正接の
   値に応答し、それらの値が所望のベクトル回転に等しい
   角度の正弦および余弦に対応する色相補正因子（sinΔ
   φ,cosΔφ）を発生する手段と、 前記色相補正因子と前記信号源からの第１および第２の
   カラー混合信号に応答し、前記第１および第２のカラー
   混合信号に前記色相補正因子を掛けた積（Ｋ）を発生す
   る手段と、 前記積を合成し、 S₁′＝S₁cosΔφ±S₂sinΔφ （１） 上記（１）式および（２）式（但し、S₁およびS₂は、そ
   れぞれ前記第１および第２のカラー混合信号のサンプル
   に対応し、S₁′およびS₂′は、色相の補正された第１お
   よび第２のカラー混合信号に対応し、Δφは、ベクトル
   和が効果的に回転される補正角に対応する。）で表わさ
   れる和を発生する手段とを含んでいる、前記色相を補正
   するための装置。
2. 【請求項２】２進のサンプル・データであって、ベクト
   ル和が色相情報を含んでおり、直角関係にある第１およ
   び第２のカラー混合信号の信号源を含んでいるディジタ
   ル・テレビジョン受像機において、ベクトルの回転によ
   り色相を補正するための装置であって、 前記第１および第２のカラー混合信号の大きさに応答
   し、小さい方のカラー混合信号で大きい方のカラー混合
   信号を割った値に対応する余接を表わし、０゜から45゜
   の範囲の角度の余接に対応するサンプル値を発生する手
   段と、 前記第１および第２のカラー混合信号の極性および大小
   関係に応答し、０゜から45゜の範囲の前記余接の値を、
   少なくとも０゜から90゜の範囲の角度に対応する余接の
   値に転置する手段と、 少なくとも０゜から90゜の範囲の角度に対応する余接の
   値に応答し、それらの値が所望のベクトル回転に等しい
   角度の正弦および余弦に対応する色相補正因子（sinΔ
   φ,cosΔφ）を発生する手段と、 前記色相補正因子と前記信号源からの第１および第２の
   カラー混合信号に応答し、前記第１および第２のカラー
   混合信号に前記色相補正因子を掛けた積（Ｋ）を発生す
   る手段と、 前記積を合成し、 S₁′＝S₁cosΔφ±S₂sinΔφ （１） 上記（１）式および（２）式（但し、S₁およびS₂は、そ
   れぞれ前記第１および第２のカラー混合信号のサンプル
   に対応し、S₁′およびS₂′は、色相の補正された第１お
   よび第２のカラー混合信号に対応し、Δφは、ベクトル
   和が効果的に回転される補正角に対応する。）で表わさ
   れる和を発生する手段とを含んでいる、前記色相を補正
   するための装置。