JPH07112126B2 - アンテナ制御用データ転送装置 - Google Patents
アンテナ制御用データ転送装置Info
- Publication number
- JPH07112126B2 JPH07112126B2 JP1144737A JP14473789A JPH07112126B2 JP H07112126 B2 JPH07112126 B2 JP H07112126B2 JP 1144737 A JP1144737 A JP 1144737A JP 14473789 A JP14473789 A JP 14473789A JP H07112126 B2 JPH07112126 B2 JP H07112126B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- phase shifter
- clock
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
- H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
- H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
- H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
- H01Q3/38—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters the phase-shifters being digital
- H01Q3/385—Scan control logics
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアンテナの移相器を制御する移相器制御回路
に，データを転送するアンテナ制御用データ転送装置に
関するものである。
に，データを転送するアンテナ制御用データ転送装置に
関するものである。
第20図は従来のアンテナ制御用データ転送装置の構成図
である。図において，（1a）〜（1d）は，電磁波を送信
または，受信するアンテナ開口，（2a）〜（2d）は，ア
ンテナ開口（1a）〜（1d）からの電磁波の送信と受信を
切り換える送・受切換回路，（３）は，送・受切換回路
（2a）〜（2d）に送・受切換信号を伝える送・受切換信
号ライン，（4a）〜（4d）は，アンテナ開口（1a）〜
（1d）より送信または受信する電磁波の位相を変化させ
る移相器，（5a）〜（5d）は，移相器（4a）〜（4d）に
よって変化させる電磁波の位相の変化量を制御する移相
器制御回路，（14）は各移相器制御回路（5a）〜（5d）
に，移相器（4a）〜（4d）を制御するためのデータを転
送するデータライン，（15）は，各移相器制御回路（5
a）〜（5d）が，データライン（14）からのデータをラ
ッチしたり，処理を行う場合のトリガになるクロックを
伝えるクロックライン，（16）は，各移相器制御回路
（5a）〜（5d）をリセットするためのリセット信号を伝
えるリセットライン，（29a），（29b）は，同じＸの並
びにある移相器制御回路（5a）〜（5d）に共通に接続さ
れるＸイネーブルライン，（30a）〜（30C）は同じＹの
並びにある移相器制御回路（5a）〜（5d）に共通に接続
されるＹイネーブルラインである。
である。図において，（1a）〜（1d）は，電磁波を送信
または，受信するアンテナ開口，（2a）〜（2d）は，ア
ンテナ開口（1a）〜（1d）からの電磁波の送信と受信を
切り換える送・受切換回路，（３）は，送・受切換回路
（2a）〜（2d）に送・受切換信号を伝える送・受切換信
号ライン，（4a）〜（4d）は，アンテナ開口（1a）〜
（1d）より送信または受信する電磁波の位相を変化させ
る移相器，（5a）〜（5d）は，移相器（4a）〜（4d）に
よって変化させる電磁波の位相の変化量を制御する移相
器制御回路，（14）は各移相器制御回路（5a）〜（5d）
に，移相器（4a）〜（4d）を制御するためのデータを転
送するデータライン，（15）は，各移相器制御回路（5
a）〜（5d）が，データライン（14）からのデータをラ
ッチしたり，処理を行う場合のトリガになるクロックを
伝えるクロックライン，（16）は，各移相器制御回路
（5a）〜（5d）をリセットするためのリセット信号を伝
えるリセットライン，（29a），（29b）は，同じＸの並
びにある移相器制御回路（5a）〜（5d）に共通に接続さ
れるＸイネーブルライン，（30a）〜（30C）は同じＹの
並びにある移相器制御回路（5a）〜（5d）に共通に接続
されるＹイネーブルラインである。
第21図は，従来のアンテナ制御用データ転送装置の移相
器制御回路（5a）〜（5d）の内部構成図である。（６）
は，移相器（4a）〜（4d）によって変化させる電磁波の
位相の変化つまり位相データを保持する位相データ保持
回路，（７）はデータライン（14）からのデータに従い
処理を行う信号処理回路，（９）は各移相器制御回路
（5a）〜（5d）に対応するアンテナ開口（1a）〜（1d）
の座標を保持する座標保持回路，（10）は，信号処理回
路（７）が，データライン（14）からのデータに従い，
電磁波の位相の変化量を計算する時に使用する位相係数
を保持する位相係数保持回路，（11）は各アンテナ開口
（1a）〜（1d）の電磁波の伝送系の電気長のバラツキ等
による計算値との誤差を補正するための補正データを保
持する補正データ保持回路である。
器制御回路（5a）〜（5d）の内部構成図である。（６）
は，移相器（4a）〜（4d）によって変化させる電磁波の
位相の変化つまり位相データを保持する位相データ保持
回路，（７）はデータライン（14）からのデータに従い
処理を行う信号処理回路，（９）は各移相器制御回路
（5a）〜（5d）に対応するアンテナ開口（1a）〜（1d）
の座標を保持する座標保持回路，（10）は，信号処理回
路（７）が，データライン（14）からのデータに従い，
電磁波の位相の変化量を計算する時に使用する位相係数
を保持する位相係数保持回路，（11）は各アンテナ開口
（1a）〜（1d）の電磁波の伝送系の電気長のバラツキ等
による計算値との誤差を補正するための補正データを保
持する補正データ保持回路である。
次に動作について説明する。各アンテナ開口（1a）〜
（1d）から送信または受信する電磁波の位相を（１）式
の通り変化させることにより，アンテナ開口（1a）〜
（1d）全体から送信または受信する電磁波のビームを所
望の方向に向けることができる。
（1d）から送信または受信する電磁波の位相を（１）式
の通り変化させることにより，アンテナ開口（1a）〜
（1d）全体から送信または受信する電磁波のビームを所
望の方向に向けることができる。
ここでｎ＝a,b,c,dであり、φｎはアンテナ開口（1n）
から送信または受信する電磁波の位相の変化量つまり位
相データを示す。
から送信または受信する電磁波の位相の変化量つまり位
相データを示す。
アンテナ開口（1n）の位置ベクトルであり，この の各成分がアンテナ開口（1n）の座標である。そして， は所望のビーム方向の単位方向ベクトルであり， の内積を示す。またｋは電磁波の周波数によって決まる
位相係数であり,Cnはアンテナ開口（1n）の電磁波の伝
送系の電気長のバラツキ等による計算値との誤差を補正
するための補正データである。
位相係数であり,Cnはアンテナ開口（1n）の電磁波の伝
送系の電気長のバラツキ等による計算値との誤差を補正
するための補正データである。
そして，電磁波を任意の所望のビーム方向に向けるため
には，各移相器制御回路（5a）〜（5d）に，所望のビー
ム方向の単位方向ベクトル の各成分をデータとして，データライン（14）により転
送する。それを入力した各移相器制御回路（5a）〜（5
d）では，内部の信号処理回路（７）が，上記入力した
所望のビーム方向の単位方向ベクトル の各成分と，座標保持回路（９）からの各アンテナ開口
（1a）〜（1d）の座標つまり各アンテナ開口（1a）〜
（1d）の位置ベクトル の各成分と，位相係数保持回路（10）からの位相係数ｋ
と，補正データ保持回路（11）からの各アンテナ開口
（1a）〜（1d）の電磁波の伝送系の電気長のバラツキ等
による計算値との誤差を補正する補正データから（１）
式に従って，電磁波の位相の変化量つまり位相データを
計算し，この位相データを位相データ保持回路（６）へ
伝える。位相データ保持回路（６）は，信号処理回路
（７）から伝えられた位相データを保持するとともに，
移相器（4a）〜（4d）へ伝える。そして，移相器（4a）
〜（4d）が，この位相データに従って動作し，各アンテ
ナ開口（1a）〜（1d）から送信または受信する電磁波の
位相を位相データ通りに変化させる。
には，各移相器制御回路（5a）〜（5d）に，所望のビー
ム方向の単位方向ベクトル の各成分をデータとして，データライン（14）により転
送する。それを入力した各移相器制御回路（5a）〜（5
d）では，内部の信号処理回路（７）が，上記入力した
所望のビーム方向の単位方向ベクトル の各成分と，座標保持回路（９）からの各アンテナ開口
（1a）〜（1d）の座標つまり各アンテナ開口（1a）〜
（1d）の位置ベクトル の各成分と，位相係数保持回路（10）からの位相係数ｋ
と，補正データ保持回路（11）からの各アンテナ開口
（1a）〜（1d）の電磁波の伝送系の電気長のバラツキ等
による計算値との誤差を補正する補正データから（１）
式に従って，電磁波の位相の変化量つまり位相データを
計算し，この位相データを位相データ保持回路（６）へ
伝える。位相データ保持回路（６）は，信号処理回路
（７）から伝えられた位相データを保持するとともに，
移相器（4a）〜（4d）へ伝える。そして，移相器（4a）
〜（4d）が，この位相データに従って動作し，各アンテ
ナ開口（1a）〜（1d）から送信または受信する電磁波の
位相を位相データ通りに変化させる。
このように各移相器制御回路（5a）〜（5d）に所望のビ
ーム方向の単位方向ベクトル の各成分をデータとして転送すれば，各移相器制御回路
（5a）〜（5d）の内部の信号処理回路（７）により
（１）式に従って，各アンテナ開口（1a）〜（1d）から
送信または受信する電磁波の位相の変化量つまり位相デ
ータが計算され，位相データ保持回路（６）を介して移
相器（4a）〜（4d）へ伝えられるので，各アンテナ開口
（1a）〜（1d）に対応する移相器（4a）〜（4d）によっ
て各アンテナ開口（1a）〜（1d）から送信または受信す
る電磁波の位相が（１）式通りに変化する。従ってアン
テナ開口（1a）〜（1d）全体から送信または受信する電
磁波のビームは所望のビーム方向を向くのである。
ーム方向の単位方向ベクトル の各成分をデータとして転送すれば，各移相器制御回路
（5a）〜（5d）の内部の信号処理回路（７）により
（１）式に従って，各アンテナ開口（1a）〜（1d）から
送信または受信する電磁波の位相の変化量つまり位相デ
ータが計算され，位相データ保持回路（６）を介して移
相器（4a）〜（4d）へ伝えられるので，各アンテナ開口
（1a）〜（1d）に対応する移相器（4a）〜（4d）によっ
て各アンテナ開口（1a）〜（1d）から送信または受信す
る電磁波の位相が（１）式通りに変化する。従ってアン
テナ開口（1a）〜（1d）全体から送信または受信する電
磁波のビームは所望のビーム方向を向くのである。
ところで，各移相器制御回路（5a）〜（5d）がデータを
入力するのは，各移相器制御回路（5a）〜（5d）に接続
される,Xイネーブルライン（29a），（29b）とＹイネー
ブルライン（30a），（30b）に，両方同時にＸイネーブ
ル信号と,Yイネーブル信号が供給された場合のみであ
る。従って，所望のビーム方向の単位方向ベクトル の各成分のようにすべての移相器制御回路（5a）〜（5
d）に共通なデータを転送する場合には，すべてのＸイ
ネーブルライン（29a），（29b）にＸイネーブル信号
を，すべてのＹイネーブルライン（30a），（30b）にＹ
イネーブル信号を供給した状態で上記データを転送すれ
ばよい。それに対し，初期状態時等に，各アンテナ開口
（1a）〜（1d）の座標や各アンテナ開口（1a）〜（1d）
に対応する補正データ各移相器制御回路（5a）〜（5d）
内部の座標保持回路（９）や補正データ保持回路（11）
に保持するためなどの様に各移相器制御回路（5a）〜
（5d）に個別のデータを転送する場合には，例えば移相
器制御回路（5a）のみにデータを転送する場合,Xイネー
ブルライン（29a）のみにＸイネーブル信号をＹイネー
ブルライン（30a）のみにＹイネーブル信号を供給す
る，つまり，データを転送する移相器制御回路（5a）〜
（5d）に接続されるＸイネーブルライン（29a），（29
b）とＹイネーブルライン（30a），（30b）にのみＸイ
ネーブル信号とＹイネーブル信号を供給した状態でデー
タを転送すればよい。
入力するのは，各移相器制御回路（5a）〜（5d）に接続
される,Xイネーブルライン（29a），（29b）とＹイネー
ブルライン（30a），（30b）に，両方同時にＸイネーブ
ル信号と,Yイネーブル信号が供給された場合のみであ
る。従って，所望のビーム方向の単位方向ベクトル の各成分のようにすべての移相器制御回路（5a）〜（5
d）に共通なデータを転送する場合には，すべてのＸイ
ネーブルライン（29a），（29b）にＸイネーブル信号
を，すべてのＹイネーブルライン（30a），（30b）にＹ
イネーブル信号を供給した状態で上記データを転送すれ
ばよい。それに対し，初期状態時等に，各アンテナ開口
（1a）〜（1d）の座標や各アンテナ開口（1a）〜（1d）
に対応する補正データ各移相器制御回路（5a）〜（5d）
内部の座標保持回路（９）や補正データ保持回路（11）
に保持するためなどの様に各移相器制御回路（5a）〜
（5d）に個別のデータを転送する場合には，例えば移相
器制御回路（5a）のみにデータを転送する場合,Xイネー
ブルライン（29a）のみにＸイネーブル信号をＹイネー
ブルライン（30a）のみにＹイネーブル信号を供給す
る，つまり，データを転送する移相器制御回路（5a）〜
（5d）に接続されるＸイネーブルライン（29a），（29
b）とＹイネーブルライン（30a），（30b）にのみＸイ
ネーブル信号とＹイネーブル信号を供給した状態でデー
タを転送すればよい。
上記のように，従来のアンテナ制御用データ転送装置で
は，各移相器制御回路（5a）〜（5d）にデータを転送す
る際に,Xイネーブルライン（29a），（29b）とＹイネー
ブルライン（30a），（30b）を用いるので，アンテナ開
口（1a）〜（1d）の数が増加するとこのＸイネーブルラ
イン（29a），（29b）とＹイネーブルライン（30a），
（30b）の数も増加してしまう。
は，各移相器制御回路（5a）〜（5d）にデータを転送す
る際に,Xイネーブルライン（29a），（29b）とＹイネー
ブルライン（30a），（30b）を用いるので，アンテナ開
口（1a）〜（1d）の数が増加するとこのＸイネーブルラ
イン（29a），（29b）とＹイネーブルライン（30a），
（30b）の数も増加してしまう。
さらに，データライン（14）も各移相器制御回路（5a）
〜（5d）に共通に接続されているので、アンテナ開口
（1a）〜（1d）の数がアンテナ制御用データ転送装置の
外部のデータ供給回路の最大接続数を越える場合には，
その最大接続を越えないように，データライン（14）の
数を増やす必要がある。同様のことがＸイネーブルライ
ン（29a），（29b）,Yイネーブルライン（30a），（30
b）にもあてはまる。従ってアンテナ開口（1a）〜（1
d）の数が増加すればするほど,Xイネーブルライン（29
a），（29b）とＹイネーブルライン（30a），（30b）と
データライン（14）の数が増加してしまい,Xイネーブル
ライン（29a），（29b）とＹイネーブルライン（30
a），（30b）と，データライン14に対応するアンテナ制
御用データ転送装置の外部との接続量が増加してしまう
という課題があった。
〜（5d）に共通に接続されているので、アンテナ開口
（1a）〜（1d）の数がアンテナ制御用データ転送装置の
外部のデータ供給回路の最大接続数を越える場合には，
その最大接続を越えないように，データライン（14）の
数を増やす必要がある。同様のことがＸイネーブルライ
ン（29a），（29b）,Yイネーブルライン（30a），（30
b）にもあてはまる。従ってアンテナ開口（1a）〜（1
d）の数が増加すればするほど,Xイネーブルライン（29
a），（29b）とＹイネーブルライン（30a），（30b）と
データライン（14）の数が増加してしまい,Xイネーブル
ライン（29a），（29b）とＹイネーブルライン（30
a），（30b）と，データライン14に対応するアンテナ制
御用データ転送装置の外部との接続量が増加してしまう
という課題があった。
この発明は，上記のような課題を解消するためになされ
たもので，アンテナ開口（1a）〜（1d）の数が増加して
も,Xイネーブルライン（29a），（29b）とＹイネーブル
ライン（30a），（30b）に対応するアンテナ制御用デー
タ転送装置の外部との接続を削除でき，データライン
（14）に対応するアンテナ制御用データ転送装置の外部
との接続量を一定に保つことができるアンテナ制御用デ
ータ転送装置を得ることを目的とする。
たもので，アンテナ開口（1a）〜（1d）の数が増加して
も,Xイネーブルライン（29a），（29b）とＹイネーブル
ライン（30a），（30b）に対応するアンテナ制御用デー
タ転送装置の外部との接続を削除でき，データライン
（14）に対応するアンテナ制御用データ転送装置の外部
との接続量を一定に保つことができるアンテナ制御用デ
ータ転送装置を得ることを目的とする。
この発明に係るアンテナ制御用データ転送装置は，アン
テナ開口（1a）〜（1d）から，送信または受信する電磁
波の位相を変化させる移相器（4a）〜（4d）を制御する
移相器制御回路（5a）〜（5d）に，各移相器制御回路
（5a）〜（5d）を識別するためのアドレスを保持するア
ドレス保持回路と，外部からのデータを入力するデータ
入力回路と，入力されたデータに従い処理を行う信号処
理回路（７）からのデータ出力制御信号により，入力さ
れたデータを外部へ出力するか，または，出力しないか
を制御するデータ出力制御回路を備え，上記データ入力
回路のデータの出力側と，上記データ出力制御回路のデ
ータの入力側を直接接続し，さらに，上記複数個の移相
器制御回路（5a）〜（5d）の接続を１個の移相器制御回
路（5a）〜（5d）と，次の移相器制御回路（5a）〜（5
d）をデータライン（14）で接続し，これを順次繰り返
したものである。
テナ開口（1a）〜（1d）から，送信または受信する電磁
波の位相を変化させる移相器（4a）〜（4d）を制御する
移相器制御回路（5a）〜（5d）に，各移相器制御回路
（5a）〜（5d）を識別するためのアドレスを保持するア
ドレス保持回路と，外部からのデータを入力するデータ
入力回路と，入力されたデータに従い処理を行う信号処
理回路（７）からのデータ出力制御信号により，入力さ
れたデータを外部へ出力するか，または，出力しないか
を制御するデータ出力制御回路を備え，上記データ入力
回路のデータの出力側と，上記データ出力制御回路のデ
ータの入力側を直接接続し，さらに，上記複数個の移相
器制御回路（5a）〜（5d）の接続を１個の移相器制御回
路（5a）〜（5d）と，次の移相器制御回路（5a）〜（5
d）をデータライン（14）で接続し，これを順次繰り返
したものである。
この発明においては，移相器制御回路（5a）〜（5d）内
容に各移相器制御回路（5a）〜（5d）を識別するための
アドレスを保持するアドレス保持回路と外部からのデー
タを入力するデータ入力回路と入力されたデータに従い
処理を行う信号処理回路（７）からのデータ出力制御信
号により，入力されたデータを外部へ出力するか，また
は，出力しないかを制御するデータ出力制御回路を備
え，上記データ入力回路のデータの出力側と上記データ
出力制御回路のデータの入力側を直接接続したので，ア
ドレス保持回路に，各移相器制御回路（5a）〜（5d）を
識別するためのアドレスの他に，すべての移相器制御回
路（5a）〜（5d）に共通なアドレスを保持させ，データ
にアドレスを付加することにより各移相器制御回路（5
a）〜（5d）の内部の信号処理回路（７）で，アドレス
保持回路の保持しているアドレスとデータに付加された
アドレスが一致した場合のみ処理を行えばよいので，従
来のアンテナ制御用データ転送装置のＸイネーブルライ
ン（29a），（29b）とＹイネーブルライン（30a），（3
0b）を削除することができる。さらに，複数個の移相器
制御回路（5a）〜（5d）の接続を,1個の移相器制御回路
（5a）〜（5d）と，次の移相器制御回路（5a）〜（5d）
をデータライン（14）で接続し，これを順次繰り返し接
続したので，アンテナ開口（1a）〜（1d）の数が増加
し，移相器制御回路（5a）〜（5d）の数が増加しても，
移相器制御回路（5a）〜（5d）間の接続は増加するが，
データライン（14）に対応するアンテナ制御用データ転
送装置の外部との接続量は変化しない。
容に各移相器制御回路（5a）〜（5d）を識別するための
アドレスを保持するアドレス保持回路と外部からのデー
タを入力するデータ入力回路と入力されたデータに従い
処理を行う信号処理回路（７）からのデータ出力制御信
号により，入力されたデータを外部へ出力するか，また
は，出力しないかを制御するデータ出力制御回路を備
え，上記データ入力回路のデータの出力側と上記データ
出力制御回路のデータの入力側を直接接続したので，ア
ドレス保持回路に，各移相器制御回路（5a）〜（5d）を
識別するためのアドレスの他に，すべての移相器制御回
路（5a）〜（5d）に共通なアドレスを保持させ，データ
にアドレスを付加することにより各移相器制御回路（5
a）〜（5d）の内部の信号処理回路（７）で，アドレス
保持回路の保持しているアドレスとデータに付加された
アドレスが一致した場合のみ処理を行えばよいので，従
来のアンテナ制御用データ転送装置のＸイネーブルライ
ン（29a），（29b）とＹイネーブルライン（30a），（3
0b）を削除することができる。さらに，複数個の移相器
制御回路（5a）〜（5d）の接続を,1個の移相器制御回路
（5a）〜（5d）と，次の移相器制御回路（5a）〜（5d）
をデータライン（14）で接続し，これを順次繰り返し接
続したので，アンテナ開口（1a）〜（1d）の数が増加
し，移相器制御回路（5a）〜（5d）の数が増加しても，
移相器制御回路（5a）〜（5d）間の接続は増加するが，
データライン（14）に対応するアンテナ制御用データ転
送装置の外部との接続量は変化しない。
従って，アンテナ開口（1a）〜（1d）の数が増加して
も,Xイネーブルライン（29a），（29b）とＹイネーブル
ライン（30a），（30b）に対応するアンテナ制御用デー
タ転送装置の外部との接続を削除でき，データライン
（14）に対応するアンテナ制御用データ転送装置の外部
との接続量を一定に保つことができる。
も,Xイネーブルライン（29a），（29b）とＹイネーブル
ライン（30a），（30b）に対応するアンテナ制御用デー
タ転送装置の外部との接続を削除でき，データライン
（14）に対応するアンテナ制御用データ転送装置の外部
との接続量を一定に保つことができる。
第１図は，この発明の一実施例である。図において，
（1a）〜（1d）は電磁波を送信または受信するアンテナ
開口，（2a）〜（2d）はアンテナ開口（1a）〜（1d）か
らの電磁波の送信と受信を切り換える送・受切換回路，
（３）は送・受切換回路（2a）〜（2d）に送受切換信号
を伝える送・受切換信号ライン、（4a）〜（4d）は，ア
ンテナ開口（1a）〜（1d）より送信まは受信する電磁波
の位相を変化させる移相器，（5a）〜（5d）は，移相器
（4a）〜（4d）によって変化させる電磁波の位相の変化
量を制御する移相器制御回路、（14）は各移相器制御回
路（5a）〜（5d）に移相器（4a）〜（4d）を制御するた
めのデータを転送するデータライン，（15）は各移相器
制御回路（5a）〜（5b）が，データライン（14）からの
データをラッチしたり，処理を行う場合のトリガになる
クロックを伝えるクロックライン，（16）は各移相器制
御回路（5a）〜（5d）をリセットするためのリセット信
号を伝えるリセットラインである。
（1a）〜（1d）は電磁波を送信または受信するアンテナ
開口，（2a）〜（2d）はアンテナ開口（1a）〜（1d）か
らの電磁波の送信と受信を切り換える送・受切換回路，
（３）は送・受切換回路（2a）〜（2d）に送受切換信号
を伝える送・受切換信号ライン、（4a）〜（4d）は，ア
ンテナ開口（1a）〜（1d）より送信まは受信する電磁波
の位相を変化させる移相器，（5a）〜（5d）は，移相器
（4a）〜（4d）によって変化させる電磁波の位相の変化
量を制御する移相器制御回路、（14）は各移相器制御回
路（5a）〜（5d）に移相器（4a）〜（4d）を制御するた
めのデータを転送するデータライン，（15）は各移相器
制御回路（5a）〜（5b）が，データライン（14）からの
データをラッチしたり，処理を行う場合のトリガになる
クロックを伝えるクロックライン，（16）は各移相器制
御回路（5a）〜（5d）をリセットするためのリセット信
号を伝えるリセットラインである。
第２図は，この発明の一実施例の移相器制御回路（5a）
〜（5d）の内部構成図である。（６）は移相器（4a）〜
（4d）によって変化させる電磁波の位相の変化量つまり
位相データを保持する位相データ保持回路，（７）はデ
ータライン（14）からのデータに従い処理を行う信号処
理回路，（８）は各移相器制御回路（5a）〜（5d）を識
別するためのアドレスを保持するアドレス保持回路，
（９）は各移相器制御回路（5a）〜（5d）に対応するア
ンテナ開口（1c）〜（1d）の座標を保持する座標保持回
路，（10）は信号処理回路（７）が，データライン（1
4）からのデータに従い，電磁波の位相の変化量を計算
する時に使用する位相係数を保持する位相係数保持回
路，（11）は各アンテナ開口（1a）〜（1d）の電磁波の
伝送系の電気長のバラツキ等による計算値との誤差を補
正するための補正データを保持する補正データ保持回
路，（12）はデータライン（14）により外部からデータ
を入力するデータ入力回路，（13）は信号処理回路
（７）からのデータ出力制御信号により，データ入力回
路（12）からの入力されたデータを外部へ出力するか出
力しないかを制御するデータ出力制御回路である。
〜（5d）の内部構成図である。（６）は移相器（4a）〜
（4d）によって変化させる電磁波の位相の変化量つまり
位相データを保持する位相データ保持回路，（７）はデ
ータライン（14）からのデータに従い処理を行う信号処
理回路，（８）は各移相器制御回路（5a）〜（5d）を識
別するためのアドレスを保持するアドレス保持回路，
（９）は各移相器制御回路（5a）〜（5d）に対応するア
ンテナ開口（1c）〜（1d）の座標を保持する座標保持回
路，（10）は信号処理回路（７）が，データライン（1
4）からのデータに従い，電磁波の位相の変化量を計算
する時に使用する位相係数を保持する位相係数保持回
路，（11）は各アンテナ開口（1a）〜（1d）の電磁波の
伝送系の電気長のバラツキ等による計算値との誤差を補
正するための補正データを保持する補正データ保持回
路，（12）はデータライン（14）により外部からデータ
を入力するデータ入力回路，（13）は信号処理回路
（７）からのデータ出力制御信号により，データ入力回
路（12）からの入力されたデータを外部へ出力するか出
力しないかを制御するデータ出力制御回路である。
上記のように構成されたアンテナ制御用データ転送装置
の動作について説明する。初期状態の場合，各移相器制
御回路（5a）〜（5d）に各移相器制御回路（5a）〜（5
d）を識別するためのアドレスを転送する。初期状態で
すべての移相器制御回路（5a）〜（5d）に同じデータを
転送すると，すべての移相器制御回路（5a）〜（5d）の
信号処理回路（７）が同じ処理をするので，すべての移
相器制御回路（5a）〜（5d）のアドレス保持回路（８）
に同じアドレスが保持されてしまう。従って，各移相器
制御回路（5a）〜（5d）のアドレス保持回路（８）に個
別のアドレスを保持させるためには，まず，リセットラ
イン（16）にリセット信号を供給し，各移相器制御回路
（5a）〜（5d）をリセットし，信号処理回路（７）から
のデータ出力制御信号により，データ出力制御回路（1
3）が，データを出力しない状態にする。この状態でア
ンテナ制御用データ転送装置の外部より１番のアドレス
を保持させるためのデータをデータライン（14）に供給
すれば，移相器制御回路（5a）にはデータ入力回路（1
2）を介してこの１番のアドレスを保持させるためのデ
ータが入力されるので，信号処理回路（７）の処理によ
って，移相器制御回路（5a）のアドレス保持回路（８）
に,1番のアドレスが保持される。しかし，移相器制御回
路（5a）のデータ出力制御回路（13）は，入力された１
番のアドレスを保持させるためのデータを出力しないた
め，他の移相器制御回路（5b）〜（5d）には,1番のアド
レスを保持させるためのデータは入力されない。
の動作について説明する。初期状態の場合，各移相器制
御回路（5a）〜（5d）に各移相器制御回路（5a）〜（5
d）を識別するためのアドレスを転送する。初期状態で
すべての移相器制御回路（5a）〜（5d）に同じデータを
転送すると，すべての移相器制御回路（5a）〜（5d）の
信号処理回路（７）が同じ処理をするので，すべての移
相器制御回路（5a）〜（5d）のアドレス保持回路（８）
に同じアドレスが保持されてしまう。従って，各移相器
制御回路（5a）〜（5d）のアドレス保持回路（８）に個
別のアドレスを保持させるためには，まず，リセットラ
イン（16）にリセット信号を供給し，各移相器制御回路
（5a）〜（5d）をリセットし，信号処理回路（７）から
のデータ出力制御信号により，データ出力制御回路（1
3）が，データを出力しない状態にする。この状態でア
ンテナ制御用データ転送装置の外部より１番のアドレス
を保持させるためのデータをデータライン（14）に供給
すれば，移相器制御回路（5a）にはデータ入力回路（1
2）を介してこの１番のアドレスを保持させるためのデ
ータが入力されるので，信号処理回路（７）の処理によ
って，移相器制御回路（5a）のアドレス保持回路（８）
に,1番のアドレスが保持される。しかし，移相器制御回
路（5a）のデータ出力制御回路（13）は，入力された１
番のアドレスを保持させるためのデータを出力しないた
め，他の移相器制御回路（5b）〜（5d）には,1番のアド
レスを保持させるためのデータは入力されない。
次に１番のアドレスを保持している移相器制御回路（5
a）に対し，アドレス再保持禁止のデータとデータ出力
制御信号の解除のデータを転送する。そして,2番のアド
レスを保持させるためのデータを転送すれば，移相器制
御回路（5a）に，データ入力回路（12）を介して２番の
アドレスを保持させるためのデータは入力されるが，ア
ドレス再保持禁止のデータを入力した後であるので，移
相器制御回路（5a）は２番のアドレスを保持せず１番の
アドレスを保持し続ける。また移相器制御回路（5a）が
データ出力制御信号の解除のデータを入力した後である
ので，信号処理回路（７）からのデータ出力制御信号が
解除され，データ出力制御回路（13）はデータを出力す
る状態になる。従って，移相器制御回路（5a）のデータ
入力回路（12）からデータ出力制御回路（13）へ伝えら
れる２番のアドレスを保持させるためのデータは，デー
タライン（14）を介して次の移相器制御回路（5b）に，
移相器制御回路（5b）のデータ入力回路（12）を介して
入力される。よって移相器制御回路（5b）のアドレス保
持回路（８）には,2番のアドレスが保持される。しかし
移相器制御回路（5b）には，また，データ出力制御信号
の解除のデータが転送されていないので，移相器制御回
路（5b）のデータ出力制御回路（13）から２番のアドレ
スを保持させるためのデータは出力されない。そして,2
番のアドレスを保持している移相器制御回路（5b）に対
し，アドレス再保持禁止のデータとデータ出力制御信号
の解除のデータを転送し，新たなアドレスが保持されな
いようにするとともに，データ出力制御回路（13）をデ
ータを出力する状態にする。
a）に対し，アドレス再保持禁止のデータとデータ出力
制御信号の解除のデータを転送する。そして,2番のアド
レスを保持させるためのデータを転送すれば，移相器制
御回路（5a）に，データ入力回路（12）を介して２番の
アドレスを保持させるためのデータは入力されるが，ア
ドレス再保持禁止のデータを入力した後であるので，移
相器制御回路（5a）は２番のアドレスを保持せず１番の
アドレスを保持し続ける。また移相器制御回路（5a）が
データ出力制御信号の解除のデータを入力した後である
ので，信号処理回路（７）からのデータ出力制御信号が
解除され，データ出力制御回路（13）はデータを出力す
る状態になる。従って，移相器制御回路（5a）のデータ
入力回路（12）からデータ出力制御回路（13）へ伝えら
れる２番のアドレスを保持させるためのデータは，デー
タライン（14）を介して次の移相器制御回路（5b）に，
移相器制御回路（5b）のデータ入力回路（12）を介して
入力される。よって移相器制御回路（5b）のアドレス保
持回路（８）には,2番のアドレスが保持される。しかし
移相器制御回路（5b）には，また，データ出力制御信号
の解除のデータが転送されていないので，移相器制御回
路（5b）のデータ出力制御回路（13）から２番のアドレ
スを保持させるためのデータは出力されない。そして,2
番のアドレスを保持している移相器制御回路（5b）に対
し，アドレス再保持禁止のデータとデータ出力制御信号
の解除のデータを転送し，新たなアドレスが保持されな
いようにするとともに，データ出力制御回路（13）をデ
ータを出力する状態にする。
このように，すべての移相器制御回路（5a）〜（5b）を
リセットした後に,i番（ｉ＝1,2,3,…）のアドレスを保
持させるためのデータを転送し，そして,i番のアドレス
を保持する移相器制御回路（5a）〜（5d）に対しアドレ
ス再保持禁止のデータとデータ出力制御信号の解除のデ
ータを転送することを順次繰り返せば，各移相器制御回
路（5a）〜（5d）のアドレス保持回路（８）に個別のア
ドレスを保持させることができる。また，各アンテナ開
口（1a）〜（1d）の座標や各アンテナ開口（1a）〜（1
d）に対応する補正データを，各移相器制御回路（5a）
〜（5d）内部の座標保持回路（９）や補正データ保持回
路（11）に保持するためなどの様に各移相器制御回路
（5a）〜（5d）に個別のデータを転送する場合には各個
別のデータに転送したい移相器制御回路（5a）〜（5d）
のアドレスを付加して転送すればよい。各移相器制御回
路（5a）〜（5d）では，アドレス保持回路（８）に保持
されているアドレスと転送されたデータに付加されてい
るアドレスとが一致した時のみ処理を行うからである。
リセットした後に,i番（ｉ＝1,2,3,…）のアドレスを保
持させるためのデータを転送し，そして,i番のアドレス
を保持する移相器制御回路（5a）〜（5d）に対しアドレ
ス再保持禁止のデータとデータ出力制御信号の解除のデ
ータを転送することを順次繰り返せば，各移相器制御回
路（5a）〜（5d）のアドレス保持回路（８）に個別のア
ドレスを保持させることができる。また，各アンテナ開
口（1a）〜（1d）の座標や各アンテナ開口（1a）〜（1
d）に対応する補正データを，各移相器制御回路（5a）
〜（5d）内部の座標保持回路（９）や補正データ保持回
路（11）に保持するためなどの様に各移相器制御回路
（5a）〜（5d）に個別のデータを転送する場合には各個
別のデータに転送したい移相器制御回路（5a）〜（5d）
のアドレスを付加して転送すればよい。各移相器制御回
路（5a）〜（5d）では，アドレス保持回路（８）に保持
されているアドレスと転送されたデータに付加されてい
るアドレスとが一致した時のみ処理を行うからである。
また，すべての移相器制御回路（1a）〜（1d）に共通な
データを転送する場合には，予め各移相器制御回路（5
a）〜（5d）のアドレス保持回路（８）に保持させてお
く共通アドレスを付加して，転送すればよい。
データを転送する場合には，予め各移相器制御回路（5
a）〜（5d）のアドレス保持回路（８）に保持させてお
く共通アドレスを付加して，転送すればよい。
ところで，アンテナ開口（1a）〜（1d）全体から送信ま
たは受信する電磁波のビームを所望の方向に向けるため
の動作は，所望のビーム方向の単位方向ベクトル の各成分のデータに，共通アドレスを付加して転送すれ
ば，以後の各移相器制御回路（5a）〜（5d）の動作は，
従来の装置と同一である。
たは受信する電磁波のビームを所望の方向に向けるため
の動作は，所望のビーム方向の単位方向ベクトル の各成分のデータに，共通アドレスを付加して転送すれ
ば，以後の各移相器制御回路（5a）〜（5d）の動作は，
従来の装置と同一である。
このように，アンテナ開口（1a）〜（1d）全体から送信
する電磁波のビームを所望の方向に向けるために，各移
相器制御回路（5a）〜（5d）にデータを転送する際に，
従来の装置のＸイネーブルライン（29a），（29b）とＹ
イネーブルライン（30a），（30b）を必要とせず，また
アンテナ開口（1a）〜（1d）の数の増加に対しては，各
移相器制御回路（5a）〜（5d）間の接続で対処できるの
で，アンテナ開口（1a）〜（1d）の数が増加しても,Xイ
ネーブルライン（29a）（29b）とＹイネーブルライン
（30a），（30b）に対応するアンテナ制御用データ転送
装置の外部との接続を削除でき，データライン（14）に
対応するアンテナ制御用データ転送装置の外部との接続
量を一定に保つことができる。
する電磁波のビームを所望の方向に向けるために，各移
相器制御回路（5a）〜（5d）にデータを転送する際に，
従来の装置のＸイネーブルライン（29a），（29b）とＹ
イネーブルライン（30a），（30b）を必要とせず，また
アンテナ開口（1a）〜（1d）の数の増加に対しては，各
移相器制御回路（5a）〜（5d）間の接続で対処できるの
で，アンテナ開口（1a）〜（1d）の数が増加しても,Xイ
ネーブルライン（29a）（29b）とＹイネーブルライン
（30a），（30b）に対応するアンテナ制御用データ転送
装置の外部との接続を削除でき，データライン（14）に
対応するアンテナ制御用データ転送装置の外部との接続
量を一定に保つことができる。
次に第３図のように，移相器制御回路（5a）〜（5d）の
内部に，内部クロック発生回路（17）を設けた場合につ
いて説明する。この場合，クロックライン（15）より供
給されるクロックは，クロックライン（15）の長さ的な
制約により，クロックの周波数が数MHz程度に制限され
てしまうが，内部クロック発生回路（17）で発生する内
部クロックは，その使用を移相器制御回路（5a）〜（5
d）の内部に限られるので周波数を数十MHz程度迄高める
ことができる。従って，この内部クロックを，データ入
力後の信号処理回路（７）の処理に使用すれば，信号処
理回路（７）の処理速度を上げることができるという効
果が得られる。
内部に，内部クロック発生回路（17）を設けた場合につ
いて説明する。この場合，クロックライン（15）より供
給されるクロックは，クロックライン（15）の長さ的な
制約により，クロックの周波数が数MHz程度に制限され
てしまうが，内部クロック発生回路（17）で発生する内
部クロックは，その使用を移相器制御回路（5a）〜（5
d）の内部に限られるので周波数を数十MHz程度迄高める
ことができる。従って，この内部クロックを，データ入
力後の信号処理回路（７）の処理に使用すれば，信号処
理回路（７）の処理速度を上げることができるという効
果が得られる。
次に第４図のように，クロックライン（15）もデータラ
イン（14）と同様に，移相器制御回路（5a）〜（5d）間
を接続するようにし，第５図のように，移相器制御回路
（5a）〜（5d）の内部に，データ入力回路（12）に対応
するようにクロック入力回路（18）とデータ出力制御回
路（13）に対応するようにクロック出力制御回路（19）
を設けた場合について説明する。この場合，データが各
移相器制御回路（5a）〜（5d）内部のデータ入力回路
（12）とデータ出力制御回路（13）を通過する際の時間
的な遅れによるクロックとのずれを，クロックも各移相
器制御回路（5a）〜（5d）内部のクロック入力回路（1
8）とクロック出力制御回路（19）を通過するため，同
様な遅れが生じ，解消できるという効果が得られるとと
もに，アンテナ開口（1a）〜（1d）の数が増加しても，
クロックライン（15）に対応するアンテナ制御用データ
転送装置の外部との接続量を一定に保つことができると
いう効果が得られる。
イン（14）と同様に，移相器制御回路（5a）〜（5d）間
を接続するようにし，第５図のように，移相器制御回路
（5a）〜（5d）の内部に，データ入力回路（12）に対応
するようにクロック入力回路（18）とデータ出力制御回
路（13）に対応するようにクロック出力制御回路（19）
を設けた場合について説明する。この場合，データが各
移相器制御回路（5a）〜（5d）内部のデータ入力回路
（12）とデータ出力制御回路（13）を通過する際の時間
的な遅れによるクロックとのずれを，クロックも各移相
器制御回路（5a）〜（5d）内部のクロック入力回路（1
8）とクロック出力制御回路（19）を通過するため，同
様な遅れが生じ，解消できるという効果が得られるとと
もに，アンテナ開口（1a）〜（1d）の数が増加しても，
クロックライン（15）に対応するアンテナ制御用データ
転送装置の外部との接続量を一定に保つことができると
いう効果が得られる。
次に，第７図のように移相器制御回路（5a）〜（5d）の
内部にデータ遅延回路（20）を設け，第８図にようにデ
ータ自身にデータ部（22）とクロック部（21）を持たせ
た場合について説明する。この場合第８図の上段の図つ
まり，データ入力回路（12）から信号処理回路（７）へ
のデータに対し，第８図の下段の図つまり，データ遅延
回路（20）から信号処理回路（７）へのデータは，デー
タ遅延回路（20）によって遅れるため，上段の図のデー
タ部と下段の図のクロック部が時間的に一致する，従っ
て，このクロック部を従来のクロックとして使用すれ
ば，第６図のようにクロックライン（15）を削除できる
という効果が得られる。
内部にデータ遅延回路（20）を設け，第８図にようにデ
ータ自身にデータ部（22）とクロック部（21）を持たせ
た場合について説明する。この場合第８図の上段の図つ
まり，データ入力回路（12）から信号処理回路（７）へ
のデータに対し，第８図の下段の図つまり，データ遅延
回路（20）から信号処理回路（７）へのデータは，デー
タ遅延回路（20）によって遅れるため，上段の図のデー
タ部と下段の図のクロック部が時間的に一致する，従っ
て，このクロック部を従来のクロックとして使用すれ
ば，第６図のようにクロックライン（15）を削除できる
という効果が得られる。
次に，第９図のように移相器制御回路（5a）〜（5d）内
部の内部クロック発生回路（17）とデータ遅延回路（2
0）とを接続し，第10図のように，データ遅延回路（2
0）内部にクロック部検出回路（23）と周期カウンタ回
路（24）とラッチクロック発生回路（25）を設けた場合
について説明する。この場合，クロック部検出回路（2
3）がデータの各クロック部の検出し，クロック部検出
信号を発生する。そして，周期カウンタ回路（24）で
は，内部クロック発生回路（17）からの内部クロックを
もとに，クロック部検出回路（23）からのクロック部検
出信号間の周期をカウントする。ラッチクロック発生回
路（25）は，周期カウンタ回路（24）からのクロック部
検出信号間の周期のカウント数と，クロック部検出回路
（23）からのクロック部検出信号より，クロツク部検出
信号を受けてから，周期カウント数の約半分の時間経過
時に，データのクロック部に相当するラッチクロックを
発生する。これによりデータ遅延回路（20）からのクロ
ック部に相当するラッチクロック発生の遅延時間がデー
タのクロック部の周期の約半分になるので，データのク
ロック部の周期が任意に変化しても遅延時間もその約半
分になりデータのクロック部の任意の周期に対応できる
という効果が得られる。
部の内部クロック発生回路（17）とデータ遅延回路（2
0）とを接続し，第10図のように，データ遅延回路（2
0）内部にクロック部検出回路（23）と周期カウンタ回
路（24）とラッチクロック発生回路（25）を設けた場合
について説明する。この場合，クロック部検出回路（2
3）がデータの各クロック部の検出し，クロック部検出
信号を発生する。そして，周期カウンタ回路（24）で
は，内部クロック発生回路（17）からの内部クロックを
もとに，クロック部検出回路（23）からのクロック部検
出信号間の周期をカウントする。ラッチクロック発生回
路（25）は，周期カウンタ回路（24）からのクロック部
検出信号間の周期のカウント数と，クロック部検出回路
（23）からのクロック部検出信号より，クロツク部検出
信号を受けてから，周期カウント数の約半分の時間経過
時に，データのクロック部に相当するラッチクロックを
発生する。これによりデータ遅延回路（20）からのクロ
ック部に相当するラッチクロック発生の遅延時間がデー
タのクロック部の周期の約半分になるので，データのク
ロック部の周期が任意に変化しても遅延時間もその約半
分になりデータのクロック部の任意の周期に対応できる
という効果が得られる。
次に12図のように，移相器制御回路（5a）〜（5d）内部
にリセットモード識別回路（26）と強制出力モード識別
回路（27）を設けた場合について説明するこの場合，各
移相器制御回路（5a）〜（5d）に，データとして，リセ
ットモードが入力されると，リセットモード識別回路
（26）により，移相器制御回路（5a）〜（5d）全体がリ
セットされる。また，各移相器制御回路（5a）〜（5d）
にデータとして，強制出力モードが入力されると，強制
出力モード識別回路は，信号処理回路（７）からのデー
タ出力制御信号に無関係にデータ出力制御回路（13）を
データを出力する状態にする。従って，すべての移相器
制御回路（5a）〜（5d）に強制出力モードのデータが行
き渡る迄，強制出力モードのデータを繰り返し転送すれ
ば，すべての移相器制御回路（5a）〜（5d）のデータ出
力制御回路（13）は，データを出力する状態になるの
で，この時，データとしてリセットモードを転送すれ
ば，すべての移相器制御回路（5a）〜（5d）をリセット
することができる。
にリセットモード識別回路（26）と強制出力モード識別
回路（27）を設けた場合について説明するこの場合，各
移相器制御回路（5a）〜（5d）に，データとして，リセ
ットモードが入力されると，リセットモード識別回路
（26）により，移相器制御回路（5a）〜（5d）全体がリ
セットされる。また，各移相器制御回路（5a）〜（5d）
にデータとして，強制出力モードが入力されると，強制
出力モード識別回路は，信号処理回路（７）からのデー
タ出力制御信号に無関係にデータ出力制御回路（13）を
データを出力する状態にする。従って，すべての移相器
制御回路（5a）〜（5d）に強制出力モードのデータが行
き渡る迄，強制出力モードのデータを繰り返し転送すれ
ば，すべての移相器制御回路（5a）〜（5d）のデータ出
力制御回路（13）は，データを出力する状態になるの
で，この時，データとしてリセットモードを転送すれ
ば，すべての移相器制御回路（5a）〜（5d）をリセット
することができる。
従って，第11図のように，リセットライン（16）を削除
できるという効果が得られる。
できるという効果が得られる。
次に第13図のように送・受切換信号ライン（３）を各移
相器制御回路（5a）〜（5d）に接続し，さらに第14図の
ように，この送・受切換信号ライン（３）を各移相器制
御回路（5a）〜（5d）内部の位相データ保持回路（６）
に接続した場合について説明する。この場合，すべての
移相器制御回路（5a）〜（5d）内部の位相データ保持回
路（６）に送・受切換信号ライン（３）が共通に接続さ
れるので，送・受切換信号を使用して，信号処理回路
（７）が処理した位相データを位相データ保持回路
（６）に保持すれば，すべての移相器制御回路（5a）〜
（5d）の位相データ保持回路（６）に位相データを同時
に保持できる，従って各移相器制御回路（5a）〜（5d）
をデータが通過する度に，データが遅延することによ
る，位相データの保持タイミングがずれるという課題を
解消できるという効果が得られる。
相器制御回路（5a）〜（5d）に接続し，さらに第14図の
ように，この送・受切換信号ライン（３）を各移相器制
御回路（5a）〜（5d）内部の位相データ保持回路（６）
に接続した場合について説明する。この場合，すべての
移相器制御回路（5a）〜（5d）内部の位相データ保持回
路（６）に送・受切換信号ライン（３）が共通に接続さ
れるので，送・受切換信号を使用して，信号処理回路
（７）が処理した位相データを位相データ保持回路
（６）に保持すれば，すべての移相器制御回路（5a）〜
（5d）の位相データ保持回路（６）に位相データを同時
に保持できる，従って各移相器制御回路（5a）〜（5d）
をデータが通過する度に，データが遅延することによ
る，位相データの保持タイミングがずれるという課題を
解消できるという効果が得られる。
次に第15図のように複数個の移相器制御回路（5a）〜
（5d）の接続を複数系統並べ，各系統間の対応するデー
タライン（14）を互いに接続した場合について説明す
る。この場合，第15図のように，移相器制御回路（5
a），（5b）の系と，移相器制御回路（5C），（5d）の
系の２系統の各対応するデータライン（14）を互いに接
続する。例えば移相器制御回路（5a）への入力側のデー
タライン（14）と移相器制御回路（5C）への入力側のデ
ータライン（14）を接続し移相器制御回路（5b）への入
力側のデータライン（14）と移相器制御回路（5d）への
入力側のデータライン（14）を接続する。このようにす
れば対応する移相器制御回路（5a）〜（5d）の１個が故
障しても，他方の移相器制御回路（5a）〜（5d）から，
次の対応する移相器制御回路（5a）〜（5d）へデータを
転送することができるので,1個の移相器制御回路（5a）
〜（5d）の故障によって，アンテナ制御用データ転送装
置全系が動作できなくなるという課題を解消できるとい
う効果が得られる。
（5d）の接続を複数系統並べ，各系統間の対応するデー
タライン（14）を互いに接続した場合について説明す
る。この場合，第15図のように，移相器制御回路（5
a），（5b）の系と，移相器制御回路（5C），（5d）の
系の２系統の各対応するデータライン（14）を互いに接
続する。例えば移相器制御回路（5a）への入力側のデー
タライン（14）と移相器制御回路（5C）への入力側のデ
ータライン（14）を接続し移相器制御回路（5b）への入
力側のデータライン（14）と移相器制御回路（5d）への
入力側のデータライン（14）を接続する。このようにす
れば対応する移相器制御回路（5a）〜（5d）の１個が故
障しても，他方の移相器制御回路（5a）〜（5d）から，
次の対応する移相器制御回路（5a）〜（5d）へデータを
転送することができるので,1個の移相器制御回路（5a）
〜（5d）の故障によって，アンテナ制御用データ転送装
置全系が動作できなくなるという課題を解消できるとい
う効果が得られる。
次に第16図のように，複数個の移相器制御回路（5a）〜
（5d）の接続を複数系統並べ，各系統に対して，送・受
切換信号ライン（3a），（3b）を独立に接続し，さら
に，第17図のように送・受切換信号ライン（3a），（3
b）を各移相器制御回路（5a）〜（5d）の内部のアドレ
ス保持回路（８）に接続した場合について説明する。こ
の場合，各移相器制御回路（5a）〜（5d）に個別のアド
レスを保持させる場合，移相器制御回路（5a）〜（5d）
の各系統を独立に接続される送・受切換信号ライン（3
a），（3b）の送・受切換信号を利用し,1つの系のみを
アドレス保持可能にしその他の系をアドレス保持不可能
にし，これを各系について繰り返せば，各系の対応する
移相器制御回路（5a）〜（5d）にも同じアドレスではな
く個別のアドレスを保持させることができるという効果
が得られる。
（5d）の接続を複数系統並べ，各系統に対して，送・受
切換信号ライン（3a），（3b）を独立に接続し，さら
に，第17図のように送・受切換信号ライン（3a），（3
b）を各移相器制御回路（5a）〜（5d）の内部のアドレ
ス保持回路（８）に接続した場合について説明する。こ
の場合，各移相器制御回路（5a）〜（5d）に個別のアド
レスを保持させる場合，移相器制御回路（5a）〜（5d）
の各系統を独立に接続される送・受切換信号ライン（3
a），（3b）の送・受切換信号を利用し,1つの系のみを
アドレス保持可能にしその他の系をアドレス保持不可能
にし，これを各系について繰り返せば，各系の対応する
移相器制御回路（5a）〜（5d）にも同じアドレスではな
く個別のアドレスを保持させることができるという効果
が得られる。
次に第18図のように複数個の移相器制御回路（5a）〜
（5d）の接続を複数系統並べ，各系統間の対応する移相
器制御回路（5a）〜（5d）に，各系統からのデータライ
ン（14a），（14b）を独立に接続し，さらに第19図のよ
うに，各移相器制御回路（5a）〜（5d）の内部に各系統
のデータライン（14a），（14b）からの異常データを排
除し，データ入力回路（12）へ正常なデータを伝える異
常データ排除回路（28）を設けた場合について説明す
る。この場合，ある移相器制御回路（5a）〜（5d）への
ある系統からのデータが，データライン（14a），（14
b）の断線や，グランドとのショート，または,1つ手前
の移相器制御回路（5a）〜（5d）の故障等によって，異
常データとなった場合にも，別の系統から正常なデータ
が独立に入力されるために，異常データによって正常デ
ータが干渉されることもなく，また，異常データ排除回
路（28）によってデータ入力回路（12）には正常データ
のみが伝えられるので,1カ所の故障等によって異常デー
タが発生してもアンテナ制御用データ転送装置全体への
異常データの拡大を防ぐことができるという効果が得ら
れる。
（5d）の接続を複数系統並べ，各系統間の対応する移相
器制御回路（5a）〜（5d）に，各系統からのデータライ
ン（14a），（14b）を独立に接続し，さらに第19図のよ
うに，各移相器制御回路（5a）〜（5d）の内部に各系統
のデータライン（14a），（14b）からの異常データを排
除し，データ入力回路（12）へ正常なデータを伝える異
常データ排除回路（28）を設けた場合について説明す
る。この場合，ある移相器制御回路（5a）〜（5d）への
ある系統からのデータが，データライン（14a），（14
b）の断線や，グランドとのショート，または,1つ手前
の移相器制御回路（5a）〜（5d）の故障等によって，異
常データとなった場合にも，別の系統から正常なデータ
が独立に入力されるために，異常データによって正常デ
ータが干渉されることもなく，また，異常データ排除回
路（28）によってデータ入力回路（12）には正常データ
のみが伝えられるので,1カ所の故障等によって異常デー
タが発生してもアンテナ制御用データ転送装置全体への
異常データの拡大を防ぐことができるという効果が得ら
れる。
なお，上記実施例では，アンテナ開口（1a）〜（1d）や
移相器制御回路（5a）〜（5d）等を４個で説明したが，
任意の数でも同様の効果が得られる。
移相器制御回路（5a）〜（5d）等を４個で説明したが，
任意の数でも同様の効果が得られる。
また，上記実施例では，各移相器制御回路（5a）〜（5
d）のアドレスを,1番,2番と説明したが，重複しない任
意の番号を任意に並べても同様の効果が得られる。
d）のアドレスを,1番,2番と説明したが，重複しない任
意の番号を任意に並べても同様の効果が得られる。
また，上記実施例では，データのクロック部を立上がり
のクロックとして説明したが，立下がりのクロックの場
合も同様の効果が得られる。
のクロックとして説明したが，立下がりのクロックの場
合も同様の効果が得られる。
また、上記実施例では，データのクロック部とデータ部
の時間的割合がほぼ1:1の割合になっているが，動作可
能な範囲において，任意の割合でも同様の効果が得られ
る。
の時間的割合がほぼ1:1の割合になっているが，動作可
能な範囲において，任意の割合でも同様の効果が得られ
る。
また，上記実施例では，データ遅延回路（20）の遅延時
間がデータのクロック部とデータ部がほぼ重なるように
なっているが，動作可能な範囲において，任意の遅延時
間でも同様の効果が得られる また，上記実施例では，データ遅延回路（20）からのラ
ッチクロック発生の遅延時間がデータのクロック部の周
期の約半分となっているが，動作可能な範囲において，
任意の遅延時間でも同様の効果が得られる。
間がデータのクロック部とデータ部がほぼ重なるように
なっているが，動作可能な範囲において，任意の遅延時
間でも同様の効果が得られる また，上記実施例では，データ遅延回路（20）からのラ
ッチクロック発生の遅延時間がデータのクロック部の周
期の約半分となっているが，動作可能な範囲において，
任意の遅延時間でも同様の効果が得られる。
また，上記実施例では，複数個の移相器制御回路（5a）
〜（5d）の接続の系を２系統で説明したが，任意の系統
数の場合にも同様の効果が得られる。
〜（5d）の接続の系を２系統で説明したが，任意の系統
数の場合にも同様の効果が得られる。
また、上記実施例や従来技術では説明しなかったが、各
移相器制御回路（5a）〜（5d）への個別のアドレスの設
定をデータを用いて順次行っていくので、スイッチ等を
使用して、あらかじめ個別のアドレスを機械的に人為的
に設定する方法に比較して、個別のアドレスの設定ミス
が無くなるという効果が得られる。
移相器制御回路（5a）〜（5d）への個別のアドレスの設
定をデータを用いて順次行っていくので、スイッチ等を
使用して、あらかじめ個別のアドレスを機械的に人為的
に設定する方法に比較して、個別のアドレスの設定ミス
が無くなるという効果が得られる。
以上のように，この発明によれば，アンテナ開口から、
送信または、受信する電磁波の位相を変化させる移相器
を制御する移相器制御回路に、各移相器制御回路を識別
するためのアドレスを保持するアドレス保持回路と外部
からのデータを入力するデータ入力回路と入力されたデ
ータに従い処理を行う信号処理回路からのデータ出力制
御信号により、入力されたデータを外部へ出力するか、
または、出力しないかを制御して各移相器制御回路に個
別のアドレスを設定するためのデータ出力制御回路を備
え、上記データ入力回路のデータの出力側と上記データ
出力制御回路のデータの入力側を直接接続し、さらに、
上記複数個の移相器制御回路の接続を１個の移相器制御
回路と、次の移相器制御回路をデータラインで接続し、
これを順次繰り返し接続したので，各移相器制御回路
（5a）〜（5d）のアドレス保持回路（８）の保持してい
るアドレスと，データに付加されたアドレスが一致した
場合に，信号処理回路（７）は，処理を行えばよいの
で，従来の装置のＸイネーブルライン（29a），（29b）
とＹイネーブルライン（30a），（30b）を削除すること
ができるという効果があるとともに，さらにアンテナ開
口（1a）〜（1d）の数が増加して移相器制御回路（5a）
〜（5d）の数が増加しても，移相器制御回路（5a）〜
（5d）間の接続を増やすことで対処できるので，データ
ライン（14）に対応するアンテナ制御用データ転送装置
の外部との接続量を一定に保つことができるという効果
がある。
送信または、受信する電磁波の位相を変化させる移相器
を制御する移相器制御回路に、各移相器制御回路を識別
するためのアドレスを保持するアドレス保持回路と外部
からのデータを入力するデータ入力回路と入力されたデ
ータに従い処理を行う信号処理回路からのデータ出力制
御信号により、入力されたデータを外部へ出力するか、
または、出力しないかを制御して各移相器制御回路に個
別のアドレスを設定するためのデータ出力制御回路を備
え、上記データ入力回路のデータの出力側と上記データ
出力制御回路のデータの入力側を直接接続し、さらに、
上記複数個の移相器制御回路の接続を１個の移相器制御
回路と、次の移相器制御回路をデータラインで接続し、
これを順次繰り返し接続したので，各移相器制御回路
（5a）〜（5d）のアドレス保持回路（８）の保持してい
るアドレスと，データに付加されたアドレスが一致した
場合に，信号処理回路（７）は，処理を行えばよいの
で，従来の装置のＸイネーブルライン（29a），（29b）
とＹイネーブルライン（30a），（30b）を削除すること
ができるという効果があるとともに，さらにアンテナ開
口（1a）〜（1d）の数が増加して移相器制御回路（5a）
〜（5d）の数が増加しても，移相器制御回路（5a）〜
（5d）間の接続を増やすことで対処できるので，データ
ライン（14）に対応するアンテナ制御用データ転送装置
の外部との接続量を一定に保つことができるという効果
がある。
第１図，第４図，第６図，第11図，第13図，第15図第16
図，第18図は，この発明の一実施例を示す構成図，第２
図，第３図，第５図，第７図，第９図，第12図第14図，
第17図，第19図は，この発明の一実施例の移相器制御回
路の内部構成図，第10図は，この発明の一実施例の移相
器制御回路の内部のデータ遅延回路の内部構成図，第８
図は，この発明の一実施例のデータの構成図，第20図
は，従来の装置の構成図，第21図は，従来の装置の移相
器制御回路の内部構成図である。 図において（1a）〜（1d）はアンテナ開口，（2a）〜
（2d）は移相器，（３），（3a），（3b）は送・受切換
信号ライン，（5a）〜（5d）は移相器制御回路，（６）
は位相データ保持回路，（７）は信号処理回路，（８）
はアドレス保持回路，（12）はデータ入力回路，（13）
はデータ出力制御回路，（14），（14a），（14b）はデ
ータライン，（17）は内部クロック発生回路，（18）は
クロック入力回路，（19）はクロック出力制御回路，
（20）はデータ遅延回路，（21）はクロック部，（22）
はデータ部，（23）はクロック部検出回路，（24）は周
期カウンタ回路，（25）はラッチクロック発生回路，
（26）はリセットモード識別回路，（27）は強制出力モ
ード識別回路，（28）は異常データ排除回路である。 なお，図中，同一符号は，同一または相当部分を示す。
図，第18図は，この発明の一実施例を示す構成図，第２
図，第３図，第５図，第７図，第９図，第12図第14図，
第17図，第19図は，この発明の一実施例の移相器制御回
路の内部構成図，第10図は，この発明の一実施例の移相
器制御回路の内部のデータ遅延回路の内部構成図，第８
図は，この発明の一実施例のデータの構成図，第20図
は，従来の装置の構成図，第21図は，従来の装置の移相
器制御回路の内部構成図である。 図において（1a）〜（1d）はアンテナ開口，（2a）〜
（2d）は移相器，（３），（3a），（3b）は送・受切換
信号ライン，（5a）〜（5d）は移相器制御回路，（６）
は位相データ保持回路，（７）は信号処理回路，（８）
はアドレス保持回路，（12）はデータ入力回路，（13）
はデータ出力制御回路，（14），（14a），（14b）はデ
ータライン，（17）は内部クロック発生回路，（18）は
クロック入力回路，（19）はクロック出力制御回路，
（20）はデータ遅延回路，（21）はクロック部，（22）
はデータ部，（23）はクロック部検出回路，（24）は周
期カウンタ回路，（25）はラッチクロック発生回路，
（26）はリセットモード識別回路，（27）は強制出力モ
ード識別回路，（28）は異常データ排除回路である。 なお，図中，同一符号は，同一または相当部分を示す。
Claims (10)
- 【請求項１】アンテナ開口から、送信または、受信する
電磁波の位相を変化させる移相器を制御する移相器制御
回路に、各移相器制御回路を識別するためのアドレスを
保持するアドレス保持回路と外部からのデータを入力す
るデータ入力回路と入力されたデータに従い処理を行う
信号処理回路からのデータ出力制御信号により、入力さ
れたデータを外部へ出力するか、または、出力しないか
を制御して各移相器制御回路に個別のアドレスを設定す
るためのデータ出力制御回路を備え、上記データ入力回
路のデータの出力側と上記データ出力制御回路のデータ
の入力側を直接接続し、さらに、上記複数個の移相器制
御回路の接続を１個の移相器制御回路と、次の移相器制
御回路をデータラインで接続し、これを順次繰り返し接
続したことを特徴とするアンテナ制御用データ転送装
置。 - 【請求項２】上記移相器制御回路の内部に、上記信号処
理回路へクロックを発生する内部クロック発生回路を備
えたことを特徴とする請求項１記載のアンテナ制御用デ
ータ転送装置。 - 【請求項３】外部からのクロックを入力するクロック入
力回路と、上記信号処理回路からのデータ出力制御信号
により、上記クロック入力回路に入力されたクロックを
外部へ出力するか、または、出力しないかを制御するク
ロック出力制御回路とを上記移相器制御回路内部に備え
たことを特徴とする請求項２記載のアンテナ制御用デー
タ転送装置。 - 【請求項４】上記移相器制御回路の内部に、上記データ
入力回路が入力したデータを遅延させる遅延回路を備
え、データ自身にデータ部とクロック部を持たせたこと
を特徴とする請求項２記載のアンテナ制御用データ転送
装置。 - 【請求項５】上記データ遅延回路と上記内部クロック発
生回路を接続し、上記データ遅延回路の内部に入力デー
タのクロック部を検出するクロック部検出回路と、クロ
ック部または、データ部の周期をカウントする周期カウ
ント回路と、クロック部の機能を持つラッチクロックを
発生するラッチクロック発性回路とを備えたことを特徴
とする請求項４記載のアンテナ制御用データ転送装置。 - 【請求項６】上記移相器制御回路内部に、入力データの
データ部と上記データ遅延回路からのラッチクロックよ
り、リセットモードを識別し、上記信号処理回路をリセ
ットするリセットモード識別回路と、同様に入力データ
のデータ部と上記データ遅延回路からのラッチクロック
より、強制出力モードを識別し、上記データ出力制御回
路を強制的にデータを出力する状態にする強制出力モー
ド識別回路とを備えたことを特徴とする請求項５記載の
アンテナ制御用データ転送装置。 - 【請求項７】アンテナ開口から、送信または、受信する
電磁波の送信と受信を切り換える送・受切換信号を供給
する送・受切換信号ラインを各移相器制御回路内部の位
相データ保持回路に接続したことを特徴とする請求項６
記載のアンテナ制御用データ転送装置。 - 【請求項８】上記複数個の移相器制御回路の接続を複数
系統並べ、各系統間の対応するデータラインを互いに接
続したことを特徴とする請求項７記載のアンテナ制御用
データ転送装置。 - 【請求項９】上記複数個の移相器制御回路の接続を複数
系統並べ、各系統間の対応する各移相器制御回路に各系
統からのデータラインを独立に接続し、各移相器制御回
路の内部に各系統のデータラインからの異常データを排
除し、データ入力回路へ正常なデータのみを伝える異常
データ排除回路を備えたことを特徴とする請求項７記載
のアンテナ制御用データ転送装置。 - 【請求項１０】各系統の送・受切換信号ラインを独立さ
せ各移相器制御回路内部のアドレス保持回路に接続した
ことを特徴とする請求項８又は９記載のアンテナ制御用
データ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144737A JPH07112126B2 (ja) | 1989-06-07 | 1989-06-07 | アンテナ制御用データ転送装置 |
| US07/534,178 US5038148A (en) | 1989-06-07 | 1990-06-06 | Control data transfer system for phase shifters in antenna |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144737A JPH07112126B2 (ja) | 1989-06-07 | 1989-06-07 | アンテナ制御用データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310405A JPH0310405A (ja) | 1991-01-18 |
| JPH07112126B2 true JPH07112126B2 (ja) | 1995-11-29 |
Family
ID=15369176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144737A Expired - Lifetime JPH07112126B2 (ja) | 1989-06-07 | 1989-06-07 | アンテナ制御用データ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5038148A (ja) |
| JP (1) | JPH07112126B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711016B1 (fr) * | 1993-10-05 | 1995-11-17 | Thomson Csf | Système de commande d'un arrangement d'éléments transducteurs-électromagnétiques ou électroacoustiques. |
| US5818385A (en) * | 1994-06-10 | 1998-10-06 | Bartholomew; Darin E. | Antenna system and method |
| EP0887879A1 (en) * | 1997-06-23 | 1998-12-30 | Nec Corporation | Phased-array antenna apparatus |
| DE19938862C1 (de) | 1999-08-17 | 2001-03-15 | Kathrein Werke Kg | Hochfrequenz-Phasenschieberbaugruppe |
| US6690324B2 (en) * | 2000-12-12 | 2004-02-10 | Harris Corporation | Phased array antenna having reduced beam settling times and related methods |
| US8203483B2 (en) * | 2008-03-13 | 2012-06-19 | Cubic Corporation | Digital beamforming antenna and datalink array |
| WO2012012384A1 (en) | 2010-07-20 | 2012-01-26 | Hexatech, Inc. | Polycrystalline aluminum nitride material and method of production thereof |
| US9088330B2 (en) | 2013-04-24 | 2015-07-21 | Cubic Corporation | Distributed local oscillator generation and synchronization |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445119A (en) * | 1981-04-30 | 1984-04-24 | Raytheon Company | Distributed beam steering computer |
| US4749995A (en) * | 1985-02-26 | 1988-06-07 | Westinghouse Electric Corp. | Phased array radar antenna system |
| CA1232059A (en) * | 1985-03-21 | 1988-01-26 | Donald C. Knudsen | Digital delay generator for sonar and radar beam formers |
| JPS62167179U (ja) * | 1986-04-14 | 1987-10-23 | ||
| US4922257A (en) * | 1987-01-27 | 1990-05-01 | Mitsubishi Denki Kabushiki Kaisha | Conformal array antenna |
| JPS643342A (en) * | 1987-06-25 | 1989-01-09 | Tokai Rubber Ind Ltd | Fluid-sealed type cylindrical mount device |
| JPH0265401A (ja) * | 1988-08-31 | 1990-03-06 | Mitsubishi Electric Corp | アンテナ制御用データ転送装置 |
-
1989
- 1989-06-07 JP JP1144737A patent/JPH07112126B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-06 US US07/534,178 patent/US5038148A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310405A (ja) | 1991-01-18 |
| US5038148A (en) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404461A (en) | Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks | |
| JPH1131964A (ja) | 論理回路 | |
| JPH07112126B2 (ja) | アンテナ制御用データ転送装置 | |
| US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
| US8150325B1 (en) | Blanking system | |
| EP1072101B1 (en) | Methods and apparatus for exchanging data | |
| US5355130A (en) | Ultrasonic proximity switch with a synchronizing device | |
| JP2510221B2 (ja) | ネットワ―クのノ―ドアドレス設定方式 | |
| EP0506135A2 (en) | Multi-sender/switching apparatus for status reporting over unbuffered asynchronous multi-stage networks | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JPH06216967A (ja) | 通信装置および通信方法 | |
| JPH0591016U (ja) | アンテナ制御用データ転送装置 | |
| JPS6199438A (ja) | Ｇｐｉｂ伝送回路方式 | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| US4556989A (en) | Radio system | |
| JP2733283B2 (ja) | シリアル伝送制御装置 | |
| JP2634340B2 (ja) | 制御回路 | |
| JP3239371B2 (ja) | 機器接続処理方式 | |
| JPS5847350A (ja) | デ−タ−通信方式 | |
| JP2001119381A (ja) | データ伝送装置 | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| CN116107489A (zh) | 电源设备及其数据传输方法 | |
| JPH0414339A (ja) | 端末装置 | |
| JPS59135524A (ja) | 初期プログラムロ−ド方式 | |
| JPS599737A (ja) | バス使用管理回路 |