JPH0310405A - アンテナ制御用データ転送装置 - Google Patents
アンテナ制御用データ転送装置Info
- Publication number
- JPH0310405A JPH0310405A JP1144737A JP14473789A JPH0310405A JP H0310405 A JPH0310405 A JP H0310405A JP 1144737 A JP1144737 A JP 1144737A JP 14473789 A JP14473789 A JP 14473789A JP H0310405 A JPH0310405 A JP H0310405A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- phase shifter
- control circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 claims description 10
- 230000008030 elimination Effects 0.000 claims description 4
- 238000003379 elimination reaction Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims 6
- 230000000694 effects Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000013598 vector Substances 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
- H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
- H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
- H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
- H01Q3/38—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters the phase-shifters being digital
- H01Q3/385—Scan control logics
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はアンテナの移相器を制御する移相器制御回路
に、データを転送するアンテナ制御用データ転送装置に
関するものである。
に、データを転送するアンテナ制御用データ転送装置に
関するものである。
第２０図は従来のアンテナ制御用データ転送装置の構成
図である。図において、（ｌａ）〜（ｌｄ）は、電磁波
を送信または、受信するアンテナ開口、 （２ａ）〜（
２ｄ）は、アンテナ開口（ｌａ）〜（ｌｄ）からの電磁
波の送信と受信を切り換える送・受切換回路、り３）は
。
図である。図において、（ｌａ）〜（ｌｄ）は、電磁波
を送信または、受信するアンテナ開口、 （２ａ）〜（
２ｄ）は、アンテナ開口（ｌａ）〜（ｌｄ）からの電磁
波の送信と受信を切り換える送・受切換回路、り３）は
。
送・受切換回路（２ａ）〜（２ｄ）に送・受切換信号を
伝える送・受切換信号ライン、 （４ａ）〜（４ｄ）は
、アンテナ開口（ｌａ）〜（ｌｄ）より送信または受信
する電磁波の位相を変化させる移相器、 （５ａ）〜（
５ｄ）は、移相器（４ａ）〜（４ｄ）によって変化させ
る電磁波の位相の変化量を制御する移相器制御回路、
（１４）は各移相器制御回路（５ａ）〜（５ｄ）に、移
相器（４ａ）〜（４ｄ）を制御するためのデータを転送
するデータライン、 （１５）は、各移相器制御回路（
５ａ）〜（５ｄ）が、データライン（！４）からのデー
タをラッチしたり、処理を行う場合のトリガになるクロ
、りを伝えるクロックライン、 （１６）は、各移相器
制御回路（５ａ）〜（５ｄ）をリセ・ノドするためのリ
セット信号を伝えるリセットライン、 （２９ａ）、
（２９ｂ）は、同じＸの並びにある移相器制御回路（５
ａ）〜（５ｄ）に共通に接続されるＸイネーブルライン
、 （３０ａ）〜（３０Ｃ）は同じＹの並びにある移相
器制御回路（５ａ）〜（５ｄ）に共通に接続されるＹイ
ネーブルラインである。
伝える送・受切換信号ライン、 （４ａ）〜（４ｄ）は
、アンテナ開口（ｌａ）〜（ｌｄ）より送信または受信
する電磁波の位相を変化させる移相器、 （５ａ）〜（
５ｄ）は、移相器（４ａ）〜（４ｄ）によって変化させ
る電磁波の位相の変化量を制御する移相器制御回路、
（１４）は各移相器制御回路（５ａ）〜（５ｄ）に、移
相器（４ａ）〜（４ｄ）を制御するためのデータを転送
するデータライン、 （１５）は、各移相器制御回路（
５ａ）〜（５ｄ）が、データライン（！４）からのデー
タをラッチしたり、処理を行う場合のトリガになるクロ
、りを伝えるクロックライン、 （１６）は、各移相器
制御回路（５ａ）〜（５ｄ）をリセ・ノドするためのリ
セット信号を伝えるリセットライン、 （２９ａ）、
（２９ｂ）は、同じＸの並びにある移相器制御回路（５
ａ）〜（５ｄ）に共通に接続されるＸイネーブルライン
、 （３０ａ）〜（３０Ｃ）は同じＹの並びにある移相
器制御回路（５ａ）〜（５ｄ）に共通に接続されるＹイ
ネーブルラインである。
第２１図は、従来のアンテナ制御用データ転送装置の移
相器制御回路（５ａ）〜（５ｄ）の内部構成図である。
相器制御回路（５ａ）〜（５ｄ）の内部構成図である。
（６）は、移相器（４ａ）〜（４ｄ）によって変化させ
る電磁波の位相の変化つまり位相データを保持する位相
データ保持回路、（７）はデータライン（１４）からの
データに従い処理を行う信号処理回路、（９）は各移相
器制御回路（５ａ）〜（５ｄ）に対応するアンテナ開口
（１ａ）〜（ｌｄ）の座標を保持する座標保持回路、（
１Ｇ）は、信号処理回路（７）が、データライン（１４
）からのデータに従い、１磁波の位相の変化量を計算す
る時に使用する位相係数を保持する位相係数保持回路、
（１１）は各アンテナ開口（ｌａ）〜（ｌｄ）の電磁
波の伝送系の電気長のバラツキ等による計算値との誤差
を補正するための補正データを保持する補正デ−夕保持
回路である。
る電磁波の位相の変化つまり位相データを保持する位相
データ保持回路、（７）はデータライン（１４）からの
データに従い処理を行う信号処理回路、（９）は各移相
器制御回路（５ａ）〜（５ｄ）に対応するアンテナ開口
（１ａ）〜（ｌｄ）の座標を保持する座標保持回路、（
１Ｇ）は、信号処理回路（７）が、データライン（１４
）からのデータに従い、１磁波の位相の変化量を計算す
る時に使用する位相係数を保持する位相係数保持回路、
（１１）は各アンテナ開口（ｌａ）〜（ｌｄ）の電磁
波の伝送系の電気長のバラツキ等による計算値との誤差
を補正するための補正データを保持する補正デ−夕保持
回路である。
次に動作について説明する。各アンテナ開口（ｌａ）〜
（ｌｄ）から送信または受信する電磁波の位相を（１）
式の通り変化させることにより、アンテナ開口（ｌａ）
〜（１ｄ）全体から送信または受信する電磁波のビーム
を所望の方向に向けることができる。
（ｌｄ）から送信または受信する電磁波の位相を（１）
式の通り変化させることにより、アンテナ開口（ｌａ）
〜（１ｄ）全体から送信または受信する電磁波のビーム
を所望の方向に向けることができる。
φｎ＝ｋＸ（Ｐｎ−Ｄ）＋Ｃｎ −、、−４１）こ
こでｎ＝ａ、ｂ、Ｃ，ｄであり、φｎはアンテナ開口（
Ｉｎ）から送信または受信する電磁波の位相の変化量つ
まり位相データを示す。Ｐｎは、アンテナ開口（１ｎ）
の位置ベクトルであり、このＰｎの各成分がアンテナ開
口（Ｉｎ）の座標である。そして、Ｄは所望のビーム方
向の単位方向ベクトルであり。
こでｎ＝ａ、ｂ、Ｃ，ｄであり、φｎはアンテナ開口（
Ｉｎ）から送信または受信する電磁波の位相の変化量つ
まり位相データを示す。Ｐｎは、アンテナ開口（１ｎ）
の位置ベクトルであり、このＰｎの各成分がアンテナ開
口（Ｉｎ）の座標である。そして、Ｄは所望のビーム方
向の単位方向ベクトルであり。
ｐｎ、Ｄは２つのベクトルＰｎとＤの内積を示す。
またｋは電磁波の周波数によって決まる位相係数であり
、Ｃｎはアンテナ開口（１ｎ）の電磁波の伝送系の電気
長のバラツキ等による計算値との誤差を補正するための
補正データである。
、Ｃｎはアンテナ開口（１ｎ）の電磁波の伝送系の電気
長のバラツキ等による計算値との誤差を補正するための
補正データである。
そして、電磁波を任意の所望のビーム方向に向けるため
には、各移相器制御回路（５ａ）〜（５ｄ）に。
には、各移相器制御回路（５ａ）〜（５ｄ）に。
所望のビーム方向の単位方向ベクトルＤの各成分をデー
タとして、データライン（１４）により転送する。それ
を人力した各移相器制御回路（５ａ）〜（５ｄ）では、
内部の信号処理回路（７）が、上記入力した所望のビー
ム方向の単位方向ベクトルＤの各成分と、座標保持回路
（９）からの各アンテナ開Ｄ（Ｉａ）〜（ｌｄ）の座標
つまり各アンテナ開口（ｌａ）〜（１ｄ）の位置ベクト
ルＰｎの各成分と１位相係数保持回路（１Ｇ）からの位
相係数にと、補正データ保持回路（１１）からの各アン
テナ開口（ｌａ）〜（ｌｄ）の電磁波の伝送系の電気長
のバラツキ等による計算値との誤差を補正する補正デー
タから（１）式に従って、電磁波の位相の変化量つまり
位相データを計算し、この位相データを位相データ保持
回路（６）へ伝える。位相データ保持回路（６）は、信
号処理回路（７）から伝えられた位相データを保持する
とともに、移相器（４ａ）〜（４ｄ）へ伝える。そして
、移相器（４ａ）〜（４ｄ）が、この位相データに従っ
て動作し、各アンテナ開口（１ａ）〜（ｌｄ）から送信
または受信する電磁波の位相を位相データ通りに変化さ
せる。
タとして、データライン（１４）により転送する。それ
を人力した各移相器制御回路（５ａ）〜（５ｄ）では、
内部の信号処理回路（７）が、上記入力した所望のビー
ム方向の単位方向ベクトルＤの各成分と、座標保持回路
（９）からの各アンテナ開Ｄ（Ｉａ）〜（ｌｄ）の座標
つまり各アンテナ開口（ｌａ）〜（１ｄ）の位置ベクト
ルＰｎの各成分と１位相係数保持回路（１Ｇ）からの位
相係数にと、補正データ保持回路（１１）からの各アン
テナ開口（ｌａ）〜（ｌｄ）の電磁波の伝送系の電気長
のバラツキ等による計算値との誤差を補正する補正デー
タから（１）式に従って、電磁波の位相の変化量つまり
位相データを計算し、この位相データを位相データ保持
回路（６）へ伝える。位相データ保持回路（６）は、信
号処理回路（７）から伝えられた位相データを保持する
とともに、移相器（４ａ）〜（４ｄ）へ伝える。そして
、移相器（４ａ）〜（４ｄ）が、この位相データに従っ
て動作し、各アンテナ開口（１ａ）〜（ｌｄ）から送信
または受信する電磁波の位相を位相データ通りに変化さ
せる。
このように各移相器制御回路（５ａ）〜（５ｄ）に所望
のビーム方向の単位方向ベクトルＤの各成分をデータと
して転送すれば、各移相器制御回路（５ａ）〜（５ｄ）
の内部の信号処理回路（７）により（１）式に従って、
各アンテナ開口（ｌａ）〜（ｌｄ）から送信または受信
する電磁波の位相の変化量つまり位相データが計算され
１位相データ保持回路（６）を介して移相器（４ａ）〜
（４ｄ）へ伝えられるので、各アンテナ開口（Ｉａ）〜
（ｌｄ）に対応する移相器（４ａ）〜（４ｄ）によって
各アンテナ開口（ｌａ）〜（１ｄ）から送信または受信
する電磁波の位相が（１）武道りに変化する。従ってア
ンテナ開口（ｌａ）〜（ｌｄ）全体から送信または受信
する電磁波のビームは所望のビーム方向を向くのである
。
のビーム方向の単位方向ベクトルＤの各成分をデータと
して転送すれば、各移相器制御回路（５ａ）〜（５ｄ）
の内部の信号処理回路（７）により（１）式に従って、
各アンテナ開口（ｌａ）〜（ｌｄ）から送信または受信
する電磁波の位相の変化量つまり位相データが計算され
１位相データ保持回路（６）を介して移相器（４ａ）〜
（４ｄ）へ伝えられるので、各アンテナ開口（Ｉａ）〜
（ｌｄ）に対応する移相器（４ａ）〜（４ｄ）によって
各アンテナ開口（ｌａ）〜（１ｄ）から送信または受信
する電磁波の位相が（１）武道りに変化する。従ってア
ンテナ開口（ｌａ）〜（ｌｄ）全体から送信または受信
する電磁波のビームは所望のビーム方向を向くのである
。
ところで、各移相器制御回路（５ａ）〜（５ｄ）がデー
タを入力するのは、各移相器制御回路（５ａ）〜（５ｄ
）に接続される。Ｘイネーブルライン（２９ａ）、 （
２９ｂ）とＹイネーブルライン（３０ａ）、 （３０ｂ
）に１両方向時にＸイネーブル信号と、Ｙイネーブル信
号が供給された場合のみである。従って、所望のビーム
方向の単位方向ベクトルＤの各成分のようにすべての移
相器制御回路（５ａ）〜（５ｄ）に共通なデータを転送
する場合には、すべてのＸイネーブルライン（２９ａ）
。
タを入力するのは、各移相器制御回路（５ａ）〜（５ｄ
）に接続される。Ｘイネーブルライン（２９ａ）、 （
２９ｂ）とＹイネーブルライン（３０ａ）、 （３０ｂ
）に１両方向時にＸイネーブル信号と、Ｙイネーブル信
号が供給された場合のみである。従って、所望のビーム
方向の単位方向ベクトルＤの各成分のようにすべての移
相器制御回路（５ａ）〜（５ｄ）に共通なデータを転送
する場合には、すべてのＸイネーブルライン（２９ａ）
。
（２９ｂ）にＸイネーブル信号を、すべてのＹイネーブ
ルライン（３０ａ）、 （３ｏｂ）にＹイネーブル信号
を供給した状態で上記データを転送すればよい。それに
対し、初期状態時等に、各アンテナ開口（ｌａ）〜（１
ｄ）の座標や各アンテナ開口（ｌａ）〜（ｌｄ）に対応
する補正データを各移相器制御回路（５ａ）〜（５ｄ）
内部の座標保持回路（９）や補正データ保持回路（１１
）に保持するためなどの様に各移相器制御回路（５ａ）
〜（５ｄ）に個別のデータを転送する場合には２例えば
移相器制御回路（５ａ）のみにデータを転送する場合、
Ｘイネーブルライン（２９ａ）のみにＸイネーブル信号
をＹイネーブルライン（３０ａ）のみにＹイネーブル信
号を供給する。つまり、データを転送する移相器制御回
路（５ａ）〜（５ｄ）に接続されるＸイネーブルライン
（２９ａ）、 （２９ｂ）とＹイネーブルライン（３Ｑ
ａ）。
ルライン（３０ａ）、 （３ｏｂ）にＹイネーブル信号
を供給した状態で上記データを転送すればよい。それに
対し、初期状態時等に、各アンテナ開口（ｌａ）〜（１
ｄ）の座標や各アンテナ開口（ｌａ）〜（ｌｄ）に対応
する補正データを各移相器制御回路（５ａ）〜（５ｄ）
内部の座標保持回路（９）や補正データ保持回路（１１
）に保持するためなどの様に各移相器制御回路（５ａ）
〜（５ｄ）に個別のデータを転送する場合には２例えば
移相器制御回路（５ａ）のみにデータを転送する場合、
Ｘイネーブルライン（２９ａ）のみにＸイネーブル信号
をＹイネーブルライン（３０ａ）のみにＹイネーブル信
号を供給する。つまり、データを転送する移相器制御回
路（５ａ）〜（５ｄ）に接続されるＸイネーブルライン
（２９ａ）、 （２９ｂ）とＹイネーブルライン（３Ｑ
ａ）。
（３Ｑｂ）にのみＸイネーブル信号とＹイネーブル信号
を供給した状態でデータを転送すればよい。
を供給した状態でデータを転送すればよい。
上記のように、従来のアンテナ制御用データ転送装置で
は、各移相器制御回路（５ａ）〜（５ｄ）にデータを転
送する際に、Ｘイネーブルライン（２９ａ）。
は、各移相器制御回路（５ａ）〜（５ｄ）にデータを転
送する際に、Ｘイネーブルライン（２９ａ）。
（２９ｂ）とＹイネーブルライン（３０ａ）、 （３０
ｂ）を用いるので、アンテナ開口（１ａ）〜（ｌｄ）の
数が増加するとこのＸイネーブルライン（２９ａ）、
（２９ｂ）とＹイネーブルライン（３０ａ）、 （ａｏ
ｂ）の数も増加してしまう。
ｂ）を用いるので、アンテナ開口（１ａ）〜（ｌｄ）の
数が増加するとこのＸイネーブルライン（２９ａ）、
（２９ｂ）とＹイネーブルライン（３０ａ）、 （ａｏ
ｂ）の数も増加してしまう。
さらに、データライン（１４）も各移相器制御回路（５
ａ）〜（５ｄ）に共通に接続されているので、アンテナ
開口（１ａ）〜（１ｄ）の数がアンテナ制御用データ転
送装置の外部のデータ供給回路の最大接続数を越える場
合には、その最大接続を越えないように、データライン
（１４）の数を増やす必要がある。同様のことがＸイネ
ーブルライン（２９ａ）、 （２！Ｊｂ）、 Ｙイネー
ブルライン（３０ａ）、 （３０ｂ）にもあてはまる。
ａ）〜（５ｄ）に共通に接続されているので、アンテナ
開口（１ａ）〜（１ｄ）の数がアンテナ制御用データ転
送装置の外部のデータ供給回路の最大接続数を越える場
合には、その最大接続を越えないように、データライン
（１４）の数を増やす必要がある。同様のことがＸイネ
ーブルライン（２９ａ）、 （２！Ｊｂ）、 Ｙイネー
ブルライン（３０ａ）、 （３０ｂ）にもあてはまる。
従ってアンテナ開口（ｌａ）〜（ｌｄ）の数が増加すれ
ばするほど、Ｘイネーブルライン（２９ａ）、 （２９
ｂ）とＹイネーブルシライン（３０ａ）、 （３０ｂ）
とデータライン（Ｉ４）の数が増加してしまい、Ｘイネ
ーブルライン（２９ａ）、 （２９ｂ）とＹイネーブル
ライン（３０ａ）、 （３０ｂ）と、データライン（１
４）に対応するアンテナ制御用データ転送装置の外部と
の接続量が増加してしまうという課題があった。
ばするほど、Ｘイネーブルライン（２９ａ）、 （２９
ｂ）とＹイネーブルシライン（３０ａ）、 （３０ｂ）
とデータライン（Ｉ４）の数が増加してしまい、Ｘイネ
ーブルライン（２９ａ）、 （２９ｂ）とＹイネーブル
ライン（３０ａ）、 （３０ｂ）と、データライン（１
４）に対応するアンテナ制御用データ転送装置の外部と
の接続量が増加してしまうという課題があった。
この発明は、上記のような課題を解消するためになされ
たもので、アンテナ開口（１ａ）〜（ｌｄ）の数が増加
しても、Ｘイネーブルライン（２９ａ）、 （２９ｂ）
とＹイネーブルライン（３０ａ）、 （３（ｌｂ）に対
応するアンテナ制御用データ転送装置の外部との接続を
削除でき、データライン（１４）に対応するアンテナ制
御用データ転送装置の外部との接続量を一定に保つこと
ができるアンテナ制御用データ転送装置を得ることを目
的とする。
たもので、アンテナ開口（１ａ）〜（ｌｄ）の数が増加
しても、Ｘイネーブルライン（２９ａ）、 （２９ｂ）
とＹイネーブルライン（３０ａ）、 （３（ｌｂ）に対
応するアンテナ制御用データ転送装置の外部との接続を
削除でき、データライン（１４）に対応するアンテナ制
御用データ転送装置の外部との接続量を一定に保つこと
ができるアンテナ制御用データ転送装置を得ることを目
的とする。
この発明に係るアンテナ制御用データ転送装置は、アン
テナ開口（ｌａ）〜（１ｄ）から、送信または受信する
電磁波の位相を変化させる移相器（４ａ）〜（４ｄ）を
制御する移相器制御回路（５ａ）〜（５ｄ）に、各移相
器制御回路（５ａ）〜（５ｄ）を識別するためのアドレ
スを保持するアドレス保持回路と、外部からのデータを
入力するデータ入力回路と、入力されたデータに従い処
理を行う信号処理回路（７）からのデータ出力制御信号
により１人力されたデータを外部へ出力するか、または
、出力しないかを制御するデータ出力制御回路を備え、
上記データ入力回路のデータの出力側と、上記データ出
力制御回路のデータの入力側を直接接続し、さらに、上
記複数個の移相器制御回路（５ａ）〜（５ｄ）の接続を
１個の移相器制御回路（５ａ）〜（５ｄ）と１次の移相
器制御回路（５ａ）〜（５ｄ）をデータライン（１４）
で接続し、これを順次繰り返したものである。
テナ開口（ｌａ）〜（１ｄ）から、送信または受信する
電磁波の位相を変化させる移相器（４ａ）〜（４ｄ）を
制御する移相器制御回路（５ａ）〜（５ｄ）に、各移相
器制御回路（５ａ）〜（５ｄ）を識別するためのアドレ
スを保持するアドレス保持回路と、外部からのデータを
入力するデータ入力回路と、入力されたデータに従い処
理を行う信号処理回路（７）からのデータ出力制御信号
により１人力されたデータを外部へ出力するか、または
、出力しないかを制御するデータ出力制御回路を備え、
上記データ入力回路のデータの出力側と、上記データ出
力制御回路のデータの入力側を直接接続し、さらに、上
記複数個の移相器制御回路（５ａ）〜（５ｄ）の接続を
１個の移相器制御回路（５ａ）〜（５ｄ）と１次の移相
器制御回路（５ａ）〜（５ｄ）をデータライン（１４）
で接続し、これを順次繰り返したものである。
この発明においては、移相器制御回路（５ａ）〜（５ｄ
）の内部に各移相器制御回路（５ａ）〜（５ｄ）を識別
するためのアドレスを保持するアドレス保持回路と外部
からのデータを入力するデータ入力回路と入力されたデ
ータに従い処理を行う信号処理回路（７）からのデータ
出力制御信号により、入力されたデータを外部へ出力す
るか、または、出力しないかを制御するデータ出力制御
回路を備え、上記データ入力回路のデータの出力側と上
記データ出力制御回路のデータの入力側を直接接続した
ので。
）の内部に各移相器制御回路（５ａ）〜（５ｄ）を識別
するためのアドレスを保持するアドレス保持回路と外部
からのデータを入力するデータ入力回路と入力されたデ
ータに従い処理を行う信号処理回路（７）からのデータ
出力制御信号により、入力されたデータを外部へ出力す
るか、または、出力しないかを制御するデータ出力制御
回路を備え、上記データ入力回路のデータの出力側と上
記データ出力制御回路のデータの入力側を直接接続した
ので。
アドレス保持回路に、各移相器制御回路（５ａ）〜（５
ｄ）を識別するためのアドレスの他に、すべての移相器
制御回路（５ａ）〜（５ｄ）に共通なアドレスを保持さ
せ、データにアドレスを付加することにより各移相器制
御回路（５ａ）〜（５ｄ）の内部の信号処理回路（ア）
で、アドレス保持回路の保持しているアドレスとデータ
に付加されたアドレスが一致した場合のみ処理を行えば
よいので、従来のアンテナ制御用データ転送装置のＸイ
ネーブルライン（２９ａ）。
ｄ）を識別するためのアドレスの他に、すべての移相器
制御回路（５ａ）〜（５ｄ）に共通なアドレスを保持さ
せ、データにアドレスを付加することにより各移相器制
御回路（５ａ）〜（５ｄ）の内部の信号処理回路（ア）
で、アドレス保持回路の保持しているアドレスとデータ
に付加されたアドレスが一致した場合のみ処理を行えば
よいので、従来のアンテナ制御用データ転送装置のＸイ
ネーブルライン（２９ａ）。
（２９ｂ）とＹイネーブルライン（３０ａ）、 （３ｏ
ｂ）を削除することができる。さらに、複数個の移相器
制御回路（５ａ）〜（５ｄ）の接続を、１個の移相器制
御回路（５ａ）〜（５ｄ）と１次の移相器制御回路（５
ａ）〜（５ｄ）をデータライン（１４）で接続し、これ
を順次繰り返し接続したので、アンテナ開口（ｌａ）〜
（ｌｄ）の数が増加し、移相器制御回路（５ａ）〜（５
ｄ）の数が増加しても、移相器制御回路（５ａ）〜（５
ｄ）間の接続は増加するが、データライン（１４）に対
応するアンテナ制御用データ転送装置の外部との接続量
は変化しない。
ｂ）を削除することができる。さらに、複数個の移相器
制御回路（５ａ）〜（５ｄ）の接続を、１個の移相器制
御回路（５ａ）〜（５ｄ）と１次の移相器制御回路（５
ａ）〜（５ｄ）をデータライン（１４）で接続し、これ
を順次繰り返し接続したので、アンテナ開口（ｌａ）〜
（ｌｄ）の数が増加し、移相器制御回路（５ａ）〜（５
ｄ）の数が増加しても、移相器制御回路（５ａ）〜（５
ｄ）間の接続は増加するが、データライン（１４）に対
応するアンテナ制御用データ転送装置の外部との接続量
は変化しない。
従って、アンテナ開口（ｌａ）〜（ｌｄ）の数が増加し
ても、Ｘイネーブルライン（２９ａ）、 （２９ｂ）と
Ｙイネーブルライン（３０ａ）、 （：１０ｂ）に対応
するアンテナ制御用データ転送装置の外部との接続を削
除でき、データライン（１４）に対応するアンテナ制御
用データ転送装置の外部との接続量を一定に保つことが
できる。
ても、Ｘイネーブルライン（２９ａ）、 （２９ｂ）と
Ｙイネーブルライン（３０ａ）、 （：１０ｂ）に対応
するアンテナ制御用データ転送装置の外部との接続を削
除でき、データライン（１４）に対応するアンテナ制御
用データ転送装置の外部との接続量を一定に保つことが
できる。
第１図は、この発明の一実施例である。図において、
（ｌａ）〜（ｌｄ）は電磁波を送信または受信するアン
テナ開口、 （２ａ）〜（２ｄ）はアンテナ開口（ｌａ
）〜（ｌｄ）からの電磁波の送信と受信を切り換える送
・受切換回路、（３）は送・受切換回路（２ａ）〜（２
ｄ）に送受切換信号を伝える送・受切換信号ライン（４
ａ）〜（４ｄ）は、アンテナ開口（１ａ）〜（ｌｄ）よ
り送信または受信する電磁波の位相を変化させる移相器
、 （５ａ）〜（５ｄ）は、移相器（４ａ）〜（４ｄ）
によって変化させる電磁波の位相の変化量を制御する移
相器制御回路（１４）は各移相器制御回路（５ａ）〜（
５ｄ）に移相器（４ａ）〜（４ｄ）を制御するためのデ
ータを転送するデータライン、 （１５）は各移相器制
御回路（５ａ）〜（５ｂ）が、データライン（１４）か
らのデータをラッチしたり、処理を行う場合のトリガに
なるクロツクを伝えるクロックライン、 （１６）は各
移相器制御回路（５ａ）〜（５ｄ）をリセットするため
のリセット信号を伝えるリセットラインである。
（ｌａ）〜（ｌｄ）は電磁波を送信または受信するアン
テナ開口、 （２ａ）〜（２ｄ）はアンテナ開口（ｌａ
）〜（ｌｄ）からの電磁波の送信と受信を切り換える送
・受切換回路、（３）は送・受切換回路（２ａ）〜（２
ｄ）に送受切換信号を伝える送・受切換信号ライン（４
ａ）〜（４ｄ）は、アンテナ開口（１ａ）〜（ｌｄ）よ
り送信または受信する電磁波の位相を変化させる移相器
、 （５ａ）〜（５ｄ）は、移相器（４ａ）〜（４ｄ）
によって変化させる電磁波の位相の変化量を制御する移
相器制御回路（１４）は各移相器制御回路（５ａ）〜（
５ｄ）に移相器（４ａ）〜（４ｄ）を制御するためのデ
ータを転送するデータライン、 （１５）は各移相器制
御回路（５ａ）〜（５ｂ）が、データライン（１４）か
らのデータをラッチしたり、処理を行う場合のトリガに
なるクロツクを伝えるクロックライン、 （１６）は各
移相器制御回路（５ａ）〜（５ｄ）をリセットするため
のリセット信号を伝えるリセットラインである。
第２図は、この発明の一実施例の移相器制御回路（５ａ
）〜（５ｄ）の内部構成図である。（６）は移相器（４
ａ）〜（４ｄ）によって変化させる電磁波の位相の変化
量つまり位相データを保持する位相データ保持回路、（
７）はデータライン（１４）からのデータに従い処理を
行う信号処理回路、（８）は各移相器制御回路（５ａ）
〜（５ｄ）を識別するためのアドレスを保持するアドレ
ス保持回路、（９）は各移相器制御回路（５ａ）〜（５
ｄ）に対応するアンテナ開口（ｌａ）〜（１ｄ）の座標
を保持する座標保持回路、 （１０）は信号処理回路（
７）が、データライン（１４）からのデータに従い、電
磁波の位相の変化量を計算する時に使用する位相係数を
保持する位相係数保持回路、 （１１）は各アンテナ開
口（ｌａ）〜（ｌｄ）の電磁波の伝送系の電気長のバラ
ツキ等による計算値との誤差を補正するための補正デー
タを保持する補正データ保持回路、 （１２）はデータ
ライン（１４）により外部からデータを入力するデータ
入力回路、 （１３）は信号処理回路（７）からのデー
タ出力制御信号により、データ入力回路（１２）からの
人力されたデータを外部へ出力するか出力しないかを制
御するデータ出力制御回路である。
）〜（５ｄ）の内部構成図である。（６）は移相器（４
ａ）〜（４ｄ）によって変化させる電磁波の位相の変化
量つまり位相データを保持する位相データ保持回路、（
７）はデータライン（１４）からのデータに従い処理を
行う信号処理回路、（８）は各移相器制御回路（５ａ）
〜（５ｄ）を識別するためのアドレスを保持するアドレ
ス保持回路、（９）は各移相器制御回路（５ａ）〜（５
ｄ）に対応するアンテナ開口（ｌａ）〜（１ｄ）の座標
を保持する座標保持回路、 （１０）は信号処理回路（
７）が、データライン（１４）からのデータに従い、電
磁波の位相の変化量を計算する時に使用する位相係数を
保持する位相係数保持回路、 （１１）は各アンテナ開
口（ｌａ）〜（ｌｄ）の電磁波の伝送系の電気長のバラ
ツキ等による計算値との誤差を補正するための補正デー
タを保持する補正データ保持回路、 （１２）はデータ
ライン（１４）により外部からデータを入力するデータ
入力回路、 （１３）は信号処理回路（７）からのデー
タ出力制御信号により、データ入力回路（１２）からの
人力されたデータを外部へ出力するか出力しないかを制
御するデータ出力制御回路である。
上記のように構成されたアンテナ制御用データ転送装置
の動作について説明する。初期状態の場合、各移相器制
御回路（５ａ）〜（５ｄ）に各移相器制御回路（５ａ）
〜（５ｄ）を識別するためのアドレスを転送する。初期
状態ですべての移相器制御回路（５ａ）〜（５ｄ）に同
じデータを転送すると、すべての移相器制御回路（５ａ
）〜（５ｄ）の信号処理回路（７）が同じ処理をするの
で、すべての移相器制御回路（５ａ）〜（５ｄ）のアド
レス保持回路（８）に同じアドレスが保持されてしまう
。従って、各移相器制御回路（５ａ）〜（５ｄ）のアド
レス保持回路（８）に個別のアドレスを保持させるため
には、まず、リセットライン（１６）にリセット信号を
供給し、各移相器制御回路（５ａ）〜（５ｄ）をリセッ
トし、信号処理回路（７）からのデータ出力制御信号に
より、データ出力制御回路（１３）が、データを出力し
ない状態にする。この状態でアンテナ制御用データ転送
装置の外部より１番のアドレスを保持させるためのデー
タをデータライン（１４）に供給すれば、移相器制御回
路（５ａ）にはデータ入力回路（１２）を介してこの１
番のアドレスを保持させるためのデータが入力されるの
で、信号処理回路（７）の処理によって、移相器制御回
路（５ａ）のアドレス保持回路（８）に、１番のアドレ
スが保持される。しかし、移相器制御回路（５ａ）のデ
ータ出力制御回路（１３）は、入力された１番のアドレ
スを保持させるためのデータを出力しないため、他の移
相器制御回路（５ａ）〜（５ｄ）には、１番のアドレス
を保持させるためのデータは入力されない。
の動作について説明する。初期状態の場合、各移相器制
御回路（５ａ）〜（５ｄ）に各移相器制御回路（５ａ）
〜（５ｄ）を識別するためのアドレスを転送する。初期
状態ですべての移相器制御回路（５ａ）〜（５ｄ）に同
じデータを転送すると、すべての移相器制御回路（５ａ
）〜（５ｄ）の信号処理回路（７）が同じ処理をするの
で、すべての移相器制御回路（５ａ）〜（５ｄ）のアド
レス保持回路（８）に同じアドレスが保持されてしまう
。従って、各移相器制御回路（５ａ）〜（５ｄ）のアド
レス保持回路（８）に個別のアドレスを保持させるため
には、まず、リセットライン（１６）にリセット信号を
供給し、各移相器制御回路（５ａ）〜（５ｄ）をリセッ
トし、信号処理回路（７）からのデータ出力制御信号に
より、データ出力制御回路（１３）が、データを出力し
ない状態にする。この状態でアンテナ制御用データ転送
装置の外部より１番のアドレスを保持させるためのデー
タをデータライン（１４）に供給すれば、移相器制御回
路（５ａ）にはデータ入力回路（１２）を介してこの１
番のアドレスを保持させるためのデータが入力されるの
で、信号処理回路（７）の処理によって、移相器制御回
路（５ａ）のアドレス保持回路（８）に、１番のアドレ
スが保持される。しかし、移相器制御回路（５ａ）のデ
ータ出力制御回路（１３）は、入力された１番のアドレ
スを保持させるためのデータを出力しないため、他の移
相器制御回路（５ａ）〜（５ｄ）には、１番のアドレス
を保持させるためのデータは入力されない。
次に１番のアドレスを保持している移相器制御回路（５
ａ）に対し、アドレス再保持禁止のデータとデータ出力
制御信号の解除のデータを転送する。そして、２番のア
ドレスを保持させるためのデータを転送すれば、移相器
制御回路（５ａ）に、データ入力回路（１２）を介して
２番のアドレスを保持させるためのデータは入力される
が、アドレス再保持禁止のデータを入力した後であるの
で、移相器制御回路（５ａ）は２番のアドレスを保持せ
ず１番のアドレスを保持し続ける。また移相器制御回路
（５ａ）がデータ出力制御信号の解除のデータを入力し
た後であるので、信号処理回路（７）からのデータ出力
制御信号が解除され、データ出力制御回路（１３）はデ
ータを出力する状態になる。従って、移相器制御回路（
５ａ）のデータ入力回路（１２）からデータ出力制御回
路（１３）へ伝えられる２番のアドレスを保持させるた
めのデータは、データライン（１４）を介して次の移相
器制御回路（５ｂ）に、移相器制御回路（５ｂ）のデー
タ入力回路（１２）を介して入力される。よって移相器
制御回路（５ｂ）のアドレス保持回路（８）には、２番
のアドレスが保持される。しかし移相器制御回路（５ｂ
）には、まだ、データ出力制御信号の解除のデータが転
送されていないので、移相器制御回路（５ｂ）のデータ
出力制御回路（１３）から２番のアドレスを保持させる
ためのデータは出力されない。そして、２番のアドレス
を保持している移相器制御回路（５ｂ）に対し、アドレ
ス再保持禁止のデータとデータ出力制御信号の解除のデ
ータを転送し、新たなアドレスが保持されないようにす
るとともに、データ出力制御回路（１３）をデータを出
力する状態にする。
ａ）に対し、アドレス再保持禁止のデータとデータ出力
制御信号の解除のデータを転送する。そして、２番のア
ドレスを保持させるためのデータを転送すれば、移相器
制御回路（５ａ）に、データ入力回路（１２）を介して
２番のアドレスを保持させるためのデータは入力される
が、アドレス再保持禁止のデータを入力した後であるの
で、移相器制御回路（５ａ）は２番のアドレスを保持せ
ず１番のアドレスを保持し続ける。また移相器制御回路
（５ａ）がデータ出力制御信号の解除のデータを入力し
た後であるので、信号処理回路（７）からのデータ出力
制御信号が解除され、データ出力制御回路（１３）はデ
ータを出力する状態になる。従って、移相器制御回路（
５ａ）のデータ入力回路（１２）からデータ出力制御回
路（１３）へ伝えられる２番のアドレスを保持させるた
めのデータは、データライン（１４）を介して次の移相
器制御回路（５ｂ）に、移相器制御回路（５ｂ）のデー
タ入力回路（１２）を介して入力される。よって移相器
制御回路（５ｂ）のアドレス保持回路（８）には、２番
のアドレスが保持される。しかし移相器制御回路（５ｂ
）には、まだ、データ出力制御信号の解除のデータが転
送されていないので、移相器制御回路（５ｂ）のデータ
出力制御回路（１３）から２番のアドレスを保持させる
ためのデータは出力されない。そして、２番のアドレス
を保持している移相器制御回路（５ｂ）に対し、アドレ
ス再保持禁止のデータとデータ出力制御信号の解除のデ
ータを転送し、新たなアドレスが保持されないようにす
るとともに、データ出力制御回路（１３）をデータを出
力する状態にする。
このように、すべての移相器制御回路（５ａ）〜（５ｂ
）をリセットした後に、ｉ番（ｉ＝１．２．３．・・・
）のアドレスを保持させるためのデータを転送し、そし
て、ｉ番のアドレスを保持する移相器制御回路（５ａ）
〜（５ｄ）に対しアドレス再保持禁止のデータとデータ
出力制御信号の解除のデータを転送することを順次繰り
返せば、各移相器制御回路（５ａ）〜（５ｄ）のアドレ
ス保持回路（８）に個別のアドレスを保持させることが
できる。また、各アンテナ開口（ｌａ）〜（ｌｄ）の座
標や各アンテナ開口（ｌａ） 〜（ｌｄ）に対応する補
正データを、各移相器制御回路（５ａ）〜（５ｄ）内部
の座標保持回路（９）や補正データ保持回路（１１）に
保持するためなどの様に各移相器制御回路（５ａ）〜（
５ｄ）に個別のデータを転送する場合には各個別のデー
タに転送したい移相器制御回路（５ａ）〜（５ｄ）のア
ドレスを付加して転送すればよい。各移相器制御回路（
５ａ）〜（５ｄ）では、アドレス保持回路（８）に保持
されているアドレスと転送されたデータに付加されてい
るアドレスとが一致した時のみ処理を行うからである。
）をリセットした後に、ｉ番（ｉ＝１．２．３．・・・
）のアドレスを保持させるためのデータを転送し、そし
て、ｉ番のアドレスを保持する移相器制御回路（５ａ）
〜（５ｄ）に対しアドレス再保持禁止のデータとデータ
出力制御信号の解除のデータを転送することを順次繰り
返せば、各移相器制御回路（５ａ）〜（５ｄ）のアドレ
ス保持回路（８）に個別のアドレスを保持させることが
できる。また、各アンテナ開口（ｌａ）〜（ｌｄ）の座
標や各アンテナ開口（ｌａ） 〜（ｌｄ）に対応する補
正データを、各移相器制御回路（５ａ）〜（５ｄ）内部
の座標保持回路（９）や補正データ保持回路（１１）に
保持するためなどの様に各移相器制御回路（５ａ）〜（
５ｄ）に個別のデータを転送する場合には各個別のデー
タに転送したい移相器制御回路（５ａ）〜（５ｄ）のア
ドレスを付加して転送すればよい。各移相器制御回路（
５ａ）〜（５ｄ）では、アドレス保持回路（８）に保持
されているアドレスと転送されたデータに付加されてい
るアドレスとが一致した時のみ処理を行うからである。
また、すべての移相器制御回路（ｌａ）〜（１ｄ）に共
通なデータを転送する場合には、予め各移相器制御回路
（５ａ）〜（５ｄ）のアドレス保持回路（８）に保持さ
せておく共通アドレスを付加して、転送すればよい。
通なデータを転送する場合には、予め各移相器制御回路
（５ａ）〜（５ｄ）のアドレス保持回路（８）に保持さ
せておく共通アドレスを付加して、転送すればよい。
ところで、アンテナ開口（ｌａ）〜（ｌｄ）全体から送
信または受信する電磁波のビームを所望の方向に向ける
ための動作は、所望のビーム方向の単位方向ベクトルＤ
の各成分のデータに、共通アドレスを付加して転送すれ
ば、以後の各移相器制御回路（５ａ）〜（５ｄ）の動作
は、従来の装置と同一である。
信または受信する電磁波のビームを所望の方向に向ける
ための動作は、所望のビーム方向の単位方向ベクトルＤ
の各成分のデータに、共通アドレスを付加して転送すれ
ば、以後の各移相器制御回路（５ａ）〜（５ｄ）の動作
は、従来の装置と同一である。
このように、アンテナ開口（ｌａ）〜（ｌｄ）全体から
送信する電磁波のビームを所望の方向に向けるために、
各移相器制御回路（５ａ）〜（５ｄ）にデータを転送す
る際に、従来の装置のＸイネーブルライン（２９ａ）、
（２９ｂ）とＹイネーブルライン（３０ａ）、 （３
０ｂ）を必要とせず、またアンテナ開口（１ａ）〜（１
ｄ）の数の増加に対しては、各移相器制御回路（５ａ）
〜（５ｄ）間の接続で対処できるので、アンテナ開口（
１ａ）〜（１ｄ）の数が増加しても、Ｘイネーブルライ
ン（２９ａ）（２９ｂ）とＹイネーブルライン（３０ａ
）、 （３０ｂ）に対応するアンテナ制御用データ転送
装置の外部との接続を削除でき、データライン（１４）
に対応するアンテナ制御用データ転送装置の外部との接
続量を一定に保つことができる。
送信する電磁波のビームを所望の方向に向けるために、
各移相器制御回路（５ａ）〜（５ｄ）にデータを転送す
る際に、従来の装置のＸイネーブルライン（２９ａ）、
（２９ｂ）とＹイネーブルライン（３０ａ）、 （３
０ｂ）を必要とせず、またアンテナ開口（１ａ）〜（１
ｄ）の数の増加に対しては、各移相器制御回路（５ａ）
〜（５ｄ）間の接続で対処できるので、アンテナ開口（
１ａ）〜（１ｄ）の数が増加しても、Ｘイネーブルライ
ン（２９ａ）（２９ｂ）とＹイネーブルライン（３０ａ
）、 （３０ｂ）に対応するアンテナ制御用データ転送
装置の外部との接続を削除でき、データライン（１４）
に対応するアンテナ制御用データ転送装置の外部との接
続量を一定に保つことができる。
次に第３図のように、移相器制御回路（５ａ）〜（５ｄ
）の内部に、内部クロック発生回路（１７）を設はり場
合について説明する。この場合、クロックライン（１５
）より供給されるクロックは、クロックライン（１５）
の長さ的な制約により、クロックの周波数が数ＭＨｚ程
度に制限されてしまうが、内部クロック発生回路（１７
）で発生する内部クロックは、その使用を移相器制御回
路（５ａ）〜（５ｄ）の内部に限られるので周波数を数
十ＭＨｚ程度程度心高ことができる。従って、この内部
クロックを、データ人力後の信号処理回路（７）の処理
に使用すれば、信号処理回路（７）の処理速度を上げる
ことができるという効果が得られる。
）の内部に、内部クロック発生回路（１７）を設はり場
合について説明する。この場合、クロックライン（１５
）より供給されるクロックは、クロックライン（１５）
の長さ的な制約により、クロックの周波数が数ＭＨｚ程
度に制限されてしまうが、内部クロック発生回路（１７
）で発生する内部クロックは、その使用を移相器制御回
路（５ａ）〜（５ｄ）の内部に限られるので周波数を数
十ＭＨｚ程度程度心高ことができる。従って、この内部
クロックを、データ人力後の信号処理回路（７）の処理
に使用すれば、信号処理回路（７）の処理速度を上げる
ことができるという効果が得られる。
次に第４図のように、クロックライン（１５）もデータ
ライン（１４）と同様に、移相器制御回路（５ａ）〜（
５ｄ）間を接続するようにし、第５図のように、移相器
制御回路（５ａ）〜（５ｄ）の内部に、データ入力回路
（１２）に対応するようにクロック入力回路（１８）と
データ出力制御回路（１３）に対応するようにクロック
出力制御回路（１９）を設けた場合について説明する。
ライン（１４）と同様に、移相器制御回路（５ａ）〜（
５ｄ）間を接続するようにし、第５図のように、移相器
制御回路（５ａ）〜（５ｄ）の内部に、データ入力回路
（１２）に対応するようにクロック入力回路（１８）と
データ出力制御回路（１３）に対応するようにクロック
出力制御回路（１９）を設けた場合について説明する。
この場合、データが各移相器制御回路（５ａ）〜（５ｄ
）内部のデータ入力回路（１２）とデータ出力制御回路
（１３）を通過する際の時間的な遅れによるクロックと
のずれを、クロックも各移相器制御回路（５ａ）〜（５
ｄ）内部のクロック入力回路（１８）とクロック出力制
御回路（１９）を通過するため、同様な遅れが生じ、解
消できるという効果が得られるとともに、アンテナ開口
（Ｉａ）〜（Ｉｄ）の数が増加しても、クロックライン
（Ｉ５）に対応するアンテナ制御用データ転送装置の外
部との接続量を一定に保つことができるという効果が得
られる。
）内部のデータ入力回路（１２）とデータ出力制御回路
（１３）を通過する際の時間的な遅れによるクロックと
のずれを、クロックも各移相器制御回路（５ａ）〜（５
ｄ）内部のクロック入力回路（１８）とクロック出力制
御回路（１９）を通過するため、同様な遅れが生じ、解
消できるという効果が得られるとともに、アンテナ開口
（Ｉａ）〜（Ｉｄ）の数が増加しても、クロックライン
（Ｉ５）に対応するアンテナ制御用データ転送装置の外
部との接続量を一定に保つことができるという効果が得
られる。
次に、第７図のように移相器制御回路（５ａ）〜（５ｄ
）の内部にデータ遅延回路（２ｏ）を設け、第８図のよ
うにデータ自身にデータ部（２２）とクロック部（２１
）を持たせた場合について説明する。この場合第８図の
上段の図つまり、データ入力回路（１２）から信号処理
回路（７）へのデータに対し、第８図の下段の図つまり
、データ遅延回路（２０）から信号処理回路（７）への
データは、データ遅延回路（２０）によって遅れるため
、上段の図のデータ部と下段の図のクロック部が時間的
に一致する。従って、このクロック部を従来のクロック
として使用すれば、第６図のようにクロックライン（１
５）を削除できるという効果が得られる。
）の内部にデータ遅延回路（２ｏ）を設け、第８図のよ
うにデータ自身にデータ部（２２）とクロック部（２１
）を持たせた場合について説明する。この場合第８図の
上段の図つまり、データ入力回路（１２）から信号処理
回路（７）へのデータに対し、第８図の下段の図つまり
、データ遅延回路（２０）から信号処理回路（７）への
データは、データ遅延回路（２０）によって遅れるため
、上段の図のデータ部と下段の図のクロック部が時間的
に一致する。従って、このクロック部を従来のクロック
として使用すれば、第６図のようにクロックライン（１
５）を削除できるという効果が得られる。
次に、第９図のように移相器制御回路（５ａ）〜（５ｄ
）内部の内部クロック発生回路（１７）とデータ遅延回
路（２０）とを接続し、第１Ｏ図のように、データ遅延
回路（２０）内部にクロック部検出回路（２３）と周期
カウンタ回路（２４）とラッチクロック発生回路（２５
）を設けた場合について説明する。この場合。
）内部の内部クロック発生回路（１７）とデータ遅延回
路（２０）とを接続し、第１Ｏ図のように、データ遅延
回路（２０）内部にクロック部検出回路（２３）と周期
カウンタ回路（２４）とラッチクロック発生回路（２５
）を設けた場合について説明する。この場合。
クロック部検出回路（２３）がデータの各クロック部の
検出し、クロック部検出信号を発生する。そして１周期
カウンタ回路（２４）では、内部クロック発生回路（１
７）からの内部クロックをもとに、クロック部検出回路
（２３）からのクロック部検出信号間の周期をカウント
する。ラッチクロック発生回路（２５）は１周期カウン
タ回路（２４）からのクロック部検出信号間の周期のカ
ウント数と、クロック部検出回路（２３）からのクロッ
ク部検出信号より、クロック部検出信号を受けてから２
周期カウント数の約半分の時間経過時に、データのクロ
ック部に相当するラッチクロックを発生する。これによ
りデータ遅延回路（２０）からのクロック部に相当する
ラッチクロック発生の遅延時間がデータのりａ７り部の
周期の約半分になるので、データのクロック部の周期が
任意に変化しても遅延時間もその約半分になりデータの
クロック部の任意の周期に対応できるという効果が得ら
れる。
検出し、クロック部検出信号を発生する。そして１周期
カウンタ回路（２４）では、内部クロック発生回路（１
７）からの内部クロックをもとに、クロック部検出回路
（２３）からのクロック部検出信号間の周期をカウント
する。ラッチクロック発生回路（２５）は１周期カウン
タ回路（２４）からのクロック部検出信号間の周期のカ
ウント数と、クロック部検出回路（２３）からのクロッ
ク部検出信号より、クロック部検出信号を受けてから２
周期カウント数の約半分の時間経過時に、データのクロ
ック部に相当するラッチクロックを発生する。これによ
りデータ遅延回路（２０）からのクロック部に相当する
ラッチクロック発生の遅延時間がデータのりａ７り部の
周期の約半分になるので、データのクロック部の周期が
任意に変化しても遅延時間もその約半分になりデータの
クロック部の任意の周期に対応できるという効果が得ら
れる。
次に１２図のように、移相器制御回路（５ａ）〜（５ｄ
）内部にリセットモード識別回路（２６）と強制出力モ
ード識別回路（２７）を設けた場合について説明するこ
の場合、各移相器制御回路（５ａ）〜（５ｄ）に、デー
タとして、リセットモードが入力されると、リセットモ
ード識別回路（２６）により、移相器制御回路（５ａ）
〜（５ｄ）全体がリセットされる。、また、各移相器制
御回路（５ａ）〜（５ｄ）にデータとして２強制出力モ
ードが人力されると１強制出力モード識別回路は、信号
処理回路（７）からのデータ出力制御信号に無関係にデ
ータ出力制御回路（１３）をデータを出力する状態にす
る。従って、すべての移相器制御回路（５ａ）〜（５ｄ
）に強制出力モードのデータが行き渡る迄１強制出力モ
ードのデータを繰り返し転送すれば、すべての移相器制
御回路（５ａ）〜（５ｄ）のデータ出力制御回路（１３
）は、データを出力する状態になるので、この時、デー
タとしてリセットモードを転送すれば、すべての移相器
制御回路（５ａ）〜（５ｄ）をリセットすることができ
る。
）内部にリセットモード識別回路（２６）と強制出力モ
ード識別回路（２７）を設けた場合について説明するこ
の場合、各移相器制御回路（５ａ）〜（５ｄ）に、デー
タとして、リセットモードが入力されると、リセットモ
ード識別回路（２６）により、移相器制御回路（５ａ）
〜（５ｄ）全体がリセットされる。、また、各移相器制
御回路（５ａ）〜（５ｄ）にデータとして２強制出力モ
ードが人力されると１強制出力モード識別回路は、信号
処理回路（７）からのデータ出力制御信号に無関係にデ
ータ出力制御回路（１３）をデータを出力する状態にす
る。従って、すべての移相器制御回路（５ａ）〜（５ｄ
）に強制出力モードのデータが行き渡る迄１強制出力モ
ードのデータを繰り返し転送すれば、すべての移相器制
御回路（５ａ）〜（５ｄ）のデータ出力制御回路（１３
）は、データを出力する状態になるので、この時、デー
タとしてリセットモードを転送すれば、すべての移相器
制御回路（５ａ）〜（５ｄ）をリセットすることができ
る。
従って、第１．１図のように、リセットライン（１６）
を削除できるという効果が得られる。
を削除できるという効果が得られる。
次に第１３図のように送・受切換信号ライン（３）を各
移相器制御回路（５ａ）〜（５ｄ）に接続し、さらに第
１４図のように、この送・受切換信号ライン（３）を各
移相器制御回路（５ａ）〜（５ｄ）内部の位相データ保
持回路（６）に接続した場合について説明する。
移相器制御回路（５ａ）〜（５ｄ）に接続し、さらに第
１４図のように、この送・受切換信号ライン（３）を各
移相器制御回路（５ａ）〜（５ｄ）内部の位相データ保
持回路（６）に接続した場合について説明する。
この場合、すべての移相器制御回路（５ａ）〜（５ｄ）
内部の位相データ保持回路（６）に送・受切換信号ライ
ン（３）が共通に接続されるので、送・受切換信号を使
用して、信号処理回路（７）が処理した位相データを位
相データ保持回路（６）に保持すれば、すべての移相器
制御回路（５ａ）〜（５ｄ）の位相データ保持回路（６
）に位相データを同時に保持できる。従って各移相器制
御回路（５ａ）〜（５ｄ）をデータが通過する度に、デ
ータが遅延することによる２位相データの保持タイミン
グがずれるという課題を解消できるという効果が得られ
る。
内部の位相データ保持回路（６）に送・受切換信号ライ
ン（３）が共通に接続されるので、送・受切換信号を使
用して、信号処理回路（７）が処理した位相データを位
相データ保持回路（６）に保持すれば、すべての移相器
制御回路（５ａ）〜（５ｄ）の位相データ保持回路（６
）に位相データを同時に保持できる。従って各移相器制
御回路（５ａ）〜（５ｄ）をデータが通過する度に、デ
ータが遅延することによる２位相データの保持タイミン
グがずれるという課題を解消できるという効果が得られ
る。
次に第１５図のように複数個の移相器制御回路（５ａ）
〜（５ｄ）の接続を複数系統並べ、各系統間の対応する
データライン（１４）を互いに接続した場合について説
明する。この場合、第１５図のように、移相器制御回路
（５ａ）、 （５ｂ）の系と、移相器制御回路（５Ｃ）
、 （５ｄ）の系の２系統の各対応するデータライン（
１４）を互いに接続する。例えば移相器制御回路（５ａ
）への入力側のデータライン（１４）と移相器制御回路
（５Ｃ）への入力側のデータライン（１４）を接続し移
相器制御回路（５ｂ）への入力側のデータライン（Ｉ４
）と移相器制御回路（５ｄ）への入力側のデータライン
（１４）を接続する。このようにすれば対応する移相器
制御回路（５ａ）〜（５ｄ）の１個が故障しても。
〜（５ｄ）の接続を複数系統並べ、各系統間の対応する
データライン（１４）を互いに接続した場合について説
明する。この場合、第１５図のように、移相器制御回路
（５ａ）、 （５ｂ）の系と、移相器制御回路（５Ｃ）
、 （５ｄ）の系の２系統の各対応するデータライン（
１４）を互いに接続する。例えば移相器制御回路（５ａ
）への入力側のデータライン（１４）と移相器制御回路
（５Ｃ）への入力側のデータライン（１４）を接続し移
相器制御回路（５ｂ）への入力側のデータライン（Ｉ４
）と移相器制御回路（５ｄ）への入力側のデータライン
（１４）を接続する。このようにすれば対応する移相器
制御回路（５ａ）〜（５ｄ）の１個が故障しても。
他方の移相器制御回路（５ａ）〜（５ｄ）から１次の対
応する移相器制御回路（５ａ）〜（５ｄ）へデータを転
送することができるので、１個の移相器制御回路（５ａ
）〜（５ｄ）の故障によって、アンテナ制御用データ転
送装置全系が動作できなくなるという課題を解消できる
という効果が得られる。
応する移相器制御回路（５ａ）〜（５ｄ）へデータを転
送することができるので、１個の移相器制御回路（５ａ
）〜（５ｄ）の故障によって、アンテナ制御用データ転
送装置全系が動作できなくなるという課題を解消できる
という効果が得られる。
次に第１６図のように、複数個の移相器制御回路（５ａ
）〜（５ｄ）の接続を複数系統並べ、各系統に対して、
送・受切換信号ライン（３ａ）、 （３ｂ）を独立に接
続し、さらに、第１７図のように送・受切換信号ライン
（３ａ）、 （３ｂ）を各移相器制御回路（５ａ）〜（
５ｄ）の内部のアドレス保持回路（８）に接続した場合
について説明する。この場合、各移相器制御回路（５ａ
）〜（５ｄ）に個別のアドレスを保持させる場合、移相
器制御回路（５ａ）〜（５ｄ）の各系統に独立に接続さ
れる送・受切換信号ライン（３ａ）、 （３ｂ）の送・
受切換信号を利用し、１つの系のみをアドレス保持可能
にしその他の系をアドレス保持不可能にし、これを各県
について繰り返せば、各県の対応する移相器制御回路（
５ａ）〜（５ｄ）にも同じアドレスではなく個別のアド
レスを保持させることができるという効果が得られる。
）〜（５ｄ）の接続を複数系統並べ、各系統に対して、
送・受切換信号ライン（３ａ）、 （３ｂ）を独立に接
続し、さらに、第１７図のように送・受切換信号ライン
（３ａ）、 （３ｂ）を各移相器制御回路（５ａ）〜（
５ｄ）の内部のアドレス保持回路（８）に接続した場合
について説明する。この場合、各移相器制御回路（５ａ
）〜（５ｄ）に個別のアドレスを保持させる場合、移相
器制御回路（５ａ）〜（５ｄ）の各系統に独立に接続さ
れる送・受切換信号ライン（３ａ）、 （３ｂ）の送・
受切換信号を利用し、１つの系のみをアドレス保持可能
にしその他の系をアドレス保持不可能にし、これを各県
について繰り返せば、各県の対応する移相器制御回路（
５ａ）〜（５ｄ）にも同じアドレスではなく個別のアド
レスを保持させることができるという効果が得られる。
次に第１８図のように複数個の移相器制御回路（５ａ）
〜（５ｄ）の接続を複数系統並べ、各系統間の対応する
移相器制御回路（５ａ）〜（５ｄ）に、各系統からのデ
ータライン（１４ａ）、 （１４ｂ）を独立に接続し、
さらに第１９図のように、各移相器制御回路（５ａ）〜
（５ｄ）の内部に各系統のデータライン（１４ａ）、
（１４ｂ）からの異常データを排除し、データ入力回路
（１２）へ正常なデータを伝える異常データ排除回路（
２８）を設けた場合について説明する。この場合、ある
移相器制御回路（５ａ）〜（５ｄ）へのある系統からの
データが、データライン（１４ａ）、 （１４ｂ）の断
線や、グランドとのショート、または、１つ手前の移相
器制御回路（５ａ）〜（５ｄ）の故障等によって、異常
データとなった場合にも、別の系統から正常なデータが
独立に入力されるために、異常データによって正常デー
タが干渉されることもなく、また、異常データ排除回路
（２８）によってデータ入力回路（１２）には正常デー
タのみが伝えられるので、１カ所の故障等によって異常
データが発生してもアンテナ制御用データ転送装置全体
への異常データの拡大を防ぐことができるという効果が
得られる。
〜（５ｄ）の接続を複数系統並べ、各系統間の対応する
移相器制御回路（５ａ）〜（５ｄ）に、各系統からのデ
ータライン（１４ａ）、 （１４ｂ）を独立に接続し、
さらに第１９図のように、各移相器制御回路（５ａ）〜
（５ｄ）の内部に各系統のデータライン（１４ａ）、
（１４ｂ）からの異常データを排除し、データ入力回路
（１２）へ正常なデータを伝える異常データ排除回路（
２８）を設けた場合について説明する。この場合、ある
移相器制御回路（５ａ）〜（５ｄ）へのある系統からの
データが、データライン（１４ａ）、 （１４ｂ）の断
線や、グランドとのショート、または、１つ手前の移相
器制御回路（５ａ）〜（５ｄ）の故障等によって、異常
データとなった場合にも、別の系統から正常なデータが
独立に入力されるために、異常データによって正常デー
タが干渉されることもなく、また、異常データ排除回路
（２８）によってデータ入力回路（１２）には正常デー
タのみが伝えられるので、１カ所の故障等によって異常
データが発生してもアンテナ制御用データ転送装置全体
への異常データの拡大を防ぐことができるという効果が
得られる。
なお、上記実施例では、アンテナ開口（１ａ）〜（ｌｄ
）や移相器制御回路（５ａ）〜（５ｄ）等を４個で説明
したが、任意の数でも同様の効果が得られる。
）や移相器制御回路（５ａ）〜（５ｄ）等を４個で説明
したが、任意の数でも同様の効果が得られる。
また、上記実施例では、各移相器制御回路（５ａ）〜（
５ｄ）のアドレスを、１番、２番と説明したが２重複し
ない任意の番号を任意に並べても同様の効果が得られる
。
５ｄ）のアドレスを、１番、２番と説明したが２重複し
ない任意の番号を任意に並べても同様の効果が得られる
。
また、上記実施例では、データのクロック部を立上がり
のクロックとして説明したが、立下がりのクロックの場
合も同様の効果が得られる。
のクロックとして説明したが、立下がりのクロックの場
合も同様の効果が得られる。
また、ｈ記実施例では、データのクロック部とデータ部
の時間的割合がほぼｌ：１の割合になっているが、動作
可能な範囲において、任意の割合でも同様の効果が得ら
れる。
の時間的割合がほぼｌ：１の割合になっているが、動作
可能な範囲において、任意の割合でも同様の効果が得ら
れる。
また、上記実施例では、データ遅延回路（２０）の遅延
時間がデータのクロック部とデータ部がほぼ市なるよう
になっているが、動作可能な範囲において１任意の遅延
時間でも同様の効果が得られるまた。上記実施例では、
データ遅延回路（２０）からのラッチクロック発生の遅
延時間がデータのクロック部の周期の約半分となってい
るが、動作可能な範囲において、任意の遅延時間でも同
様の効果が得られる。
時間がデータのクロック部とデータ部がほぼ市なるよう
になっているが、動作可能な範囲において１任意の遅延
時間でも同様の効果が得られるまた。上記実施例では、
データ遅延回路（２０）からのラッチクロック発生の遅
延時間がデータのクロック部の周期の約半分となってい
るが、動作可能な範囲において、任意の遅延時間でも同
様の効果が得られる。
また、上記実施例では、複数個の移相器制御回路（５ａ
）〜（５ｄ）の接続の系を２系統で説明したが。
）〜（５ｄ）の接続の系を２系統で説明したが。
任意の系統数の場合にも同様の効果が得られる。
以上のように、この発明によれば、移相器制御回路（５
ａ）〜（５ｄ）に、各移相器制御回路（５ａ）〜（５ｄ
）を識別するためのアドレスを保持するアドレス保持回
路（８）と、外部からのデータを人力する入力回路（１
２）と、入力されたデータに従い処理を行う信号処理回
路（７）からのデータ出力制御信号により入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路（１３）を備え、上記データ入
力回路（１２）のデータの出力側と上記データ出力制御
回路（１３）のデータの入力端を直接接続し、さらに、
上記複数個の移相器制御回路（５ａ）〜（５ｄ）の接続
を１個の移相器制御回路（５ａ）〜（５ｄ）と１次の移
相器制御回路（５ａ）〜（５ｄ）をデータライン（１４
）で接続し、これを順次繰り返し接続したので、各移相
器制御回路（５ａ）〜（５ｄ）のアドレス保持回路（８
）の保持しているアドレスと、データに付加されたアド
レスが一致した場合に、信号処理回路（７）は、処理を
行えばよいので、従来の装置のＸイネーブルライン（２
９ａ）、 （２９ｂ）とＹイネ−フルライン（３０ａ）
、 （３０ｂ）を削除することができるという効果があ
るとともに、さらにアンテナ開口（１ａ）〜（Ｉｄ）の
数が増加して移相器制御回路（５ａ）〜（５ｄ）の数が
増加しても、移相器制御回路（５ａ）〜（５ｄ）間の接
続を増やすことで対処できるので、データライン（１４
）に対応するアンテナ制御用データ転送装置の外部との
接続量を一定に保つことができるという効果がある。
ａ）〜（５ｄ）に、各移相器制御回路（５ａ）〜（５ｄ
）を識別するためのアドレスを保持するアドレス保持回
路（８）と、外部からのデータを人力する入力回路（１
２）と、入力されたデータに従い処理を行う信号処理回
路（７）からのデータ出力制御信号により入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路（１３）を備え、上記データ入
力回路（１２）のデータの出力側と上記データ出力制御
回路（１３）のデータの入力端を直接接続し、さらに、
上記複数個の移相器制御回路（５ａ）〜（５ｄ）の接続
を１個の移相器制御回路（５ａ）〜（５ｄ）と１次の移
相器制御回路（５ａ）〜（５ｄ）をデータライン（１４
）で接続し、これを順次繰り返し接続したので、各移相
器制御回路（５ａ）〜（５ｄ）のアドレス保持回路（８
）の保持しているアドレスと、データに付加されたアド
レスが一致した場合に、信号処理回路（７）は、処理を
行えばよいので、従来の装置のＸイネーブルライン（２
９ａ）、 （２９ｂ）とＹイネ−フルライン（３０ａ）
、 （３０ｂ）を削除することができるという効果があ
るとともに、さらにアンテナ開口（１ａ）〜（Ｉｄ）の
数が増加して移相器制御回路（５ａ）〜（５ｄ）の数が
増加しても、移相器制御回路（５ａ）〜（５ｄ）間の接
続を増やすことで対処できるので、データライン（１４
）に対応するアンテナ制御用データ転送装置の外部との
接続量を一定に保つことができるという効果がある。
４、図面の簡単な説明
第１図、第４図、第６図、第１１図、第１２図第１４図
第１６図、第１８図は、この発明の一実施例を示す構成
図、第２図、第３図、第５図、第７図、第９図、第１２
図第１４図、第１７図、第１９図は、この発明の一実施
例の移相器制御回路の内部構成図、第１０図は、この発
明の一実施例の移相器制御回路の内部のデータ遅延回路
の内部構成図、第８図は、この発明の一実施例のデータ
の構成図、第２０図は、従来の装置の構成図、第２１図
は、従来の装置の移相器制御回路の内部構成図である。
第１６図、第１８図は、この発明の一実施例を示す構成
図、第２図、第３図、第５図、第７図、第９図、第１２
図第１４図、第１７図、第１９図は、この発明の一実施
例の移相器制御回路の内部構成図、第１０図は、この発
明の一実施例の移相器制御回路の内部のデータ遅延回路
の内部構成図、第８図は、この発明の一実施例のデータ
の構成図、第２０図は、従来の装置の構成図、第２１図
は、従来の装置の移相器制御回路の内部構成図である。
図において（１ａ）〜（ｌｄ）はアンテナ開口、 （２
ａ）〜（２ｄ）は移相器、 （３）、 （３ａ）、 （
３ｂ）は送・受切換信号ライン、 （５ａ）〜（５ｄ）
は移相器制御回路、（６）は位相データ保持回路、（７
）は信号処理回路、（８）はアドレス保持回路、 （１
２）はデータ入力回路、（１３）はデータ出力制御回路
、 （１４）、（１４ａ）、（１４ｂ）はデータライン
。
ａ）〜（２ｄ）は移相器、 （３）、 （３ａ）、 （
３ｂ）は送・受切換信号ライン、 （５ａ）〜（５ｄ）
は移相器制御回路、（６）は位相データ保持回路、（７
）は信号処理回路、（８）はアドレス保持回路、 （１
２）はデータ入力回路、（１３）はデータ出力制御回路
、 （１４）、（１４ａ）、（１４ｂ）はデータライン
。
（１７）は内部クロック入力回路、 （１８）はクロッ
ク入力回路、 （１９）はクロック出力制御回路、 （
２０）はデータ遅延回路、 （２１）はクロック部、
（２２）はデータ部、 （２：（）はクロック部検出回
路、 （２４）は周期カウンタ回路、 （２５）はラフ
チクロック発生回路、 （２６）はリセットモード識別
回路、 （２７）は強制出力モード識別回路、 （２８
）は異常データ排除回路である。
ク入力回路、 （１９）はクロック出力制御回路、 （
２０）はデータ遅延回路、 （２１）はクロック部、
（２２）はデータ部、 （２：（）はクロック部検出回
路、 （２４）は周期カウンタ回路、 （２５）はラフ
チクロック発生回路、 （２６）はリセットモード識別
回路、 （２７）は強制出力モード識別回路、 （２８
）は異常データ排除回路である。
なお２図中、同一符号は、同一または相当部分を示す。
代理人 大岩増雄
４１−
Claims (10)
- （１）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続した
ことを特徴とするアンテナ制御用データ転送装置。 - （２）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路を備えたことを特徴とする
アンテナ制御用デーデータ転送装置。 - （３）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と、外部からのクロックを
入力するクロック入力回路と、上記信号処理回路からの
データ出力制御信号により、入力されたクロックを外部
へ出力するか、または、出力しないかを制御するクロッ
ク出力制御回路を備えたことを特徴とするアンテナ制御
用データ転送装置。 - （４）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と上記データ入力回路が入
力したデータを遅延させるデータ遅延回路を備え、デー
タ自身にデータ部とクロック部を持たせたことを特徴と
するアンテナ制御用データ転送装置。 - （５）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と上記データ入力回路が入
力したデータを遅延させるデータ遅延回路を備え、デー
タ自身にデータ部とクロック部を持たせ、さらに上記デ
ータ遅延回路と上記内部クロック発生回路を接続し、上
記データ遅延回路の内部に入力データのクロック部を検
出するクロック部検出回路と、クロック部または、デー
タ部の周期をカウントする周期カウント回路と、クロッ
ク部の機能を持つラッチクロックを発生するラッチクロ
ック発生回路を備えたことを特徴とするアンテナ制御用
データ転送装置。 - （６）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と上記データ入力回路が入
力したデータを遅延させるデータ遅延回路を備え、デー
タ自身にデータ部とクロック部を持たせ、さらに上記デ
ータ遅延回路と上記内部クロック回路発生回路を接続し
、上記データ遅延回路の内部に入力データのクロック部
を検出するクロック部検出回路と、クロック部または、
データ部の周期をカウントする周期カウント回路と、ク
ロック部の機能を持つラッチクロックを発生するラッチ
クロック発生回路を備え、さらに、移相器制御回路内部
に、入力データのデータ部と上記データ遅延回路からの
ラッチクロックより、リセットモードを識別し、上記信
号処理回路をリセットするリセットモード識別回路と、
同様に入力データのデータ部と上記データ遅延回路から
のラッチクロックより、強制出力モードを識別し、上記
データ出力制御回路を強制的にデータを出力する状態に
する強制出力モード識別回路を備えたことを特徴とする
アンテナ制御用データ転送装置。 - （７）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と上記データ入力回路が入
力したデータを遅延させるデータ遅延回路を備え、デー
タ自身にデータ部とクロック部を持たせ、さらに上記デ
ータ遅延回路と上記内部クロック回路発生回路を接続し
、上記データ遅延回路の内部に入力データのクロック部
を検出するクロック部検出回路と、クロック部または、
データ部の周期をカウントする周期カウント回路と、ク
ロック部の機能を持つラッチクロックを発生するラッチ
クロック発生回路を備え、さらに、移相器制御回路内部
に、入力データのデータ部と上記データ遅延回路からの
ラッチクロックより、リセットモードを識別し、上記信
号処理回路をリセットするリセットモード識別回路と、
同様に入力データのデータ部と上記データ遅延回路から
のラッチクロックより、強制出力モードを識別し、上記
データ出力制御回路を強制的にデータを出力する状態に
する強制出力モード識別回路を備えさらにアンテナ開口
から、送信または、受信する電磁波の送信と受信を切り
換える送・受切換信号を供給する送・受切換信号ライン
を各移相器制御回路内部の位相データ保持回路に接続し
たことを特徴とするアンテナ制御用データ転送装置。 - （８）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と上記データ入力回路が入
力したデータを遅延させるデータ遅延回路を備え、デー
タ自身にデータ部とクロック部を持たせ、さらに、上記
データ遅延回路と上記内部クロック回路発生回路を接続
し、上記データ遅延回路の内部に入力データのクロック
部を検出するクロック部検出回路と、クロック部または
、データ部の周期をカウントする周期カウント回路と、
クロック部の機能を持つラッチクロックを発生するラッ
チクロック発生回路を備え、さらに、移相器制御回路内
部に、入力データのデータ部と上記データ遅延回路から
のラッチクロックより、リセットモードを識別し、上記
信号処理回路をリセットするリセットモード識別回路と
、同様に入力データのデータ部と上記データ遅延回路か
らのラッチクロックより、強制出力モードを識別し、上
記データ出力制御回路を強制的にデータを出力する状態
にする強制出力モード識別回路を備えさらにアンテナ開
口から、送信または、受信する電磁波の送信と受信を切
り換える送・受切換信号を供給する送・受切換信号ライ
ンを各移相器制御回路内部の位相データ保持回路に接続
しさらに上記複数個の移相器制御回路の接続を複数系統
並べ、各系統間の対応するデータラインを互いに接続し
たことを特徴とするアンテナ制御用データ転送装置。 - （９）アンテナ開口から、送信または、受信する電磁波
の位相を変化させる移相器を制御する移相器制御回路に
、各移相器制御回路を識別するためのアドレスを保持す
るアドレス保持回路と外部からのデータを入力するデー
タ入力回路と入力されたデータに従い処理を行う信号処
理回路からのデータ出力制御信号により、入力されたデ
ータを外部へ出力するか、または、出力しないかを制御
するデータ出力制御回路を備え、上記データ入力回路の
データの出力側と上記データ出力制御回路のデータの入
力側を直接接続しさらに、上記複数個の移相器制御回路
の接続を１個の移相器制御回路と、次の移相器制御回路
をデータラインで接続し、これを順次繰り返し接続し、
さらに、上記移相器制御回路の内部に内部クロックを発
生する内部クロック発生回路と上記データ入力回路が入
力したデータを遅延させるデータ遅延回路を備え、デー
タ自身にデータ部とクロック部を持たせ、さらに上記デ
ータ遅延回路と上記内部クロック回路発生回路を接続し
、上記データ遅延回路の内部に入力データのクロック部
を検出するクロック部検出回路と、クロック部または、
データ部の周期をカウントする周期カウント回路と、ク
ロック部の機能を持つラッチクロックを発生するラッチ
クロック発生回路を備え、さらに、移相器制御回路内部
に、入力データのデータ部と上記データ遅延回路からの
ラッチクロックより、リセットモードを識別し、上記信
号処理回路をリセットするリセットモード識別回路と、
同様に入力データのデータ部と上記データ遅延回路から
のラッチクロックより、強制出力モードを識別し、上記
データ出力制御回路を強制的にデータを出力する状態に
する強制出力モード識別回路を備えさらにアンテナ開口
から、送信または、受信する電磁波の送信と受信を切り
換える送・受切換信号を供給する送・受切換信号ライン
を各移相器制御回路内部の位相データ保持回路に接続し
さらに、上記複数個の移相器制御回路の接続を複数系統
並べ、各系統間の対応するデータラインを互いに接続し
、さらに、各系統の送・受切換信号ラインを独立させ各
移相器制御回路内部のアドレス保持回路に接続したこと
を特徴とするアンテナ制御用データ転送装置。 - （１０）アンテナ開口から、送信または、受信する電磁
波の位相を変化させる移相器を制御する移相器制御回路
に、各移相器制御回路を識別するためのアドレスを保持
するアドレス保持回路と外部からのデータを入力するデ
ータ入力回路と入力されたデータに従い処理を行う信号
処理回路からのデータ出力制御信号により、入力された
データを外部へ出力するか、または、出力しないかを制
御するデータ出力制御回路を備え、上記データ入力回路
のデータの出力側と上記データ出力制御回路のデータの
入力側を直接接続しさらに、上記複数個の移相器制御回
路の接続を１個の移相器制御回路と、次の移相器制御回
路をデータラインで接続し、これを順次繰り返しさらに
、上記移相器制御回路の内部に内部クロックを発生する
内部クロック発生回路と上記データ入力回路が入力した
データを遅延させるデータ遅延回路を備え、データ自身
にデータ部とクロック部を持たせ、さらに上記データ遅
延回路と上記内部クロック回路発生回路を接続し、上記
データ遅延回路の内部に入力データのクロック部を検出
するクロック部検出回路と、クロック部または、データ
部の周期をカウントする周期カウント回路と、クロック
部の機能を持つラッチクロックを発生するラッチクロッ
ク発生回路を備え、さらに、移相器制御回路内部に、入
力データのデータ部と上記データ遅延回路からのラッチ
クロックより、リセットモードを識別し、上記信号処理
回路をリセットするリセットモード識別回路と、同様に
入力データのデータ部と上記データ遅延回路からのラッ
チクロックより、強制出力モードを識別し、上記データ
出力制御回路を強制的にデータを出力する状態にする強
制出力モード識別回路を備え、さらにアンテナ開口から
、送信または、受信する電磁波の送信と受信を切り換え
る送・受切換信号を供給する送・受切換信号ラインを各
移相器制御回路内部の位相データ保持回路に接続し、さ
らに上記複数個の移相器制御回路の接続を複数系統並べ
、各系統間の対応する各移相器制御回路に各系統からの
データラインを独立に接続し、各移相器制御回路の内部
に各系統のデータラインからの異常データを排除し、デ
ータ入力回路へ正常なデータのみを伝える異常データ排
除回路を備え、さらに、各系統の送・受切換信号ライン
を独立させ各移相器制御回路内部のアドレス保持回路に
接続したことを特徴とするアンテナ制御用データ転送装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144737A JPH07112126B2 (ja) | 1989-06-07 | 1989-06-07 | アンテナ制御用データ転送装置 |
| US07/534,178 US5038148A (en) | 1989-06-07 | 1990-06-06 | Control data transfer system for phase shifters in antenna |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144737A JPH07112126B2 (ja) | 1989-06-07 | 1989-06-07 | アンテナ制御用データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310405A true JPH0310405A (ja) | 1991-01-18 |
| JPH07112126B2 JPH07112126B2 (ja) | 1995-11-29 |
Family
ID=15369176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144737A Expired - Lifetime JPH07112126B2 (ja) | 1989-06-07 | 1989-06-07 | アンテナ制御用データ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5038148A (ja) |
| JP (1) | JPH07112126B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9321647B2 (en) | 2010-07-20 | 2016-04-26 | Hexatech, Inc. | Polycrystalline aluminum nitride material and method of production thereof |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711016B1 (fr) * | 1993-10-05 | 1995-11-17 | Thomson Csf | Système de commande d'un arrangement d'éléments transducteurs-électromagnétiques ou électroacoustiques. |
| US5818385A (en) * | 1994-06-10 | 1998-10-06 | Bartholomew; Darin E. | Antenna system and method |
| EP0887879A1 (en) * | 1997-06-23 | 1998-12-30 | Nec Corporation | Phased-array antenna apparatus |
| DE19938862C1 (de) | 1999-08-17 | 2001-03-15 | Kathrein Werke Kg | Hochfrequenz-Phasenschieberbaugruppe |
| US6690324B2 (en) * | 2000-12-12 | 2004-02-10 | Harris Corporation | Phased array antenna having reduced beam settling times and related methods |
| US8203483B2 (en) * | 2008-03-13 | 2012-06-19 | Cubic Corporation | Digital beamforming antenna and datalink array |
| US9088330B2 (en) | 2013-04-24 | 2015-07-21 | Cubic Corporation | Distributed local oscillator generation and synchronization |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167179U (ja) * | 1986-04-14 | 1987-10-23 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445119A (en) * | 1981-04-30 | 1984-04-24 | Raytheon Company | Distributed beam steering computer |
| US4749995A (en) * | 1985-02-26 | 1988-06-07 | Westinghouse Electric Corp. | Phased array radar antenna system |
| CA1232059A (en) * | 1985-03-21 | 1988-01-26 | Donald C. Knudsen | Digital delay generator for sonar and radar beam formers |
| US4922257A (en) * | 1987-01-27 | 1990-05-01 | Mitsubishi Denki Kabushiki Kaisha | Conformal array antenna |
| JPS643342A (en) * | 1987-06-25 | 1989-01-09 | Tokai Rubber Ind Ltd | Fluid-sealed type cylindrical mount device |
| JPH0265401A (ja) * | 1988-08-31 | 1990-03-06 | Mitsubishi Electric Corp | アンテナ制御用データ転送装置 |
-
1989
- 1989-06-07 JP JP1144737A patent/JPH07112126B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-06 US US07/534,178 patent/US5038148A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167179U (ja) * | 1986-04-14 | 1987-10-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9321647B2 (en) | 2010-07-20 | 2016-04-26 | Hexatech, Inc. | Polycrystalline aluminum nitride material and method of production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5038148A (en) | 1991-08-06 |
| JPH07112126B2 (ja) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0358163B1 (en) | Interrupt controller | |
| EP0357165A2 (en) | Phase shift data transfer system for phased array antenna apparatuses | |
| EP0287539B1 (en) | Stored program controlled real time system including three substantially identical processors | |
| JPH0310405A (ja) | アンテナ制御用データ転送装置 | |
| EP1288849A2 (en) | Position detector | |
| US7017067B2 (en) | Method and bus system for synchronizing a data exchange between a data source and a control device | |
| WO2002103842A1 (en) | A method and device for scanning a phased array antenna | |
| US5502819A (en) | Clock distribution system for reducing clock skew between processors in a dual sided tightly coupled system | |
| EP1130515B1 (en) | Triple redundant self-scrubbing integrated circuit | |
| GB2344979A (en) | Compensating for a phase delay of a clock signal in a communication system | |
| US5008802A (en) | Dynamic input method and apparatus for programmable controller | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| US5907557A (en) | Industrial or domestic local network | |
| JP2690640B2 (ja) | クロック抜け検出回路 | |
| JP3076219B2 (ja) | 順次伝搬型伝送システム | |
| JP3427538B2 (ja) | 二重化された制御システム | |
| US6763080B1 (en) | Synchronous signal processing system | |
| JPH10307603A (ja) | データ伝送装置 | |
| JP3355830B2 (ja) | 送受信モジュール | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| EP0522759B1 (en) | Circuit for reliable switching over of signal processing circuits | |
| JPH11298507A (ja) | 衝突回避方式 | |
| JPH04175030A (ja) | 情報機器システム | |
| JPS62173802A (ja) | アダプテイブアンテナ | |
| JPH02212911A (ja) | 時刻装置の時刻合わせ方法 |