JPH07109897B2

JPH07109897B2 - 半導体装置の作製方法

Info

Publication number: JPH07109897B2
Application number: JP5346878A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-11-22
Anticipated expiration: 2010-11-22
Also published as: JPH06342907A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同一基板上に薄膜型の
絶縁ゲート型電界効果トランジスタとキャパシタとを備
えた半導体装置の作製方法に関するものである。本発明
は、薄膜型の絶縁ゲート型電界効果トランジスタ（ＭＩ
Ｓ−ＦＥＴ）のゲート絶縁物下のチャネル領域の少なく
とも一部が、アモルファスまたは多結晶のいわゆる非単
結晶半導体より成り、かつこの半導体中に、水素気体を
０．１モルパーセント（原子％）以上混入せしめること
に関する。そして、本発明は、この非単結晶領域で不対
結合手等による再結合中心を中和かつ消滅せしめた半導
体装置の作製方法に関するものである。

【０００２】本発明は、電子またはホールの移動度をこ
れまで知られている単結晶の場合に等しくまたは概略等
しくさせることができる半導体装置の作製方法に関する
ものである。本発明は、ＰまたはＮ型の導電型を有し、
かつその不純物濃度が２×１０^１９ｃｍ^−３以下、特に
たとえば１０^１４ｃｍ^−３ないし１０^１７ｃｍ^−３にお
ける非単結晶半導体に対し、その半導体の形成と同時ま
たは形成後、特に半導体装置を完成してしまった後、水
素（重水素を含む）ガスまたは塩素のようなハロゲン元
素を添加させる半導体装置の作製方法に関するものであ
る。

【０００３】

【従来の技術】従来、半導体装置は、単結晶の半導体基
板に対し、薄膜型の絶縁ゲート型電界効果トランジスタ
（MIS-FET ）またはバイポ−ラ型のトランジスタ、さら
にまたは、それらをキャパシタ、抵抗、ダイオ−ド等を
同一基板に複合化して集積化した装置を製造するにとど
まっていた。このため、アクティブエレメンドである薄
膜型の絶縁ゲート型電界効果トランジスタ（MIS-FET ）
またはバイポーラ型のトランジスタは、必ず単結晶基板
に設けられていた。特に、薄膜型の絶縁ゲート型電界効
果トランジスタ（MIS-FET ）において、ゲート以下のチ
ャネル形成領域、またバイポ−ラ型のトランジスタにお
いて、ベ−ス、コレクタ領域でキャリアのライフタイム
が微妙に影響を与えている。そのため、これらの領域
は、キャリアである電子またはホ−ルに対する再結合中
心が十分小さい濃度の単結晶半導体が用いられていた。
さらに、これらのトランジスタのPN接合において、逆方
向耐圧におけるソフト・ブレイクダウンまたはリ−ク増
大は、格子欠陥その他の格子不整、不対結合手による再
結合中心がそれらの悪化の主因であった。

【０００４】

【発明が解決しようとする課題】しかし、単結晶基板に
形成された薄膜型の絶縁ゲート型電界効果トランジスタ
は、前述のように電子またはホールの移動度が高いとい
う利点がある反面、製造上高価になるという欠点を有し
た。単結晶半導体と比較して、安価な非単結晶半導体か
らなる薄膜型の絶縁ゲート型電界効果トランジスタが研
究されるようになってきた。しかし、非単結晶半導体か
らなる薄膜型の絶縁ゲート型電界効果トランジスタは、
単結晶半導体と比較して、電子またはホールに対する再
結合中心濃度が高く、十分な電気的特性を満たすに到ら
なかった。また、同一基板上に、非単結晶珪素半導体
と、薄膜型の絶縁ゲート型電界効果トランジスタと、キ
ャパシタとを集積化した半導体装置は、十分な電気的特
性と集積度の向上とを同時に達成することが困難であっ
た。

【０００５】本発明は、以上のような課題を解決するた
めのもので、同一基板上に、薄膜型の絶縁ゲート型電界
効果トランジスタとキャパシタとを構成する際に、集積
度を向上させると共に、薄膜型の絶縁ゲート型電界効果
トランジスタとキャパシタとの接続工程を同時に行なう
ことができる半導体装置の作製方法を提供することを目
的とする。また、本発明は、全てまたは大部分の熱処理
工程を経た装置として完成または大部分が完成した半導
体装置に対し、水素気体を化学的に活性または原子状態
で添加することによって、非単結晶半導体の結晶化を促
進させることを特徴とする。本発明では、かかる添加に
より、この活性状態の元素が半導体特に非単結晶半導体
中の不対結合手と結合し、さらにまたは不対結合手どう
しを互いに共有結合せしめ電気的に中和することを特徴
としている。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、本発明における半導体作製方法は、絶縁表面を有す
る基板上に水素元素を添加した非単結晶半導体に形成さ
れたソース領域（２５）、ドレイン領域（２４）、チャ
ネル形成領域（４）、（２９）、チャネル形成領域
（４）、（２９）上に形成されたゲート絶縁膜（１２）
を介して設けられたゲート電極（１１）、前記ゲート絶
縁膜（１２）を誘電体として構成されたキャパシタ、前
記ゲート電極（１１）と材料を同じくするキャパシタの
一方の電極、および前記ソース領域（２５）またはドレ
イン領域（２４）と材料を同じくするキャパシタの他方
の電極を備えた半導体装置の作製方法において、前記半
導体装置を完成させた後または大部分完成させた後に、
不対結合手を水素により中和するために、化学的に活性
なまたは原子状態の水素を含む雰囲気中で、３００度Ｃ
ないし５００度Ｃの温度に保持した後、不対結合手を水
素が遊離するのを防止するために、室温にまで急冷する
ことにより、前記チャネル形成領域（４）、（２９）の
半導体およびゲート絶縁物（１２）の不対結合手を水素
により中和するとともに、前記チャネル形成領域
（４）、（２９）とゲート絶縁物（１２）との界面に存
在する界面準位密度を低下させることを特徴とする半導
体装置の作製方法。

【０００７】

【０００８】

【０００９】

【作用】絶縁表面を有する基板上には、水素元素を
添加したシリコン半導体薄膜にソース領域、ドレイン領
域、チャネル形成領域が形成される。そして前記チャネ
ル形成領域上には、ゲート絶縁膜を介してゲート電極が
設けられている。前記ゲート絶縁膜は、誘電体でありキ
ャパシタンスを構成する。さらに、ゲート電極およびソ
ース領域またはドレイン領域は、キャパシタのそれぞれ
電極を構成している。このようにして、完成され、また
は大部分完成された薄膜半導体装置は、不対結合手を水
素により中和するために、化学的に活性なまたは原子状
態の水素を含む雰囲気中で、３００度Ｃないし５００度
Ｃの温度に保持する。その後、上記薄膜半導体装置は、
不対結合手を水素が遊離するのを防止するために、室温
にまで急冷することにより、前記チャネル形成領域の半
導体およびゲート絶縁物の不対結合手を水素により中和
するとともに、前記チャネル形成領域とゲート絶縁物と
の界面に存在する界面準位密度を低下させる。このよう
にして完成した薄膜半導体装置における電子またはホー
ルの移動度は、単結晶半導体におけるそれらと略同じに
なった。また、キャパシタを構成する材料は、薄膜型の
絶縁ゲート型電界効果トランジスタを構成する材料と同
じであるため、同一基板上に、薄膜型の絶縁ゲート型電
界効果トランジスタとキャパシタとを構成する際に、集
積度を向上させると共に、薄模型の絶縁ゲート型電界効
果トランジスタとキャパシタとの接続工程を同時に行な
うことができる。

【００１０】

【実施例】以下、本発明の一実施例を説明する。図
１（Ａ）は薄膜型の絶縁ゲート型電界効果トランジスタ
を説明するための縦断面図である。本実施例において、
シリコン半導体基板(1) 上には、200 Åないし２μｍの
厚さの酸化珪素または窒化珪素の絶縁膜(2) が形成され
ている。そして、上記シリコン半導体基板(1) は、その
表面より150 KeV ないし300 KeV のイオン注入法によ
り、酸素または窒素が打ち込まれる。その後、シリコン
半導体基板(1) は、真空状態または水素雰囲気におい
て、900 ℃ないし1100℃で10分ないし30分アニールされ
る。さらに、その上面には、減圧気相法によりシリコン
膜が形成される。これはシラン(SiH₄)、ジクロ−ルシラ
ン(SiH₂Cl₂) 、その他の珪化物を反応性気体として、0.
1 torrないし10torr(mmHg)の圧力状態にした上、500 ℃
ないし900 ℃の温度で行なういわゆる減圧気相法によ
る。発熱は、１MHz ないし10MHz の高周波を用いる誘導
加熱法を用いる。しかし、発熱は、抵抗加熱でもよい。
この減圧気相法による半導体膜の形成は、特公昭51-138
9 号公報に記載された技術を基にしている。もちろん、
室温ないし500 ℃の温度でグロ−放電法またはスパッタ
法を利用してもよい。

【００１１】このようにして、前記絶縁膜(2) の上面に
は、0.1 μｍないし２μｍの厚さのシリコン半導体膜が
形成される。この半導体膜は、絶縁膜(2) が純粋のSiO₂
またはSi₃N₄にあっては多結晶構造である。しかし、こ
の酸素または窒素の量が10¹⁸ｃｍ^-3ないし10²¹ｃｍ^-3で
ある絶縁層の場合には、非単結晶を一部に含むエピタキ
シァル構造である。本実施例は、かかる再結合中心の密
度の多い半導体膜の再結合中心を誘導電気エネルギーに
より除去する。フィ−ルド絶縁物(3) は、１μｍないし
２μｍの厚さにするため、本出願人の提案した特許（特
公昭52-20312号公報、特公昭50-37500号公報) に基づき
実施する。この後、ゲート絶縁膜(12)は、100 Åないし
1000Åの厚さに作られ、また必要に応じてシリコン半導
体のコンタクト(7) が形成される。また、ゲート絶縁膜
(12)は、その上にセルファライン方式によりゲート電極
(11)が減圧CVD 法により半導体膜で作られる。

【００１２】加えて、SiO₂膜のオ−バ−コ−ト(10)は、
0.5 μｍないし２μｍの厚さに形成される。この時、こ
の上面を平坦面とするため、SiO₂膜のかわりにポリイミ
ド樹脂（PIQ ）等を用いてもよい。アルミニュ−ムの電
極の穴あけ、さらにアルミニュ−ムの電極、リ−ドは、
SiO₂のオーバーコート膜上に形成される。ソ−ス(5)、
ドレイン(6) は、チャネル形成領域(4) がＰ型であって
は10¹⁸ｃｍ^-3ないし10²¹ｃｍ^-3のＮ⁺型の不純物、たと
えばリン、砒素により形成される。ゲート電極(11)は、
モリブデン、タングステン等の金属を使用してもよい。
また、前記不純物は、10¹⁹ｃｍ^-3以上の濃度にリン等を
混入して、低抵抗の半導体リ−ドとしてもよい。このゲ
ート電極(11)の半導体中の不純物が10¹⁹ｃｍ^-3以上、特
に10²¹ｃｍ^-3と多量に混入している場合は、本実施例の
水素添加による中和の効果がみられなかった。他方、チ
ャネル領域(4) は、不純物濃度が10¹⁴ｃｍ^-3ないし10¹⁷
ｃｍ^-3の低濃度であり、水素添加の効果に極めて敏感で
ある。

【００１３】電子またはホ−ルのキャリアは、単結晶に
おいて、一般に構造敏感性をもつことが知られている。
しかし、本出願人は、かかる構造敏感性が結晶構造に起
因するのではなく、その中に存在する再結合中心の反応
に起因するものであることを発見した。その結果、本実
施例は、上記敏感性を与える再結合中心を中和消滅させ
ようとするものである。このため、本実施例において
は、ここに水素を0.1 モルパ−セント添加する。その結
果、図１（Ａ）の構造が出来上がった後、水素の添加に
よりキャリアのライフタイムが10³倍ないし10⁵倍にな
った。C-V ダイオ−ドによってもＱss≒10¹⁰ｃｍ^-2のオ
−ダのほぼ理論通りのC-V 特性を示していた。水素ガ
ス、塩素のようなハロゲン元素の添加は、抵抗加熱炉に
より基板を300 ℃ないし500 ℃に加熱し、その後、誘導
炉を電圧励起させる。電流励起をさせる場合は、基板で
の金属壁または金属質の部分のみが局部的に加熱されて
しまい、好ましくない。このため、反応炉気体の活性化
は、電圧励起とする。さらに、温度が300 ℃以上である
と水素原子は、自由にこの固体中に侵入型原子( インタ
−ステイシァルアトム）のため動きまわることができ
る。このため、十分な平衡状態の濃度にまでこれらの原
子を半導体中に添加できる。

【００１４】この後、この温度を室温にまで下げた。加
熱温度は、アルミニュ−ム等の比較的低い温度で合金化
または溶融する材料がある場合、500 ℃が上限であった
が、それ以外の場合、それ以上の温度(600℃ないし1000
℃) であってもよい。本実施例の方法を図１（Ａ）
（Ｂ）のような半導体装置に実施したが、かかる励起ガ
スの添加量の検定は、半導体にかかる気体を混入し、そ
の基板を真空中で加熱し、かかる気体を放出させてその
量を定量化するいわゆるガスクロマトグラフまたはオ−
ジェの分光法により定量化した。その場合、水素原子
は、0.1 モルパ−セント、特に１モルパ−セントないし
20モルパ−セント添加されていることが判明した。

【００１５】以下の本発明の実施例においてもこれまで
記載したと同様の方法によって誘導キュ−リングを行っ
た。図１（Ｂ）はシリコン−オン−サファイア(SOS) の
実施例である。アルミナ、サファイア、スピネル等の絶
縁基板(1) 上の半導体を0.01μｍないし２μｍの厚さに
エピタキシァル成長せしめ、さらにソ−ス(5) 、ドレイ
ン(6) 、埋置したフィ−ルド絶縁物(3) 、半導体ダイレ
クトコンタクト(7) 、セルファラインゲート電極(11)、
ゲート絶縁膜(12)、CVD SiO₂膜(10)の実施例である。こ
の場合、絶縁基板のアルミナ成分と半導体とが(9) の部
分で接合し、非単結晶状態を呈してしまう。このため、
ソ−ス(5) 、ドレイン(6) の形成が異常拡散を起こして
しまう。

【００１６】このため、これまでは、この半導体膜の厚
さは、0.01μｍないし0.3 μｍに作ることがたとえでき
ても、実用上役立たなかった。しかし、本実施例のよう
に、0.01μｍないし0.3 μｍの厚さの半導体膜であって
も、半導体デバイスを完成、またはほとんど完成させた
状態で、水素添加処理を行なうならば、半導体中の不対
結合手が多数存在する不完全半導体層(9) でも、その再
結合中心の密度を1/100 ないし1/10000 と減少させ、こ
れまで知られている単結晶と同様に取り扱うことができ
るようになる。この水素添加処理は、半導体基板(1) と
ゲート絶縁膜(12)との間に存在する界面準位またはゲー
ト絶縁膜(12)中に存在する不対結合手を中和する効果が
著しくあり、薄膜型の絶縁ゲート型電界効果トランジス
タ（MIS-FET ）の作製方法の向上にきわめて好ましい方
法である。

【００１７】図２は本発明の他の実施例である。この図
２（Ａ）、（Ｂ）は、一つの薄膜型の絶縁ゲート型電界
効果トランジスタ（MIS-FET ）における上側または上方
面に対して、第２の薄膜型の絶縁ゲート型電界効果トラ
ンジスタ（MIS-FET ）を設けたものである。また、この
実施例は、これまでより２ないし４倍の高密度の集積回
路(LSI、VLSI) を製造しようとするものである。以下に
図面に従って説明する。図２（Ａ）において、シリコン
半導体基板(1) 上には、酸化珪素のような絶縁膜(13)が
0.1 μｍないし２μｍの厚さに形成されている。この場
合、基板は、半導体である必要は必ずしもない。その後
の熱処理、実用上の熱伝導、加工等の条件を満たせば絶
縁物であってもよい。ここでは多結晶シリコンを用い
る。絶縁膜(13)は、シリコン半導体基板(1) を酸化して
形成する。

【００１８】さらに、この上面に減圧CVD 法を用いて非
単結晶半導体シリコン膜を0.01μｍないし0.3 μｍの厚
さで形成した。Ｐ型でその不純物濃度は、10¹⁸ｃｍ^-3な
いし10¹⁶ｃｍ^-3であって、この半導体膜を窒化珪素、酸
化珪素の二重膜をマスクとした選択酸化法により、フィ
−ルド絶縁物(3) を半導体層に埋置して形成する。この
際、このフィ−ルド絶縁物(3) と半導体層とは、概略同
一平面になるようにフィ−ルド絶縁物(3) をエッチして
もよく、また珪化前に半導体層の一部を除去しておいて
もよい。さらに、ゲート絶縁膜(12)は、100 Åないし10
00Åの厚さに形成される。このゲート絶縁膜(12)は、半
導体層の酸化による熱酸化膜とする。また、熱酸化珪素
絶縁膜とリンガラス、アルミナ、窒化珪素との二重構造
であっても、またこのゲート絶縁物中にクラスタまたは
膜を半導体または金属で形成する不揮発性メモリとして
もよい。

【００１９】この後、この上面には、第２の半導体層(1
1)、ソース(25)、チャネル形成領域(29)、ドレイン (2
4) が0.1 μｍないし２μｍの厚さに形成され、不対結
合を選択的に除去する。図２（Ａ）において、その一つ
の薄膜型の絶縁ゲート型電界効果トランジスタは、ゲー
ト電極(11)を有し、他の第２の薄膜型の絶縁ゲート型電
界効果トランジスタのソ−ス(25)、ドレイン(24)、チャ
ネル形成領域(29)とする。ゲート電極(11)をマスクとし
て、第１の薄膜型の絶縁ゲート型電界効果トランジスタ
のソ−ス(5) 、ドレイン(6) をイオン注入法により形成
する。もちろん、熱拡散法を用いてもよい。さらに、図
２（Ａ）より明らかなようにゲート電極(11)は、図示さ
れていないフィ−ルド絶縁物(3) 上を経て第２の薄膜型
のソ−ス(25)に連結されている。第２の薄膜型の絶縁ゲ
ート型電界効果トランジスタは、第３の半導体層(21)を
形成した後、ゲート電極(21)とその下のゲート絶縁物(2
2)とによりイオン注入法、または熱拡散法を利用してソ
−ス(25)、ドレイン (24) が拡散される。この図２
（Ａ）は、第１の薄膜型の絶縁ゲート型電界効果トラン
ジスタの斜め上方に第２の薄膜型の絶縁ゲート型電界効
果トランジスタを設けたものである。しかし、この薄膜
型の絶縁ゲート型電界効果トランジスタの配置、大きさ
およびそれぞれの配線は、設計の自由考に従ってなされ
るものである。

【００２０】さらに、図２（Ｂ）に示すように抵抗、キ
ャパシタを同時に同一基板に作り、また保護ダイオ−ド
等のダイオ−ドを作ってもよい。図２（Ｂ）はシリコン
半導体基板(1) に対し、選択酸化によりフィ−ルド絶縁
物(3) を0.5 μｍないし２μｍの厚さに形成している。
加えて、半導体等のゲート電極(11)、(11') を設け、ソ
−ス(5) 、ドレイン(6) 、ソース(6) 、ドレイン(5) を
10¹⁹ｃｍ^-3ないし10²¹ｃｍ^-3の濃度にボロンまたはリン
を混入させてＰチャネルまたはＮチャネル薄膜型の絶縁
ゲート型電界効果トランジスタを形成させたものであ
る。不純物領域は、一方の薄膜型の絶縁ゲート型電界効
果トランジスタのドレイン(6) であり、他方の薄膜型の
絶縁ゲート型電界効果トランジスタのソ−ス(5) として
作用させたインバ−タの実施例である。さらに、この上
面にオ−バ−コ−ト用絶縁膜(10)は、0.5 μｍないし２
μｍの厚さに形成される。そして、このオーバーコート
用絶縁膜(10)の上面が平坦面であると、この上側に作る
第３の薄膜型の絶縁ゲート型電界効果トランジスタに対
し、微細加工が可能である。

【００２１】この後、この上面に非単結晶半導体を0.2
μｍないし２μｍの厚さに形成する。この不純物濃度
は、10¹⁴ｃｍ^-3ないし10¹⁶ｃｍ^-3でＰ型とし、チャネル
形成領域(29)が動作状態で十分チャネルとして働くこと
を条件とさせる。さらに、フォトマスクにより、非単結
晶の抵抗をこの第３の薄膜型の絶縁ゲート型電界効果ト
ランジスタのソ−スに連結し、リ−ド(38)につなげる。
ドレイン(37)は、キャパシタの下側電極(34)に連結す
る。この上面のゲート絶縁膜は、キャパシタの誘電体で
あり、かつ第３の薄膜型の絶縁ゲート型電界効果トラン
ジスタのゲート絶縁物である。この上面にゲート電極(2
1)およびキャパシタの上側電極(36)を形成する。この実
施例では、これらをアルミニュ−ム金属とする。

【００２２】第３の薄膜型の絶縁ゲート型電界効果トラ
ンジスタにおける基板電極は、基板バイヤスが印加され
るように第１の薄膜型の絶縁ゲート型電界効果トランジ
スタのゲート電極に連結されている。そして、ゲート電
極(11)は、実質的に二つの薄膜型の絶縁ゲート型電界効
果トランジスタのチャネル状態を制御できるようにして
ある。もちろん、このチャネル形成領域(29)とゲート電
極(11)との間にゲート絶縁物が形成されるならば、第３
の薄膜型の絶縁ゲート型電界効果トランジスタは、下側
と上側にゲート電極を有するダブルゲート薄膜型の絶縁
ゲート型電界効果トランジスタとなる。もちろん、上側
のゲート電極を除去してもよい。加えて、同一基板にリ
−ドのみでなく、薄膜型の絶縁ゲート型電界効果トラン
ジスタのようなアクティブエレメントまたは抵抗、キャ
パシタさらにダイオ−ドを設けることもできる。加えて
これら複数のエレメントを集積化するならば、図１に示
したー層のみのエレメントの形成に対し、その２ないし
10倍の密度とすることが可能である。

【００２３】本実施例は、もちろん、この図２（Ａ）、
（Ｂ）において、既に図１で詳述したように、熱酸化に
より脱気してしまった非単結晶半導体層に再び水素を添
加することをこれらのデバイスを完成させたり、または
大部分完成させた後、行なうことにより単結晶半導体で
の再結合中心を除去することのみならず、多結晶または
アモルファス特性の半導体または絶縁物体、さらにまた
は半導体と絶縁物体との界面に存在する界面準位を、不
活性気体で相殺または水素等により中和させる。以上の
説明において、これら図１、図２の半導体装置がキュア
された後、窒化珪素をプラズマ法で形成し、オ−バ−コ
−ト(40)をするのが好ましい。なぜなら、窒化珪素は、
水素ヘリウム等の原子に対してもマスク作用を有するた
め、一度半導体装置内に添加された水素等を封じて外に
出さないようにする効果があるからである。そのため外
部よりのナトリウム等の汚染防止に加えて信頼性向上の
効果が著しい。

【００２４】本実施例は、これらの根本原因である再結
合中心の密度を単結晶でない非単結晶（多結晶またはア
モルファス）においても十分小さくすることを可能と
し、その結果初めて完成したものである。本実施例にお
いては、半導体材料としてはシリコン半導体を中心とし
て説明した。しかし、これはゲルマニュ−ム等の半導体
であっても同様である。加えて、半導体装置は、単に薄
膜型の絶縁ゲート型電界効果トランジスタに限定される
ことなく、バイポ−ラ型トランジスタまたはそれらを集
積化したIIL 、SIT 等のIC、LSI であっても同様であ
り、すべての半導体装置に対して有効である。

【００２５】

【発明の効果】本発明によれば、水素元素を添加した非
単結晶半導体からなる絶縁ゲート型電界効果トランジス
タにゲート絶縁膜を誘電体としたキャパシタと、ゲート
電極およびソース領域またはドレイン領域をキャパシタ
の電極とした半導体装置とすると共に、前記半導体装置
の完成後、または大部分完成後に化学的に活性なまたは
原子状態の水素を含む雰囲気で、３００度Ｃないし５０
０度Ｃの温度に保持した後、室温にまで急冷したため、
基板から不純物の侵入がなく、集積度の高いものが得ら
れた。本発明によれば、キャパシタを構成する材料と薄
膜型の絶縁ゲート型電界効果トランジスタを構成する材
料とが同じであるため、キャパシタと薄膜型の絶縁ゲー
ト型電界効果トランジスタとの接続を同一の工程とする
ことができる。本発明によれば、キャパシタンスおよび
薄膜型の絶縁ゲート型電界効果トランジスタが同一材料
であるため、両者を接近して集積度の高い半導体装置を
形成することができる。

【図面の簡単な説明】

【図１】（Ａ）は薄膜型の絶縁ゲート型電界効果トラン
ジスタを説明するための縦断面図である。（Ｂ）はシリ
コン−オン−サファイア(SOS) の実施例である。

【図２】（Ａ）、（Ｂ）は、一つの薄膜型の絶縁ゲート
型電界効果トランジスタ（MIS-FET ）における上側また
は上方面に対し、第２の薄膜型の絶縁ゲート型電界効果
トランジスタ（MIS-FET ）を設けたものである。

【符号の説明】

１・・・シリコン半導体基板２・・・絶縁膜３・・・フィールド絶縁物４・・・チャネル形成領域５・・・ソース６・・・ドレイン７・・・コンタクト８・・・穴あけ１０・・・オーバーコート１１・・・ゲート電極１２・・・ゲート絶縁膜１３・・・絶縁膜２１・・・第３の半導体層（ゲート電極）２２・・・ゲート絶縁物２４・・・ドレイン２５・・・ソース２９・・・チャネル形成領域３４・・・下側電極３６・・・上側電極３７・・・ドレイン３８・・・リード４０・・・オーバーコート

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/822 27/04 Ｈ０１Ｌ 27/04 Ｃ

Claims

【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に水素元素を添
加した非単結晶半導体に形成されたソース領域、ドレイ
ン領域、チャネル形成領域、チャネル形成領域上に形成
されたゲート絶縁膜を介して設けられたゲート電極、前
記ゲート絶縁膜を誘電体として構成されたキャパシタ、
前記ゲート電極と材料を同じくするキャパシタの一方の
電極、および前記ソース領域またはドレイン領域と材料
を同じくするキャパシタの他方の電極を備えた半導体装
置の作製方法において、前記半導体装置を完成させた後または大部分完成させた
後に、不対結合手を水素により中和するために、化学的
に活性なまたは原子状態の水素を含む雰囲気中で、３０
０度Ｃないし５００度Ｃの温度に保持した後、不対結合
手を水素が遊離するのを防止するために、室温にまで急
冷することにより、前記チャネル形成領域の半導体およ
びゲート絶縁物の不対結合手を水素により中和するとと
もに、前記チャネル形成領域とゲート絶縁物との界面に
存在する界面準位密度を低下させることを特徴とする半
導体装置の作製方法。