JPH0710972U - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0710972U JPH0710972U JP4269693U JP4269693U JPH0710972U JP H0710972 U JPH0710972 U JP H0710972U JP 4269693 U JP4269693 U JP 4269693U JP 4269693 U JP4269693 U JP 4269693U JP H0710972 U JPH0710972 U JP H0710972U
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor integrated
- integrated circuit
- circuit chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 回路基板の面積を増加させることなく、半導
体集積回路チップを直接ボンディングできる回路基板を
提供する。 【構成】 相隣り合う2辺23、25にのみ電極パッド
27を有する半導体集積回路チップ21を回路基板29
の隅の部分31に配置することにより、回路基板29の
面積を減少させる。
体集積回路チップを直接ボンディングできる回路基板を
提供する。 【構成】 相隣り合う2辺23、25にのみ電極パッド
27を有する半導体集積回路チップ21を回路基板29
の隅の部分31に配置することにより、回路基板29の
面積を減少させる。
Description
【0001】
本考案は、半導体集積回路チップを直接ボンディングする回路基板の構成に関 するものである。
【0002】
半導体集積回路チップを搭載する回路基板は、プラスチック封止などによりパ ッケージングされた半導体集積回路チップを実装している。しかしながら、小型 発振器のような、より一層の小型軽量化を要求される装置においては、半導体集 積回路チップのパッケージング容積を省く目的で、図2の回路基板の平面図に示 すように、周囲4辺に電極パッド55を有する半導体集積回路チップ53を、直 接ボンディングすることがおこなわれている。
【0003】
しかしながら、半導体集積回路チップ53は、周囲4辺に電極パッド55を有 している。このため、回路基板51上において、半導体集積回路チップ53の周 囲に、電極パッド55をボンディング接続するための配線パターン57を設ける 領域59が必要となる。
【0004】 その結果、半導体集積回路チップ53を、回路基板51の周辺に近接して配置 することが不可能となり、回路基板51の面積が増加し、回路基板51で構成す る装置の小型軽量化が、充分に達成できないという課題がある。
【0005】 本考案の目的は上記課題を解決して、回路基板の面積を増加させることなく、 半導体集積回路チップを直接ボンディングすることができる回路基板を提供する ことである。
【0006】
【課題を解決するための手段】 上記目的を達成するために、本考案の回路基板は下記記載の構成を採用する。
【0007】 本考案の回路基板は、すくなくとも1つの半導体集積回路チップを搭載する矩 形の回路基板にあって、半導体集積回路チップは1辺あるいは相隣合う2辺にの み電極パッドを設け、この半導体集積回路チップを、電極パッドを設けていない 1辺、あるいは相隣合う2辺が、回路基板の1辺、あるいは相隣合う2辺にほぼ 平行に近接するように配置することを特徴とするものである。
【0008】
つぎに図面を用いて本考案の実施例における回路基板を説明する。図1は本考 案の実施例における回路基板を示す平面図である。
【0009】 図1に示すように、半導体集積回路チップ21は相隣合う2辺23,25のみ に電極パッド27を有する。したがって、相隣合う2辺24,26には電極パッ ドを設けていない。
【0010】 半導体集積回路チップ21は、電極パッドを有していない相隣合う2辺24, 26が、回路基板29の相隣合う2辺30,32にほぼ平行に近接するように、 回路基板29の隅の部分31に配置する。
【0011】 そして、ワイヤーボンディングにより、ワイヤー33を介して半導体集積回路 チップ21の電極パッド27と、回路基板29の配線パターン35とを接続して いる。
【0012】 圧電振動子40である水晶振動子は、配線パターン41にハンダ付けや導電性 接着剤などの手段により接続されている。さらにチップ状の抵抗素子などの部品 38は、配線パターン39にハンダ付けや導電性接着剤などの手段により接続さ れている。スルーホール36を介して配線パターン37は回路基板29の裏側の 配線パターンと電気的に接続されている。
【0013】 以上の説明では半導体集積回路チップ21の2辺23、25に電極パッド27 を設けたが、半導体集積回路チップの1辺にのみ電極パッドを設けてもよい。さ らに半導体集積回路チップ21は回路基板29上に複数個搭載してもよい。
【0014】
以上の説明のように本考案によれば、半導体集積回路チップは、少なくとも1 辺は電極パッドを有していないので、回路基板上に配置された半導体集積回路チ ップのすべての周囲に、ボンディング接続のための回路基板上の配線パターンを 必要としない。このため、半導体集積回路チップを回路基板の周辺に近接して配 置できるので、回路基板の面積使用効率が向上し、従来のものに比べて回路基板 の小型化が可能となり、より以上の小型軽量の装置を実現できる。
【0015】 とくにデジタル温度補償型発振器を構成する半導体集積回路チップのように、 チップ面積の割に電極パッドが少ない場合は、その効果が大きい。また、実施例 で説明した回路基板は圧電振動子を搭載しているので、そのまま発振器あるいは デジタル温度補償型発振器に応用することができる。
【図1】本考案の実施例における回路基板を示す平面図
である。
である。
【図2】従来の回路基板を示す平面図である。
21 半導体集積回路チップ 27 電極パッド 29 回路基板 40 圧電振動子
Claims (2)
- 【請求項1】 すくなくとも1つの半導体集積回路チッ
プを搭載する矩形状の回路基板にあって、半導体集積回
路チップは1辺あるいは相隣合う2辺にのみ電極パッド
を設け、この半導体集積回路チップを、電極パッドを設
けていない1辺、あるいは相隣合う2辺が、回路基板の
1辺、あるいは相隣合う2辺にほぼ平行に近接するよう
に配置することを特徴とする回路基板。 - 【請求項2】 請求項1記載の回路基板は、すくなくと
も1つの圧電振動子を搭載することを特徴とする回路基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4269693U JPH0710972U (ja) | 1993-07-09 | 1993-07-09 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4269693U JPH0710972U (ja) | 1993-07-09 | 1993-07-09 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0710972U true JPH0710972U (ja) | 1995-02-14 |
Family
ID=12643219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4269693U Pending JPH0710972U (ja) | 1993-07-09 | 1993-07-09 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0710972U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433899U (ja) * | 1977-08-09 | 1979-03-06 |
-
1993
- 1993-07-09 JP JP4269693U patent/JPH0710972U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433899U (ja) * | 1977-08-09 | 1979-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
JP4633971B2 (ja) | 半導体装置 | |
JPS63128736A (ja) | 半導体素子 | |
WO2001043193A2 (en) | Dual-die integrated circuit package | |
JPH03169062A (ja) | 半導体装置 | |
JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
KR100663549B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP3316409B2 (ja) | 複数のicチップを備えた半導体装置の構造 | |
JPH0710972U (ja) | 回路基板 | |
JPH023621Y2 (ja) | ||
JP3942495B2 (ja) | 半導体装置 | |
JPH06103731B2 (ja) | 半導体パッケ−ジ | |
JPH0142344Y2 (ja) | ||
JPS629652A (ja) | 半導体装置 | |
JPH03191554A (ja) | 半導体装置 | |
JPS62226636A (ja) | プラスチツクチツプキヤリア | |
KR100309460B1 (ko) | 적층형칩사이즈패키지및그제조방법 | |
JPH08181274A (ja) | ハイブリッドic | |
JPH01114061A (ja) | 半導体パッケージ | |
JPS6047448A (ja) | 半導体集積回路装置 | |
JPH04177870A (ja) | Pgaパッケージ | |
JPH03236245A (ja) | 半導体装置 | |
JPH01173747A (ja) | 樹脂封止形半導体装置 | |
JPH0451488Y2 (ja) | ||
JPH0493051A (ja) | 薄型モジュール |