JPH07107332A - 同期分離回路 - Google Patents

同期分離回路

Info

Publication number
JPH07107332A
JPH07107332A JP5249019A JP24901993A JPH07107332A JP H07107332 A JPH07107332 A JP H07107332A JP 5249019 A JP5249019 A JP 5249019A JP 24901993 A JP24901993 A JP 24901993A JP H07107332 A JPH07107332 A JP H07107332A
Authority
JP
Japan
Prior art keywords
circuit
signal
sync
video signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5249019A
Other languages
English (en)
Inventor
Kazuma Motoda
一真 元田
Tamotsu Fukushima
保 福島
Ryuichiro Kuga
龍一郎 久我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5249019A priority Critical patent/JPH07107332A/ja
Publication of JPH07107332A publication Critical patent/JPH07107332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】 【目的】 テレビジョン受像機などに使用される、複合
映像信号または3値同期信号から2値同期信号を分離す
る同期分離回路において、従来のものに比べて極めて簡
易な回路構成でほぼ同等の働きを実現する。 【構成】 複合映像信号aを入力する入力端子1はゲイ
ン調整、オフセット調整を行うレベル変換回路3に接続
され、さらにクリップ回路4で信号レベルのクリップを
行う。その出力は履歴特性を有する波形整形回路5によ
り整形(2値化)され、出力端子2より2値同期パルス
dが得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテレビジョン受像機など
における複合映像信号または3値同期信号から2値同期
信号を分離する同期分離回路に関する。
【0002】
【従来の技術】テレビジョン走査を行う上で同期信号は
必要不可欠なものである。すなわち、同期信号に含まれ
る水平、垂直の同期点を基準とすることで、2次元画像
の再生が可能となる。このため、正確な2次元画像を再
生するために、伝送路の特性の影響をあまり受けずに、
基準位相を正確に伝送できる信号形式が同期信号には求
められる。例えば、NTSC方式においては2値の同期
信号が用いられているが、この信号形式は再生画像に伝
送路の特性の影響が出やすい。このためハイビジョンで
は、ペデスタルレベル、パルス振幅の変化による再生基
準位相への影響が少ない3値の同期信号が用いられてい
る。この信号形式は2値の場合に比べて正確な基準位相
の伝送が可能であり、ジッタなどを防止することができ
る。
【0003】以下に従来使用されている3値同期信号の
ための同期分離回路の一例(例えば「ハイビジョン技
術」日本放送出版協会)について説明する。図4は従来
例の水平同期分離回路のブロック図を示すものである。
また、図5は図4の同期分離回路の動作を説明するタイ
ミングチャートであり、図6は図5の一部を拡大したも
のである。なお、図4における各部での信号a,e〜h
は図5および図6に示すタイミングチャート中の信号
(a),(e)〜(h)に一致している。複合映像信号
aは入力端子1からペデスタルクランプ回路6およびピ
ーククランプ回路7のそれぞれに入力される。ペデスタ
ルクランプ回路6の出力は第1の電圧比較器8に送られ
る。一方、ピーククランプ回路7の出力は第2の電圧比
較器9に送られ、続いて単安定マルチバイブレータ10
に送られる。第1の電圧比較器8の出力はゲート回路1
1において、単安定マルチバイブレータ10の出力でゲ
ートされ、出力端子2から基準タイミングパルスとして
出力される。
【0004】以上のように構成された映像信号における
同期分離回路について、以下その動作について説明す
る。
【0005】まず図4において映像信号と3値同期信号
を多重した複合映像信号aは入力端子1から入力され、
ペデスタルクランプ回路6およびピーククランプ回路7
にそれぞれ入力される。一方は基準位相を検出するた
め、ペデスタルクランプ回路6によって複合映像信号a
のペデスタルレベルを0V電位にクランプした後、第1
の電圧比較器8によって0V電位と電圧比較することに
より、零クロスパルスeを得る。零クロスパルスeは図
6に示すように、基準位相以外にも映像信号期間やフロ
ントポーチ、バックポーチ期間にも発生するため、基準
位相以外のパルスをゲートする必要がある。そこで、ピ
ーククランプ回路7によって複合映像信号aに対して同
期先端クランプ(負極性ピーククランプ)を行った後、
第2の電圧比較器9により図6に示す負極性パルススレ
ッショルドと比較することにより、負極性パルスfを検
出し、さらに単安定マルチバイブレータ10を通すこと
によって、零クロスパルスeから同期信号近傍の基準位
相のみ検出するためのゲートパルスgを得ている。ゲー
ト回路11によって零クロスパルスeをゲートパルスg
でゲートすることで基準タイミングパルスhを得てい
る。
【0006】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、映像信号期間やフロントポーチ、バック
ポーチ期間にも零クロスパルスが発生するという問題を
解決するため、不要なパルスを除去するためのゲートパ
ルスを必要としており、回路構成が複雑になるという問
題点を有していた。
【0007】本発明は上記課題を解決するもので、ゲー
ト回路を必要としない簡単な回路構成で実現できる映像
信号同期分離回路を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明の同期分離回路は、2つの閾値を複合映像信号
または3値同期信号の、3値同期波形の正負の底部レベ
ルとペデスタルレベルとの間に設けた、履歴特性を有す
る波形整形回路から構成されている。
【0009】
【作用】本発明は、上記した履歴特性を有する波形整形
回路を用いることによって、複合映像信号における映像
信号と同期信号の多重方式の特徴を利用することで、特
にゲートパルスを必要とせず同期分離を行うこととな
る。
【0010】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は、本発明の一実施例を示す映
像信号の同期分離回路のブロック図である。また、図3
は図1の同期分離回路の動作を説明するタイミングチャ
ートである。なお、図1における各部での信号a〜d
は、図3に示すタイミングチャート中の信号(a)〜
(d)に一致している。
【0011】図1において、複合映像信号aは映像信号
と3値同期信号を多重したものであり、入力端子1から
ゲイン調整、オフセット調整を行うレベル変換回路3に
入力され、その出力はクリップ回路4に入力される。ク
リップ回路4からの出力は波形整形回路5を通ることに
より整形(2値化)されて、出力端子2より出力され
る。
【0012】以上のように構成された映像信号同期分離
回路について、以下その動作について説明する。まず、
入力端子1から入力された複合映像信号aはレベル変換
回路3により、ゲイン調整およびオフセット調整をさ
れ、第1の複合映像信号bとなる。ここでは、VTL<V
THの関係にある所定の2つのレベルVTLとVTHに対し
て、ペデスタルレベルを前記所定の2つのレベルの間に
おさめるためのオフセット調整と、3値同期波形のロー
レベルがVTLを下回り、ハイレベルがVTHを上回るよう
なゲイン調整とを併せて行う。次に第1の複合映像信号
bはクリップ回路4を通ることにより、レベルの範囲を
LからVHに制限され第2の複合映像信号cとなる。
【0013】つづいて第2の複合映像信号cは波形整形
回路5に入力されるわけであるが、波形整形回路5は図
2に示す入出力特性を有している。すなわち、入力とし
て許容される信号レベルはVLからVHの範囲であり、出
力は入力に対して履歴特性を有している。ここでいう履
歴特性とは、入力に対してVTL<VTHの関係にある2つ
の異なる閾値が存在し、入力が閾値VTHを上回った時点
で出力が立ち上がり、逆に閾値VTLを下回った時点で出
力が立ち下がる、というものである。
【0014】波形整形回路5に入力される第2の複合映
像信号cは、クリップ回路4によりレベルをVLとVH
範囲に制限されており、またペデスタルレベルはレベル
変換回路3により2つの閾値VTLとVTHの間におさめら
れているため、上記のような特性を有する波形整形回路
5によって整形(2値化)され、図3に示す2値同期パ
ルスdとして出力される。
【0015】以上のように本実施例によれば、きわめて
簡単な構成で、2値同期信号を得ることができる。ま
た、本実施例において、上記のような履歴特性を有する
波形整形回路を用いた利点として以下のことが挙げられ
る。
【0016】まず、閾値をペデスタルレベルに設定し零
クロスを検出した場合、従来例にも見られるように、ノ
イズ、または映像信号の状態によって出力信号が不定と
なる期間があり、これをゲートして除去する必要がある
が、本実施例によればその必要はない。
【0017】また閾値を1つだけとし、図6に示した負
極性パルススレッショルドとして、図5に示した負極性
パルスfを検出した場合には、パルスの立ち上がりに着
目して基準位相を得る際に不要となるパルスが発生する
が、本実施例においてはそのようなパルスは発生しな
い。
【0018】また、上記の手段によって得られた前記2
値同期パルスdの特徴として、非常に分離の容易な形で
水平同期および垂直同期に関する情報が含まれているこ
とが挙げられる。例えば2値同期パルスdの立ち上がる
時刻に着目し、単安定マルチバイブレータなどを用いて
等価パルス除去回路を構成することにより水平同期信号
を容易に分離できる。また、2値同期パルスdが立ち上
がる時刻における、2値同期パルスdを図3に示す時間
Tだけディレイさせた信号のレベルに着目することによ
り垂直同期信号もまた容易に分離できる。
【0019】なお、上記の実施例では複合映像信号aと
して映像信号と3値の同期信号を多重した複合映像信号
について述べたが、単なる3値の同期信号のみであって
も同様に動作する。
【0020】また、上記の実施例では波形整形回路5に
関して、入力レベルの上限、下限を定めるVL、VH、そ
して2つの閾値VTL、VTHを固定されたものとし、波形
整形回路5の前段にレベル変換回路3、クリップ回路4
を設けた。しかし本実施例によれば特にそのような必要
はなく、波形整形回路の2つの閾値が、入力される3値
同期信号または複合映像信号の、ペデスタルレベルと3
値同期波形の正負の底部レベルとの間に、それぞれノイ
ズの影響を受けない程度の幅を保って設定されていれば
よい。
【0021】
【発明の効果】以上のように本発明は、履歴特性を有す
る波形整形回路を用いて同期分離回路を構成しているの
で、ハイビジョン等の複合映像信号または3値同期信号
から、きわめて簡易な構成で2値の同期信号が分離でき
る。
【0022】さらに得られた2値の同期信号は、水平同
期および垂直同期に関する情報を含むものであり、容易
に水平同期信号、垂直同期信号に分離できるという優れ
た効果を有するものであり、実用上の価値は大きい。
【図面の簡単な説明】
【図1】本発明の一実施例を示す映像信号の同期分離回
路のブロック図
【図2】同じく波形整形回路の入出力特性を示す図
【図3】図1の同期分離回路の動作説明のためのタイミ
ングチャート
【図4】従来例の映像信号同期分離回路のブロック図
【図5】図4の同期分離回路の動作説明のためのタイミ
ングチャート
【図6】図4の同期分離回路の動作説明のための要部タ
イミングチャート
【符号の説明】 1 入力端子 2 出力端子 3 レベル変換回路 4 クリップ回路 5 波形整形回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】3値同期信号を含む複合映像信号または3
    値同期信号が入力され、入力信号に応じた2値同期信号
    を出力する波形整形回路を含んでなり、前記波形整形回
    路は入力信号に対し履歴特性を有することを特徴とする
    同期分離回路。
  2. 【請求項2】前記波形整形回路の履歴特性に関する2つ
    の閾値を、複合同期信号または3値同期信号の、3値同
    期波形の正負の底部レベルとペデスタルレベルとの間に
    それぞれ設定することを特徴とする請求項1記載の同期
    分離回路。
JP5249019A 1993-10-05 1993-10-05 同期分離回路 Pending JPH07107332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5249019A JPH07107332A (ja) 1993-10-05 1993-10-05 同期分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5249019A JPH07107332A (ja) 1993-10-05 1993-10-05 同期分離回路

Publications (1)

Publication Number Publication Date
JPH07107332A true JPH07107332A (ja) 1995-04-21

Family

ID=17186802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5249019A Pending JPH07107332A (ja) 1993-10-05 1993-10-05 同期分離回路

Country Status (1)

Country Link
JP (1) JPH07107332A (ja)

Similar Documents

Publication Publication Date Title
JPH07107332A (ja) 同期分離回路
JPH06101855B2 (ja) ビデオ信号変換装置
JPH0685587B2 (ja) 再生装置
JP2529288B2 (ja) 映像信号サンプリングクロック発生装置
JP2865665B2 (ja) テレビジョン受像機
JP2550053B2 (ja) 副搬送波信号の再生回路
JP2620540B2 (ja) テレビジョン同期信号分離回路
US5187568A (en) Video processor having improved clamping system for color television receivers
JPH04355569A (ja) 同期信号処理装置
JP2563402B2 (ja) 非標準信号検出回路
JP2638948B2 (ja) 動き検出回路
JPH06276543A (ja) 映像信号処理回路
JP2539582B2 (ja) 映像音声信号の記録装置、再生装置及び記録再生装置
JPS6151831B2 (ja)
JP2576269B2 (ja) Ntsc信号/pal信号判定回路
KR100202564B1 (ko) 칼라 레벨 조정장치
JP2772004B2 (ja) テレビジョン信号位相同期回路
JPH0644219Y2 (ja) テレビジヨン信号のデイジタル処理装置
JP2587142B2 (ja) 映像信号記録再生装置
JPH0584113B2 (ja)
JPH09205656A (ja) 映像信号サンプリングレート変換装置
JPH03151769A (ja) クランプパルス発生回路
JPH0832065B2 (ja) 映像信号記録方法
JPH03237893A (ja) 再生muse信号処理装置
JP2000013636A (ja) 位相検出回路、位相補正回路およびデジタル画像処理装置