JPH07107236A - 並直列変換集積回路 - Google Patents
並直列変換集積回路Info
- Publication number
- JPH07107236A JPH07107236A JP5245836A JP24583693A JPH07107236A JP H07107236 A JPH07107236 A JP H07107236A JP 5245836 A JP5245836 A JP 5245836A JP 24583693 A JP24583693 A JP 24583693A JP H07107236 A JPH07107236 A JP H07107236A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- terminal
- serial conversion
- clock
- select signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】消費電力および内部ノイズを低減する。
【構成】それぞれシフトレジスタ３１を備え、このシフ
トレジスタ３１に入力されたセレクト信号を、同時に入
力されたクロック信号によって順次転送することによ
り、光センサ２１−１，２１−２，・・・２１−Ｍから
入力された複数個の並列信号を、一連の直列信号に変換
する複数個の並直列変換ユニット３からなる並直列変換
集積回路において、各並直列変換ユニット３のシフトレ
ジスタ３１とこの並直列変換集積回路のクロック信号端
子ＣＫとの間に、このシフトレジスタにセレクト信号が
入力されている間だけ、クロック信号を入力するクロッ
ク制御ユニット４−１，４−２，・・・４−Ｎをそれぞ
れ設ける。
トレジスタ３１に入力されたセレクト信号を、同時に入
力されたクロック信号によって順次転送することによ
り、光センサ２１−１，２１−２，・・・２１−Ｍから
入力された複数個の並列信号を、一連の直列信号に変換
する複数個の並直列変換ユニット３からなる並直列変換
集積回路において、各並直列変換ユニット３のシフトレ
ジスタ３１とこの並直列変換集積回路のクロック信号端
子ＣＫとの間に、このシフトレジスタにセレクト信号が
入力されている間だけ、クロック信号を入力するクロッ
ク制御ユニット４−１，４−２，・・・４−Ｎをそれぞ
れ設ける。
Description
【０００１】
【産業上の利用分野】本発明はファクシミリのイメージ
読取装置などに用いられる並列に検出した信号を一連の
直列信号に変換する並直列変換集積回路に関する。
読取装置などに用いられる並列に検出した信号を一連の
直列信号に変換する並直列変換集積回路に関する。
【０００２】
【従来の技術】ファクシミリのイメージ読取装置などで
は、通常画像情報を複数個の光センサで並列に検出し、
これら並列に検出した信号を並直列変換集積回路で一連
の直列信号に変換して出力する。図５はこの種の並直列
変換集積回路を用いたファクシミリのイメージ読取装置
の従来例を示す回路図である。図５において１−１，１
−２，・・・１−Ｎは複数個の、例えば数十個のイメー
ジセンサユニットであり、それぞれ複数個の、例えば６
４個，９６個あるいは１２８個の光センサ２１−１，２
１−２，・・・２１−Ｍからなる光センサユニット２
と、この光センサユニット２の各光センサのセレクト信
号入力端子が各段の出力端子にそれぞれ接続されたシフ
トレジスタ３１、各光センサの出力端子が共通に接続さ
れた検出信号端子ｐ、シフトレジスタ３１のシリアル入
力端子、シリアル出力端子にそれぞれ接続されたセレク
ト信号入力端子ｓｉｎ，セレクト信号出力端子ｓｏおよ
びクロック端子ｃｋからなる並直列変換ユニット３とで
構成される。そして、これら複数個のイメージセンサユ
ニット１−１，１−２，・・・１−Ｎは、順次前段のイ
メージセンサユニットのセレクト信号出力端子ｓｏに次
段のイメージセンサユニットのセレクト信号入力端子ｓ
ｉｎが接続され、最前段のイメージセンサユニット１−
１のセレクト信号入力端子ｓｉｎはこの装置のセレクト
信号入力端子ＳＩＮに、最後段のイメージセンサユニッ
ト１−Ｎのセレクト信号出力端子ｓｏはこの装置のセレ
クト信号出力端子ＳＯに、各イメージセンサユニット１
−１，１−２，・・・１−Ｎのクロック信号端子ｃｋお
よび検出信号端子ｐは、この装置のクロック信号端子Ｃ
Ｋおよび検出信号端子Ｐにそれぞれ接続される。なお、
各イメージセンサユニット１−１，１−２，・・・１−
Ｎの並直列変換ユニット３でもって、並直列変換集積回
路が構成されている。
は、通常画像情報を複数個の光センサで並列に検出し、
これら並列に検出した信号を並直列変換集積回路で一連
の直列信号に変換して出力する。図５はこの種の並直列
変換集積回路を用いたファクシミリのイメージ読取装置
の従来例を示す回路図である。図５において１−１，１
−２，・・・１−Ｎは複数個の、例えば数十個のイメー
ジセンサユニットであり、それぞれ複数個の、例えば６
４個，９６個あるいは１２８個の光センサ２１−１，２
１−２，・・・２１−Ｍからなる光センサユニット２
と、この光センサユニット２の各光センサのセレクト信
号入力端子が各段の出力端子にそれぞれ接続されたシフ
トレジスタ３１、各光センサの出力端子が共通に接続さ
れた検出信号端子ｐ、シフトレジスタ３１のシリアル入
力端子、シリアル出力端子にそれぞれ接続されたセレク
ト信号入力端子ｓｉｎ，セレクト信号出力端子ｓｏおよ
びクロック端子ｃｋからなる並直列変換ユニット３とで
構成される。そして、これら複数個のイメージセンサユ
ニット１−１，１−２，・・・１−Ｎは、順次前段のイ
メージセンサユニットのセレクト信号出力端子ｓｏに次
段のイメージセンサユニットのセレクト信号入力端子ｓ
ｉｎが接続され、最前段のイメージセンサユニット１−
１のセレクト信号入力端子ｓｉｎはこの装置のセレクト
信号入力端子ＳＩＮに、最後段のイメージセンサユニッ
ト１−Ｎのセレクト信号出力端子ｓｏはこの装置のセレ
クト信号出力端子ＳＯに、各イメージセンサユニット１
−１，１−２，・・・１−Ｎのクロック信号端子ｃｋお
よび検出信号端子ｐは、この装置のクロック信号端子Ｃ
Ｋおよび検出信号端子Ｐにそれぞれ接続される。なお、
各イメージセンサユニット１−１，１−２，・・・１−
Ｎの並直列変換ユニット３でもって、並直列変換集積回
路が構成されている。
【０００３】このイメージ読取装置の動作は次の通りで
ある。まず、被読取対象、例えば印刷された画像に各光
センサユニット２を対向しておくと、これら光センサユ
ニット２の各光センサ２１−１，２１−２，・・・２１
−Ｍはそれぞれこの印刷された画像の明暗を並列に検出
する。次いで１パルスからなるセレクト信号および所定
周波数のパルスからなるクロック信号を、セレクト信号
入力端子ＳＩＮおよびクロック端子ＣＫにそれぞれ入力
する。このセレクト信号は、最前段のイメージセンサユ
ニット１−１のセレクト信号入力端子ｓｉｎを通してこ
のシフトレジスタ３１に入力され、同時にこのクロック
端子ｃｋを通してシフトレジスタ３１に入力されたクロ
ック信号の各パルスごとに、このシフトレジスタ３１の
各段を順次転送され、その出力に接続された光センサ２
１−１，２１−２，・・・２１−Ｍの出力端子から各光
センサが検出している信号を順次出力させる。このよう
にして、各光センサで並列に検出した信号は、その検出
信号出力端子ｐから一連の直列信号として出力される。
そして、このイメージセンサユニット１−１の信号出力
が終る（シフトレジスタ３１の最終段まで転送される）
と、セレクト信号はこのイメージセンサユニット１−１
のセレクト信号出力端子ｓｏから、次段のイメージセン
サユニット１−２のセレクト信号入力端子ｓｉｎに入力
され、このイメージセンサユニット１−２で同様に光セ
ンサユニット２の各光センサ２１−１，２１−２，・・
・２１−Ｍで並列に検出した信号を一連の直列信号とし
て出力し、順次最終段のイメージセンサユニット１−Ｎ
まで進む。そして、この最終段のイメージセンサユニッ
ト１−Ｎのセレクト信号出力端子ｓｏを通して、セレク
ト信号がイメージ読取装置のセレクト信号出力端子ＳＯ
に出力されて処理は完了する。
ある。まず、被読取対象、例えば印刷された画像に各光
センサユニット２を対向しておくと、これら光センサユ
ニット２の各光センサ２１−１，２１−２，・・・２１
−Ｍはそれぞれこの印刷された画像の明暗を並列に検出
する。次いで１パルスからなるセレクト信号および所定
周波数のパルスからなるクロック信号を、セレクト信号
入力端子ＳＩＮおよびクロック端子ＣＫにそれぞれ入力
する。このセレクト信号は、最前段のイメージセンサユ
ニット１−１のセレクト信号入力端子ｓｉｎを通してこ
のシフトレジスタ３１に入力され、同時にこのクロック
端子ｃｋを通してシフトレジスタ３１に入力されたクロ
ック信号の各パルスごとに、このシフトレジスタ３１の
各段を順次転送され、その出力に接続された光センサ２
１−１，２１−２，・・・２１−Ｍの出力端子から各光
センサが検出している信号を順次出力させる。このよう
にして、各光センサで並列に検出した信号は、その検出
信号出力端子ｐから一連の直列信号として出力される。
そして、このイメージセンサユニット１−１の信号出力
が終る（シフトレジスタ３１の最終段まで転送される）
と、セレクト信号はこのイメージセンサユニット１−１
のセレクト信号出力端子ｓｏから、次段のイメージセン
サユニット１−２のセレクト信号入力端子ｓｉｎに入力
され、このイメージセンサユニット１−２で同様に光セ
ンサユニット２の各光センサ２１−１，２１−２，・・
・２１−Ｍで並列に検出した信号を一連の直列信号とし
て出力し、順次最終段のイメージセンサユニット１−Ｎ
まで進む。そして、この最終段のイメージセンサユニッ
ト１−Ｎのセレクト信号出力端子ｓｏを通して、セレク
ト信号がイメージ読取装置のセレクト信号出力端子ＳＯ
に出力されて処理は完了する。
【０００４】
【発明が解決しようとする課題】前述のイメージ読取装
置では、各イメージセンサユニットの各光センサが検出
した複数個の並列信号を、これら各イメージセンサユニ
ットの並直列変換ユニットによって、各イメージセンサ
ユニットごとに順次一連の直列信号として出力するよう
にしているが、この場合、ある１個のイメージセンサユ
ニットの並直列変換ユニットが動作しているとき、他の
数多くのイメージセンサユニットの並直列変換ユニット
は、動作する必要がないのに拘らず入力されるクロック
信号に基づいて空動作（シフトレジスタのシフト動作）
を続けている。このため、消費電流が増大する問題があ
る。更に空動作を続けている数多くの並直列変換ユニッ
トから発せられる内部ノイズによって、誤動作を生じる
危険がある。
置では、各イメージセンサユニットの各光センサが検出
した複数個の並列信号を、これら各イメージセンサユニ
ットの並直列変換ユニットによって、各イメージセンサ
ユニットごとに順次一連の直列信号として出力するよう
にしているが、この場合、ある１個のイメージセンサユ
ニットの並直列変換ユニットが動作しているとき、他の
数多くのイメージセンサユニットの並直列変換ユニット
は、動作する必要がないのに拘らず入力されるクロック
信号に基づいて空動作（シフトレジスタのシフト動作）
を続けている。このため、消費電流が増大する問題があ
る。更に空動作を続けている数多くの並直列変換ユニッ
トから発せられる内部ノイズによって、誤動作を生じる
危険がある。
【０００５】本発明の目的は、前述のイメージ読取装置
の並直列変換集積回路のように、シフトレジスタを備
え、このシフトレジスタに入力されたセレクト信号を、
同時に入力されたクロック信号によって順次転送するこ
とにより、別途入力された複数個の並列信号を一連の直
列信号に変換して出力する並直列変換ユニットを複数個
接続し、これら各並直列変換ユニットに入力される並列
信号を、各並直列変換ユニットごとに順次一連の直列信
号として並直列変換集積回路において、消費電力および
内部ノイズを低減することにある。
の並直列変換集積回路のように、シフトレジスタを備
え、このシフトレジスタに入力されたセレクト信号を、
同時に入力されたクロック信号によって順次転送するこ
とにより、別途入力された複数個の並列信号を一連の直
列信号に変換して出力する並直列変換ユニットを複数個
接続し、これら各並直列変換ユニットに入力される並列
信号を、各並直列変換ユニットごとに順次一連の直列信
号として並直列変換集積回路において、消費電力および
内部ノイズを低減することにある。
【０００６】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明はそれぞれシフトレジスタを備えこのシフ
トレジスタに入力されたセレクト信号を、同時に入力さ
れたクロック信号によって順次転送することにより、別
途入力された複数個の並列信号を一連の直列信号に変換
して出力する複数個の並直列変換ユニットからなり、こ
れら並直列変換ユニットは順次前段の並直列変換ユニッ
トのセレクト信号出力端子に、次段の並直列変換ユニッ
トのセレクト信号入力端子を接続し、最前段の並直列変
換ユニットのセレクト信号入力端子をこの回路のセレク
ト信号入力端子に、最後段の並直列変換ユニットのセレ
クト信号出力端子をこの回路のセレクト信号出力端子
に、各並直列変換ユニットのクロック信号端子をこの回
路のクロック信号端子にそれぞれ接続した並直列変換集
積回路において、前記各並直列変換ユニットのシフトレ
ジスタと、この回路のクロック信号端子との間に、この
シフトレジスタにセレクト信号が入力されている間だ
け、この回路のクロック信号端子からのクロック信号を
このシフトレジスタに入力するクロック制御ユニットを
それぞれ設けるようにする。そして、前記クロック制御
ユニットはそれぞれその第１の入力端子が各並直列変換
ユニットのセレクト信号入力端子に、その第２の入力端
子が各並直列変換ユニットのセレクト信号出力端子に、
そのクロック端子がこの回路のクロック端子に接続され
たＲＳフリップフロップと、その一方の入力端子がこの
ＲＳフリップフロップの出力端子に、その他方の入力端
子がこのＲＳフリップフロップのクロック信号端子に接
続されたＮＡＮＤゲートと、その入力端子がこのＮＡＮ
Ｄゲートの出力端子に、その出力端子が各並直列変換ユ
ニットのクロック端子に接続されたインバータとからな
るようにする。あるいは、前記クロック制御ユニットは
それぞれその第１の入力端子が各並直列変換ユニットの
セレクト信号入力端子に、その第２の入力端子が各並直
列変換ユニットのセレクト信号出力端子に、そのクロッ
ク端子がこの回路のクロック端子に接続されたＪＫフリ
ップフロップと、その一方の入力端子がこのＪＫフリッ
プフロップの出力端子に、その他方の入力端子がこのＪ
Ｋフリップフロップのクロック信号端子に接続されたＮ
ＡＮＤゲートと、の入力端子がこのＮＡＮＤゲートの出
力端子に、その出力端子が各並直列変換ユニットのクロ
ック端子に接続されたインバータとからなるようにす
る。
めに、本発明はそれぞれシフトレジスタを備えこのシフ
トレジスタに入力されたセレクト信号を、同時に入力さ
れたクロック信号によって順次転送することにより、別
途入力された複数個の並列信号を一連の直列信号に変換
して出力する複数個の並直列変換ユニットからなり、こ
れら並直列変換ユニットは順次前段の並直列変換ユニッ
トのセレクト信号出力端子に、次段の並直列変換ユニッ
トのセレクト信号入力端子を接続し、最前段の並直列変
換ユニットのセレクト信号入力端子をこの回路のセレク
ト信号入力端子に、最後段の並直列変換ユニットのセレ
クト信号出力端子をこの回路のセレクト信号出力端子
に、各並直列変換ユニットのクロック信号端子をこの回
路のクロック信号端子にそれぞれ接続した並直列変換集
積回路において、前記各並直列変換ユニットのシフトレ
ジスタと、この回路のクロック信号端子との間に、この
シフトレジスタにセレクト信号が入力されている間だ
け、この回路のクロック信号端子からのクロック信号を
このシフトレジスタに入力するクロック制御ユニットを
それぞれ設けるようにする。そして、前記クロック制御
ユニットはそれぞれその第１の入力端子が各並直列変換
ユニットのセレクト信号入力端子に、その第２の入力端
子が各並直列変換ユニットのセレクト信号出力端子に、
そのクロック端子がこの回路のクロック端子に接続され
たＲＳフリップフロップと、その一方の入力端子がこの
ＲＳフリップフロップの出力端子に、その他方の入力端
子がこのＲＳフリップフロップのクロック信号端子に接
続されたＮＡＮＤゲートと、その入力端子がこのＮＡＮ
Ｄゲートの出力端子に、その出力端子が各並直列変換ユ
ニットのクロック端子に接続されたインバータとからな
るようにする。あるいは、前記クロック制御ユニットは
それぞれその第１の入力端子が各並直列変換ユニットの
セレクト信号入力端子に、その第２の入力端子が各並直
列変換ユニットのセレクト信号出力端子に、そのクロッ
ク端子がこの回路のクロック端子に接続されたＪＫフリ
ップフロップと、その一方の入力端子がこのＪＫフリッ
プフロップの出力端子に、その他方の入力端子がこのＪ
Ｋフリップフロップのクロック信号端子に接続されたＮ
ＡＮＤゲートと、の入力端子がこのＮＡＮＤゲートの出
力端子に、その出力端子が各並直列変換ユニットのクロ
ック端子に接続されたインバータとからなるようにす
る。
【０００７】
【作用】本発明の並直列変換集積回路では、ＲＳフリッ
プフロップあるいはＪＫフリップフロップを備え、各並
直列変換ユニットのセレクト信号入力端子およびセレク
ト信号出力端子の信号レベルから、これら並直列変換ユ
ニットのシフトレジスタにセレクト信号が入力されてい
る間だけ、この回路に入力されたクロック信号をこの並
直列変換ユニットのシフトレジスタに入力するようにし
たので、セレクト信号が入力されている並直列変換ユニ
ットのシフトレジスタだけが動作し、セレクト信号が入
力されていない数多くの他の並直列変換ユニットの動作
は停止されて、消費電力および内部ノイズは低減され
る。
プフロップあるいはＪＫフリップフロップを備え、各並
直列変換ユニットのセレクト信号入力端子およびセレク
ト信号出力端子の信号レベルから、これら並直列変換ユ
ニットのシフトレジスタにセレクト信号が入力されてい
る間だけ、この回路に入力されたクロック信号をこの並
直列変換ユニットのシフトレジスタに入力するようにし
たので、セレクト信号が入力されている並直列変換ユニ
ットのシフトレジスタだけが動作し、セレクト信号が入
力されていない数多くの他の並直列変換ユニットの動作
は停止されて、消費電力および内部ノイズは低減され
る。
【０００８】
【実施例】図１は本発明の並直列変換集積回路の一実施
例を用いたファクシミリなどのイメージ読取装置の回路
図である。図１に示す本発明の並直列変換集積回路を用
いたイメージ読取装置は、図５に示す従来のイメージ読
取装置において、各イメージセンサユニット１−１，１
−２，・・・１−Ｎの並直列変換ユニット３のシフトレ
ジスタ３１と、イメージ読取装置のクロック端子ＣＫと
の間にクロック制御ユニット４−１，４−２，・・・４
−Ｎを接続したものである。
例を用いたファクシミリなどのイメージ読取装置の回路
図である。図１に示す本発明の並直列変換集積回路を用
いたイメージ読取装置は、図５に示す従来のイメージ読
取装置において、各イメージセンサユニット１−１，１
−２，・・・１−Ｎの並直列変換ユニット３のシフトレ
ジスタ３１と、イメージ読取装置のクロック端子ＣＫと
の間にクロック制御ユニット４−１，４−２，・・・４
−Ｎを接続したものである。
【０００９】図２はこのクロック制御ユニット４−１，
４−２，・・・４−Ｎの一例を示す回路図であり、それ
ぞれその第１の入力端子Ｓが各イメージセンサユニット
１−１，１−２，・・・１−Ｎのｓｉｎ端子に、その第
２の入力端子Ｒがこのユニットのｓｏ端子に、そのクロ
ック端子Ｃがイメージ読取装置のクロック端子ＣＫに接
続されたＲＳフリップフロップ４１と、その一方の入力
端子がＲＳフリップフロップ４１の出力端子Ｑに、その
他方の入力端子がＲＳフリップフロップ４１のクロック
端子Ｃに接続されたＮＡＮＤゲート４２と、その入力端
子がＮＡＮＤゲート４２の出力端子に、その出力端子が
このユニットのｃｋ端子に接続されたインバータ４３と
からなっている。
４−２，・・・４−Ｎの一例を示す回路図であり、それ
ぞれその第１の入力端子Ｓが各イメージセンサユニット
１−１，１−２，・・・１−Ｎのｓｉｎ端子に、その第
２の入力端子Ｒがこのユニットのｓｏ端子に、そのクロ
ック端子Ｃがイメージ読取装置のクロック端子ＣＫに接
続されたＲＳフリップフロップ４１と、その一方の入力
端子がＲＳフリップフロップ４１の出力端子Ｑに、その
他方の入力端子がＲＳフリップフロップ４１のクロック
端子Ｃに接続されたＮＡＮＤゲート４２と、その入力端
子がＮＡＮＤゲート４２の出力端子に、その出力端子が
このユニットのｃｋ端子に接続されたインバータ４３と
からなっている。
【００１０】このイメージ読取装置の動作を、表１に示
すクロック制御ユニットのＲＳフリップフロップ４１の
真理値表を参照して説明する。
すクロック制御ユニットのＲＳフリップフロップ４１の
真理値表を参照して説明する。
【００１１】
【表１】 まず、表１において、装置のクロック信号端子ＣＫのク
ロック信号が「１」レベルのタイミングのとき、セレク
トデータ端子ｓｉｎにセレクト信号が入力されて「１」
レベルとなると、出力端子Ｑは「１」レベルとなる。そ
して、この出力端子Ｑの「１」レベルは、セレクト信号
端子ｓｉｎが「０」レベルになっても「１」レベルが保
持される。このＱ端子の信号レベルとクロック信号端子
ＣＫの信号レベルの論理積を取り反転すると、クロック
信号端子ｃｋは装置のクロック信号端子ＣＫからのクロ
ック信号が出力され、セレクト信号が入力されている並
直列変換ユニット３のシフトレジスタ３１は動作し、図
５に示す従来の装置と同様に光センサユニット２の各光
センサ２１−１，２１−２，・・・２１−Ｍで検出した
複数個の並列信号は、一連の直列信号として出力され
る。そして、この光センサユニット２の光センサ２１−
Ｍで検出した信号の出力が終ると、セレクト信号出力端
子ｓｏのレベルは「１」レベルとなるので、出力端子Ｑ
は「０」レベルに反転し、クロック信号端子ｃｋへのク
ロック信号は停止されて、この並直列変換ユニットのシ
フトレジスタ３１の動作は停止する。そして、このイメ
ージセンサユニットのセレクト信号出力端子ｓｏから出
力されたセレクト信号は、次段のイメージセンサユニッ
トのセレクト信号入力端子ｓｉｎに入力され、次段のイ
メージセンサユニットは同様に動作する。すなわち、セ
レクト信号がシフトされている並直列変換ユニット３の
シフトレジスタ３１だけが動作し、セレクト信号が入力
されていない数多くの他の並直列変換ユニット３のシフ
トレジスタ３１の動作は停止される。
ロック信号が「１」レベルのタイミングのとき、セレク
トデータ端子ｓｉｎにセレクト信号が入力されて「１」
レベルとなると、出力端子Ｑは「１」レベルとなる。そ
して、この出力端子Ｑの「１」レベルは、セレクト信号
端子ｓｉｎが「０」レベルになっても「１」レベルが保
持される。このＱ端子の信号レベルとクロック信号端子
ＣＫの信号レベルの論理積を取り反転すると、クロック
信号端子ｃｋは装置のクロック信号端子ＣＫからのクロ
ック信号が出力され、セレクト信号が入力されている並
直列変換ユニット３のシフトレジスタ３１は動作し、図
５に示す従来の装置と同様に光センサユニット２の各光
センサ２１−１，２１−２，・・・２１−Ｍで検出した
複数個の並列信号は、一連の直列信号として出力され
る。そして、この光センサユニット２の光センサ２１−
Ｍで検出した信号の出力が終ると、セレクト信号出力端
子ｓｏのレベルは「１」レベルとなるので、出力端子Ｑ
は「０」レベルに反転し、クロック信号端子ｃｋへのク
ロック信号は停止されて、この並直列変換ユニットのシ
フトレジスタ３１の動作は停止する。そして、このイメ
ージセンサユニットのセレクト信号出力端子ｓｏから出
力されたセレクト信号は、次段のイメージセンサユニッ
トのセレクト信号入力端子ｓｉｎに入力され、次段のイ
メージセンサユニットは同様に動作する。すなわち、セ
レクト信号がシフトされている並直列変換ユニット３の
シフトレジスタ３１だけが動作し、セレクト信号が入力
されていない数多くの他の並直列変換ユニット３のシフ
トレジスタ３１の動作は停止される。
【００１２】このようにして、イメージ読取装置の消費
電流および内部ノイズが低減される。これによって小形
で信頼性の高いイメージ読取装置が得られる。図３は前
記クロック制御ユニット４−１，４−２，・・・４−Ｎ
の異なる例を示す回路図である。図３は図２におけるＲ
Ｓフリップフロップ４１にかえて、ＪＫフリップフロッ
プ４５を設けたものである。図２に示すようにＲＳフリ
ップフロップを用いた回路では、図４の動作波形図に示
すように、セレクト入力端子ｓｉｎにノイズが入力され
一瞬「１」レベルになったとすると、出力端子Ｑは
「１」レベルに反転し継続されるので誤動作を生じやす
いが、ＪＫフリップフロップは二つのフリップフロップ
を主従として組み合せて耐ノイズ性を高めたものであ
り、これを用いることによりより信頼性が高まる。その
他の動作は、図２のＲＳフリップフロップを用いたもの
と同様である。
電流および内部ノイズが低減される。これによって小形
で信頼性の高いイメージ読取装置が得られる。図３は前
記クロック制御ユニット４−１，４−２，・・・４−Ｎ
の異なる例を示す回路図である。図３は図２におけるＲ
Ｓフリップフロップ４１にかえて、ＪＫフリップフロッ
プ４５を設けたものである。図２に示すようにＲＳフリ
ップフロップを用いた回路では、図４の動作波形図に示
すように、セレクト入力端子ｓｉｎにノイズが入力され
一瞬「１」レベルになったとすると、出力端子Ｑは
「１」レベルに反転し継続されるので誤動作を生じやす
いが、ＪＫフリップフロップは二つのフリップフロップ
を主従として組み合せて耐ノイズ性を高めたものであ
り、これを用いることによりより信頼性が高まる。その
他の動作は、図２のＲＳフリップフロップを用いたもの
と同様である。
【００１３】
【発明の効果】本発明の並直列変換集積回路では、セレ
クト信号が入力されている並直列変換ユニットのシフト
レジスタだけが動作し、セレクト信号が入力されていな
い数多くの他の並直列変換ユニットのシフトレジスタの
動作は停止されるので、消費電力および内部ノイズが低
減する。これによって、小形で信頼性の高い並直列変換
集積回路が得られる。
クト信号が入力されている並直列変換ユニットのシフト
レジスタだけが動作し、セレクト信号が入力されていな
い数多くの他の並直列変換ユニットのシフトレジスタの
動作は停止されるので、消費電力および内部ノイズが低
減する。これによって、小形で信頼性の高い並直列変換
集積回路が得られる。
【図１】本発明の並直列変換集積回路の一実施例を用い
たファクシミリなどのイメージ読取装置の回路図
たファクシミリなどのイメージ読取装置の回路図
【図２】図１のクロック制御ユニットの一例を示す回路
図
図
【図３】図１のクロック制御ユニットの異なる例を示す
回路図
回路図
【図４】図１に示すクロック制御ユニットにおいて、ノ
イズが入力されたときの動作波形図
イズが入力されたときの動作波形図
【図５】従来の並直列変換集積回路を用いたファクシミ
リなどのイメージ読取装置の回路図
リなどのイメージ読取装置の回路図
３ 並直列変換ユニット ３１ シフトレジスタ ４ クロック制御ユニット ４１ ＲＳフリップフロップ ４２ ＮＡＮＤゲート ４３ インバータ ４５ ＪＫフリップフロップ
Claims (3)
- 【請求項１】それぞれシフトレジスタを備え、このシフ
トレジスタに入力されたセレクト信号を、同時に入力さ
れたクロック信号によって順次転送することにより、別
途入力された複数個の並列信号を一連の直列信号に変換
して出力する複数個の並直列変換ユニットからなり、こ
れら並直列変換ユニットは順次前段の並直列変換ユニッ
トのセレクト信号出力端子に、次段の並直列変換ユニッ
トのセレクト信号入力端子を接続し、最前段の並直列変
換ユニットのセレクト信号入力端子をこの回路のセレク
ト信号入力端子に、最後段の並直列変換ユニットのセレ
クト信号出力端子をこの回路のセレクト信号出力端子
に、各並直列変換ユニットのクロック信号端子をこの回
路のクロック信号端子にそれぞれ接続した並直列変換集
積回路において、前記各並直列変換ユニットのシフトレ
ジスタと、この回路のクロック信号端子との間に、この
シフトレジスタにセレクト信号が入力されている間だ
け、この回路のクロック信号端子からのクロック信号を
このシフトレジスタに入力するクロック制御ユニットを
それぞれ設けたことを特徴とする並直列変換集積回路。 - 【請求項２】請求項１記載の回路において、クロック制
御ユニットはそれぞれその第１の入力端子が各並直列変
換ユニットのセレクト信号入力端子に、その第２の入力
端子が各並直列変換ユニットのセレクト信号出力端子
に、そのクロック端子がこの回路のクロック端子に接続
されたＲＳフリップフロップと、その一方の入力端子が
このＲＳフリップフロップの出力端子に、その他方の入
力端子がこのＲＳフリップフロップのクロック信号端子
に接続されたＮＡＮＤゲートと、その入力端子がこのＮ
ＡＮＤゲートの出力端子に、その出力端子が各並直列変
換ユニットのクロック端子に接続されたインバータとか
らなることを特徴とする並直列変換集積回路。 - 【請求項３】請求項１記載の回路において、クロック制
御ユニットはそれぞれその第１の入力端子が各並直列変
換ユニットのセレクト信号入力端子に、その第２の入力
端子が各並直列変換ユニットのセレクト信号出力端子
に、そのクロック端子がこの回路のクロック端子に接続
されたＪＫフリップフロップと、その一方の入力端子が
このＪＫフリップフロップの出力端子に、その他方の入
力端子がこのＪＫフリップフロップのクロック信号端子
に接続されたＮＡＮＤゲートと、の入力端子がこのＮＡ
ＮＤゲートの出力端子に、その出力端子が各並直列変換
ユニットのクロック端子に接続されたインバータとから
なることを特徴とする並直列変換集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245836A JPH07107236A (ja) | 1993-10-01 | 1993-10-01 | 並直列変換集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245836A JPH07107236A (ja) | 1993-10-01 | 1993-10-01 | 並直列変換集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07107236A true JPH07107236A (ja) | 1995-04-21 |
Family
ID=17139577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5245836A Pending JPH07107236A (ja) | 1993-10-01 | 1993-10-01 | 並直列変換集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107236A (ja) |
-
1993
- 1993-10-01 JP JP5245836A patent/JPH07107236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498174A (en) | Parallel cyclic redundancy checking circuit | |
| KR960703289A (ko) | 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method) | |
| JPH05250140A (ja) | データ処理方式 | |
| KR19980032360A (ko) | 반도체 집적회로의 스캔시험방법 | |
| JP3068394B2 (ja) | センサシステム | |
| JPH07107236A (ja) | 並直列変換集積回路 | |
| JP3052848B2 (ja) | フレーム同期保護回路 | |
| JP2725286B2 (ja) | ファクシミリ信号処理回路 | |
| JPH0572615B2 (ja) | ||
| JPS6339938B2 (ja) | ||
| JPH03252526A (ja) | センサー出力回路 | |
| JPS6367688B2 (ja) | ||
| JPH01112182A (ja) | モード設定回路 | |
| SU1032462A2 (ru) | Устройство дл определени коэффициентов передачи блоков аналоговой вычислительной машины | |
| JPS6031332A (ja) | デ−タチェック方法 | |
| JPH0895752A (ja) | パターン検出方法およびパターン検出回路 | |
| JPS63229922A (ja) | パリテイ検出器 | |
| JPS6259461A (ja) | バイポ−ラ型イメ−ジセンサ集積回路 | |
| JPH0430227A (ja) | スキャンパスの構成方式 | |
| JPH0134491B2 (ja) | ||
| JPH06104875A (ja) | シリアルポート | |
| JPH07211878A (ja) | イメージセンサｉｃ | |
| JPH01154239A (ja) | パリティ検出装置 | |
| JPH02132531A (ja) | スキャンパス長可変ｌｓｉ | |
| JP2004080544A (ja) | インターフェース回路 |