JP2781120B2 - バーコード読取回路 - Google Patents
バーコード読取回路Info
- Publication number
- JP2781120B2 JP2781120B2 JP5079596A JP7959693A JP2781120B2 JP 2781120 B2 JP2781120 B2 JP 2781120B2 JP 5079596 A JP5079596 A JP 5079596A JP 7959693 A JP7959693 A JP 7959693A JP 2781120 B2 JP2781120 B2 JP 2781120B2
- Authority
- JP
- Japan
- Prior art keywords
- bar
- signal
- circuit
- outputs
- edge detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、通帳等に印刷され、太
さの異なる複数のバーからなるバーコードを読取る読取
回路に関する。
さの異なる複数のバーからなるバーコードを読取る読取
回路に関する。
【０００２】
【従来の技術】従来、バーコードは各種商品等に広く使
用されている。この内、通帳に使用されるバーコード
は、２種類の太さのバーの組合せによりコードを意味す
るようになっている。
用されている。この内、通帳に使用されるバーコード
は、２種類の太さのバーの組合せによりコードを意味す
るようになっている。
【０００３】図４は従来の通帳のバーコードを読取る読
取回路を示す回路図であり、この図にしたがって従来の
読取回路を説明する。図４において、読取り対象である
バーコード１に対してレンズ２を介して読取りラインイ
メージセンサ（ＣＣＤセンサ）３が対峙される。センサ
３にはクロックジェネレータ４および増幅器５が接続さ
れ、増幅器５には電圧比較器６が接続されている。電圧
比較器６は、増幅器５により増幅されたセンサ３の出力
電圧を基準電圧Ｖref と比較して二値化データを出力す
る。電圧比較器６は、シリアルイン−パラレルアウトシ
フトレジスタ７に接続されている。このシリアルイン−
パラレルアウトシフトレジスタ７は、論理ゲート８、
９、１０、１１を介して別のシリアルイン−パラレルア
ウトシフトレジスタ１２に接続されている。
取回路を示す回路図であり、この図にしたがって従来の
読取回路を説明する。図４において、読取り対象である
バーコード１に対してレンズ２を介して読取りラインイ
メージセンサ（ＣＣＤセンサ）３が対峙される。センサ
３にはクロックジェネレータ４および増幅器５が接続さ
れ、増幅器５には電圧比較器６が接続されている。電圧
比較器６は、増幅器５により増幅されたセンサ３の出力
電圧を基準電圧Ｖref と比較して二値化データを出力す
る。電圧比較器６は、シリアルイン−パラレルアウトシ
フトレジスタ７に接続されている。このシリアルイン−
パラレルアウトシフトレジスタ７は、論理ゲート８、
９、１０、１１を介して別のシリアルイン−パラレルア
ウトシフトレジスタ１２に接続されている。
【０００４】次に動作を説明する。まずレンズ２を介し
てバーコード１の像がセンサ３の各画素上に結像し、各
画素の像の明るさに応じた電圧が、クロックジェネレー
タ４で発生したスキャンクロックにより順次読み出さ
れ、増幅器５で増幅された後、電圧比較器６で基準電圧
Ｖref と比較される。これにより読取りデータは、セン
サ３の画素数個の二値データ列に変換される。
てバーコード１の像がセンサ３の各画素上に結像し、各
画素の像の明るさに応じた電圧が、クロックジェネレー
タ４で発生したスキャンクロックにより順次読み出さ
れ、増幅器５で増幅された後、電圧比較器６で基準電圧
Ｖref と比較される。これにより読取りデータは、セン
サ３の画素数個の二値データ列に変換される。
【０００５】二値化により、黒を“１”、白を“０”に
対応させれば、二値データ列中の“１”から“０”への
変化点の数は、バーの本数となる。
対応させれば、二値データ列中の“１”から“０”への
変化点の数は、バーの本数となる。
【０００６】レンズ２の倍率を、物体１ｍｍに対しセン
サＮ画素となるように選択し、細バーの幅をＷ１ｍｍ、
太バーの幅をＷ２ｍｍとすると、細バーはＷ１×Ｎ個、
太バーはＷ２×Ｎ個の“１”の連続データとなる。
サＮ画素となるように選択し、細バーの幅をＷ１ｍｍ、
太バーの幅をＷ２ｍｍとすると、細バーはＷ１×Ｎ個、
太バーはＷ２×Ｎ個の“１”の連続データとなる。
【０００７】電圧比較器６から出力された二値データ列
は、シリアルイン−パラレルアウトシフトレジスタ７に
入力される。シフトレジスタ７のクロックレートをスキ
ャンクロックと等しくすることにより、センサの１画素
がシフトレジスタ７の１ビットに対応する。
は、シリアルイン−パラレルアウトシフトレジスタ７に
入力される。シフトレジスタ７のクロックレートをスキ
ャンクロックと等しくすることにより、センサの１画素
がシフトレジスタ７の１ビットに対応する。
【０００８】シフトレジスタ７の出力Ｑ１は、インバー
タ９に入力され、出力Ｑ２はインバータ９の出力ととも
にナンドゲート１０に入力される。ナンドゲート１０の
出力はオアゲート１１に入力される。またシフトレジス
タ７の出力Ｑ３〜Ｑｎは、アンドゲート８に入力され
る。アンドゲート８の出力は、シリアルイン−パラレル
アウトシフトレジスタ１２に入力され、オアゲート１１
の出力はシフトレジスタ１２のクロックに入力される。
これらの回路構成により、シフトレジスタ７の出力Ｑ１
が“０”で出力Ｑ２が“１”の時、出力Ｑ３〜Ｑｎが全
て“１”であれば、太バーであると判定され、それ以外
の場合は、細バーと判定される。なおここで、ｎ＝（Ｗ
１＋Ｗ２）×Ｎ／２＋１（小数点以下切上げ）とする。
タ９に入力され、出力Ｑ２はインバータ９の出力ととも
にナンドゲート１０に入力される。ナンドゲート１０の
出力はオアゲート１１に入力される。またシフトレジス
タ７の出力Ｑ３〜Ｑｎは、アンドゲート８に入力され
る。アンドゲート８の出力は、シリアルイン−パラレル
アウトシフトレジスタ１２に入力され、オアゲート１１
の出力はシフトレジスタ１２のクロックに入力される。
これらの回路構成により、シフトレジスタ７の出力Ｑ１
が“０”で出力Ｑ２が“１”の時、出力Ｑ３〜Ｑｎが全
て“１”であれば、太バーであると判定され、それ以外
の場合は、細バーと判定される。なおここで、ｎ＝（Ｗ
１＋Ｗ２）×Ｎ／２＋１（小数点以下切上げ）とする。
【０００９】出力Ｑ１が“０”、Ｑ２が“１”の時、シ
フトレジスタ１２のクロックがイネーブルとなり、出力
Ｑ３〜Ｑｎのアンド信号をシフトレジスタ１２に入力す
ることにより、太バーが“１”、細バーが“０”の二値
の数値データ列に変換される。
フトレジスタ１２のクロックがイネーブルとなり、出力
Ｑ３〜Ｑｎのアンド信号をシフトレジスタ１２に入力す
ることにより、太バーが“１”、細バーが“０”の二値
の数値データ列に変換される。
【００１０】
【発明が解決しようとする課題】従来のバーコード読取
回路においては、ラインイメージセンサの種類や光学系
が変わって、物体１ｍｍ当たりのセンサ画素数が変わっ
たり、バーの太さが異なる場合には、回路の変更が必要
となる。そうなると、回路ブロックの共通ゲートアレイ
が使用できなくなることから、回路のコストアップにな
るという問題があった。
回路においては、ラインイメージセンサの種類や光学系
が変わって、物体１ｍｍ当たりのセンサ画素数が変わっ
たり、バーの太さが異なる場合には、回路の変更が必要
となる。そうなると、回路ブロックの共通ゲートアレイ
が使用できなくなることから、回路のコストアップにな
るという問題があった。
【００１１】本発明は、上記問題点に鑑みてなされたも
ので、その目的は、太さの異なるバーのそれぞれの太さ
を判定するための閾値を外部から設定可能にすることに
より、イメージセンサの種類や光学系の変更による読取
画素密度の変化、あるいはバーの太さの変化に同一の回
路で対応できる優れたバーコード読取回路を提供するこ
とである。
ので、その目的は、太さの異なるバーのそれぞれの太さ
を判定するための閾値を外部から設定可能にすることに
より、イメージセンサの種類や光学系の変更による読取
画素密度の変化、あるいはバーの太さの変化に同一の回
路で対応できる優れたバーコード読取回路を提供するこ
とである。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明は、太さの異なる複数のバーからなるバーコー
ドをラインイメージセンサで読取り、読取ったイメージ
データを二値化してイメージセンサの読取画素に対応す
るシリアルビットデータに変換し、そのビットをカウン
トすることによりバーコードを検出するバーコード読取
回路において、前記二値化イメージデータをパラレルデ
ータに変換して出力する変換回路と、各バーの幅にそれ
ぞれ対応する画素数の間の値を予め設定する設定手段
と、前記設定手段で設定された値をカウントし、ローデ
ィング信号によりカウントを開始し、カウントが終了す
ると終了信号を出力する計数手段と、前記変換回路から
出力されるパラレルデータに基いて読取りバーの前縁を
検出し、この前縁検出信号を前記計数手段にローディン
グ信号として出力する前縁検出回路と、前記変換回路か
ら出力されるパラレルデータに基いて読取りバーの後縁
を検出し、この後縁検出信号を出力する後縁検出回路
と、前記後縁検出回路からの後縁検出信号が入力された
とき、前記終了信号が入力されると太バーに対応する信
号を出力し、前記終了信号が入力されないと細バーに対
応する信号を出力する判定回路を設けたものである。
に本発明は、太さの異なる複数のバーからなるバーコー
ドをラインイメージセンサで読取り、読取ったイメージ
データを二値化してイメージセンサの読取画素に対応す
るシリアルビットデータに変換し、そのビットをカウン
トすることによりバーコードを検出するバーコード読取
回路において、前記二値化イメージデータをパラレルデ
ータに変換して出力する変換回路と、各バーの幅にそれ
ぞれ対応する画素数の間の値を予め設定する設定手段
と、前記設定手段で設定された値をカウントし、ローデ
ィング信号によりカウントを開始し、カウントが終了す
ると終了信号を出力する計数手段と、前記変換回路から
出力されるパラレルデータに基いて読取りバーの前縁を
検出し、この前縁検出信号を前記計数手段にローディン
グ信号として出力する前縁検出回路と、前記変換回路か
ら出力されるパラレルデータに基いて読取りバーの後縁
を検出し、この後縁検出信号を出力する後縁検出回路
と、前記後縁検出回路からの後縁検出信号が入力された
とき、前記終了信号が入力されると太バーに対応する信
号を出力し、前記終了信号が入力されないと細バーに対
応する信号を出力する判定回路を設けたものである。
【００１３】
【作用】上記構成を有する本発明では、イメージセンサ
で読取られたイメージデータを変換回路でパラレルデー
タに変換し、この変換回路から出力されるパラレルデー
タに基いて、前縁検出回路で各バーの前縁を検出すると
ともに、後縁検出回路で各バーの後縁を検出する。一
方、設定手段には予め各バーの幅にそれぞれ対応する画
素数の間の値が閾値として設定される。この閾値は外部
から設定可能である。ここで設定された値は計数手段に
よりカウントされるが、計数手段は前縁検出回路から出
力されるローディング信号によりカウントを開始する。
計数手段はカウントを終了すると終了信号を判定回路に
出力する。また後縁検出回路は読取パターンの後縁の検
出信号を判定回路に出力する。判定回路では、後縁検出
信号が入力されたときに、終了信号が入力しているかど
うかにより読取太バーもしくは細バーに対応する信号を
出力する。
で読取られたイメージデータを変換回路でパラレルデー
タに変換し、この変換回路から出力されるパラレルデー
タに基いて、前縁検出回路で各バーの前縁を検出すると
ともに、後縁検出回路で各バーの後縁を検出する。一
方、設定手段には予め各バーの幅にそれぞれ対応する画
素数の間の値が閾値として設定される。この閾値は外部
から設定可能である。ここで設定された値は計数手段に
よりカウントされるが、計数手段は前縁検出回路から出
力されるローディング信号によりカウントを開始する。
計数手段はカウントを終了すると終了信号を判定回路に
出力する。また後縁検出回路は読取パターンの後縁の検
出信号を判定回路に出力する。判定回路では、後縁検出
信号が入力されたときに、終了信号が入力しているかど
うかにより読取太バーもしくは細バーに対応する信号を
出力する。
【００１４】読取画素密度およびバーの太さが変化した
場合、設定手段により、各バーの太さを判定するための
閾値を外部から変えることによって、回路変更しなくて
も対応できる。
場合、設定手段により、各バーの太さを判定するための
閾値を外部から変えることによって、回路変更しなくて
も対応できる。
【００１５】
【実施例】以下本発明に係る実施例を図面にしたがって
説明する。なお各図面に共通する要素には同一の符号を
付す。
説明する。なお各図面に共通する要素には同一の符号を
付す。
【００１６】図１は本発明に係る実施例を示す回路図で
ある。図１において、従来例と同様に、太バーと細バー
とからなるバーコード１に対してレンズ２を介して読取
りラインイメージセンサ（ＣＣＤセンサ）３が対峙され
る。センサ３にはクロックジェネレータ４および増幅器
５が接続され、増幅器５には電圧比較器６が接続されて
いる。電圧比較器６は、センサ３の出力電圧を基準電圧
Ｖref と比較して二値化データを出力する。電圧比較器
６は、シリアルイン−パラレルアウトシフトレジスタ２
１に接続されている。またクロックジェネレータ４もシ
リアルイン−パラレルアウトシフトレジスタ２１に接続
されている。
ある。図１において、従来例と同様に、太バーと細バー
とからなるバーコード１に対してレンズ２を介して読取
りラインイメージセンサ（ＣＣＤセンサ）３が対峙され
る。センサ３にはクロックジェネレータ４および増幅器
５が接続され、増幅器５には電圧比較器６が接続されて
いる。電圧比較器６は、センサ３の出力電圧を基準電圧
Ｖref と比較して二値化データを出力する。電圧比較器
６は、シリアルイン−パラレルアウトシフトレジスタ２
１に接続されている。またクロックジェネレータ４もシ
リアルイン−パラレルアウトシフトレジスタ２１に接続
されている。
【００１７】シリアルイン−パラレルアウトシフトレジ
スタ２１の出力Ｑ１はノアゲート２２の一方の入力端子
およびアンドゲート２３に接続され、出力Ｑ２はノアゲ
ート２２の他方の入力端子およびノアゲート２４の一方
の入力端子に接続されている。出力Ｑ３はノアゲート２
４の他方の入力端子およびナンドゲート２５の一方の入
力端子に接続されている。またノアゲート２２の出力は
ナンドゲート２５の他方の入力端子に接続され、ノアゲ
ート２４の出力はアンドゲート２３の他方の入力端子に
接続されている。そしてアンドゲート２３の出力はプロ
グラマブルカウンタ２６に接続され、ナンドゲート２５
の出力はオアゲート２７の一方の入力端子に接続されて
いる。
スタ２１の出力Ｑ１はノアゲート２２の一方の入力端子
およびアンドゲート２３に接続され、出力Ｑ２はノアゲ
ート２２の他方の入力端子およびノアゲート２４の一方
の入力端子に接続されている。出力Ｑ３はノアゲート２
４の他方の入力端子およびナンドゲート２５の一方の入
力端子に接続されている。またノアゲート２２の出力は
ナンドゲート２５の他方の入力端子に接続され、ノアゲ
ート２４の出力はアンドゲート２３の他方の入力端子に
接続されている。そしてアンドゲート２３の出力はプロ
グラマブルカウンタ２６に接続され、ナンドゲート２５
の出力はオアゲート２７の一方の入力端子に接続されて
いる。
【００１８】パターン幅設定レジスタ２８には、読取り
を行うバーコードの太バーの幅に対応するイメージセン
サの画素数と、細バーの幅に対応する画素数との中間値
（閾値）を示すデータがセットされている。このデータ
はプルグラマブルカウンタ２６にローディングされる。
プログラマブルカウンタ２６は、ローディングされたデ
ータに基づいてカウントし、出力信号をシリアルイン−
パラレルアウトシフトレジスタ２９に出力する。またオ
アゲート２７の出力はシリアルイン−パラレルアウトシ
フトレジスタ２９に接続されている。
を行うバーコードの太バーの幅に対応するイメージセン
サの画素数と、細バーの幅に対応する画素数との中間値
（閾値）を示すデータがセットされている。このデータ
はプルグラマブルカウンタ２６にローディングされる。
プログラマブルカウンタ２６は、ローディングされたデ
ータに基づいてカウントし、出力信号をシリアルイン−
パラレルアウトシフトレジスタ２９に出力する。またオ
アゲート２７の出力はシリアルイン−パラレルアウトシ
フトレジスタ２９に接続されている。
【００１９】次に本実施例の動作を図２に示すタイムチ
ャートにしたがって説明する。図２は実施例の動作を示
すタイムチャートである。
ャートにしたがって説明する。図２は実施例の動作を示
すタイムチャートである。
【００２０】まずレンズ２を介してバーコード１の像が
センサ３の各画素上に結像し、各画素の像の明るさに応
じた電圧が、クロックジェネレータ４で発生したスキャ
ンクロックにより順次読み出され、増幅器５で増幅され
た後、電圧比較器６で基準電圧Ｖref と比較される。こ
れにより読取りデータは、センサ３の画素数個の二値デ
ータ列に変換される。
センサ３の各画素上に結像し、各画素の像の明るさに応
じた電圧が、クロックジェネレータ４で発生したスキャ
ンクロックにより順次読み出され、増幅器５で増幅され
た後、電圧比較器６で基準電圧Ｖref と比較される。こ
れにより読取りデータは、センサ３の画素数個の二値デ
ータ列に変換される。
【００２１】二値化により、黒を“１”、白を“０”に
対応させれば、二値データ列中の“１”から“０”への
変化点の数は、バーの本数となる。
対応させれば、二値データ列中の“１”から“０”への
変化点の数は、バーの本数となる。
【００２２】レンズ２の倍率を、物体１ｍｍに対しセン
サＮ画素となるように選択し、細バーの幅をＷ１ｍｍ、
太バーの幅をＷ２ｍｍとすると、細バーはＷ１×Ｎ個、
太バーはＷ２×Ｎ個の“１”の連続データとなる。
サＮ画素となるように選択し、細バーの幅をＷ１ｍｍ、
太バーの幅をＷ２ｍｍとすると、細バーはＷ１×Ｎ個、
太バーはＷ２×Ｎ個の“１”の連続データとなる。
【００２３】電圧比較器６から出力された二値データ列
は、シリアルイン−パラレルアウトシフトレジスタ２１
に入力される。シフトレジスタ２１のクロックレートを
スキャンクロックと等しくすることにより、センサの１
画素がシフトレジスタ２１の１ビットに対応する。シフ
トレジスタ２１の各出力Ｑ１、Ｑ２、Ｑ３は、図２に示
すように１ビットずつずれて出力される。
は、シリアルイン−パラレルアウトシフトレジスタ２１
に入力される。シフトレジスタ２１のクロックレートを
スキャンクロックと等しくすることにより、センサの１
画素がシフトレジスタ２１の１ビットに対応する。シフ
トレジスタ２１の各出力Ｑ１、Ｑ２、Ｑ３は、図２に示
すように１ビットずつずれて出力される。
【００２４】シフトレジスタ２１の出力Ｑ１が“１”、
Ｑ２が“０”、Ｑ３が“０”の時、ノアゲート２４およ
びアンドゲート２３により、プログラマブルカウンタ２
６のローディング信号が“１”となり、パターン幅設定
レジスタ２８にセットされているデータをローディング
し、スキャンクロックおよびシフトレジスタ２１のクロ
ックに同期してカウントダウンを開始する。図２にはカ
ウント値をｎとして示してある。カウント値が０になる
と、プログラマブルカウンタ２６はボロー信号をシフト
レジスタ２９に出力する。このボロー信号は次にデータ
がローディングされるまで保持される。
Ｑ２が“０”、Ｑ３が“０”の時、ノアゲート２４およ
びアンドゲート２３により、プログラマブルカウンタ２
６のローディング信号が“１”となり、パターン幅設定
レジスタ２８にセットされているデータをローディング
し、スキャンクロックおよびシフトレジスタ２１のクロ
ックに同期してカウントダウンを開始する。図２にはカ
ウント値をｎとして示してある。カウント値が０になる
と、プログラマブルカウンタ２６はボロー信号をシフト
レジスタ２９に出力する。このボロー信号は次にデータ
がローディングされるまで保持される。
【００２５】シフトレジスタ２１の出力Ｑ１が“０”、
Ｑ２が“０”、Ｑ３が“１”の時、ノアゲート２２およ
びナンドゲート２５によりオアゲート２７の一方の入力
が“１”となり、シフトレジスタ２９にクロック信号が
入力される。このクロック信号により、シフトレジスタ
２９がイネーブルとなり、データ入力端子のデータがシ
フトレジスタ２９に取り込まれる。
Ｑ２が“０”、Ｑ３が“１”の時、ノアゲート２２およ
びナンドゲート２５によりオアゲート２７の一方の入力
が“１”となり、シフトレジスタ２９にクロック信号が
入力される。このクロック信号により、シフトレジスタ
２９がイネーブルとなり、データ入力端子のデータがシ
フトレジスタ２９に取り込まれる。
【００２６】この時、データ列“００１”と“１００”
とに挟まれた“１”から“１”までのデータの数が、パ
ターン幅設定レジスタ２８にセットされた数値（ｎ）以
上であれば、即ち、ボロー信号が出力されている間にシ
フトレジスタ２９のクロックがイネーブルになれば、シ
フトレジスタ２９に入力されるデータは“１”となり、
セットされた数値（ｎ）以下であれば、即ち、ボロー信
号が出力される前にシフトレジスタ２９のクロックがイ
ネーブルになれば、シフトレジスタ２９に入力されるデ
ータは“０”となり、図２に示すように、太バーが
“１”、細バーが“０”の二値の数値データ列に変換で
きる。
とに挟まれた“１”から“１”までのデータの数が、パ
ターン幅設定レジスタ２８にセットされた数値（ｎ）以
上であれば、即ち、ボロー信号が出力されている間にシ
フトレジスタ２９のクロックがイネーブルになれば、シ
フトレジスタ２９に入力されるデータは“１”となり、
セットされた数値（ｎ）以下であれば、即ち、ボロー信
号が出力される前にシフトレジスタ２９のクロックがイ
ネーブルになれば、シフトレジスタ２９に入力されるデ
ータは“０”となり、図２に示すように、太バーが
“１”、細バーが“０”の二値の数値データ列に変換で
きる。
【００２７】なお本実施例では、図２にａ点で示すよう
な孤立した“０”は、ノイズと見なし、“１”と読み替
えてパターン幅の判定を実行するようにしている。
な孤立した“０”は、ノイズと見なし、“１”と読み替
えてパターン幅の判定を実行するようにしている。
【００２８】上記実施例では、バーの太さが２種類の場
合で説明したが、３種類の場合でも本発明を実施でき
る。この場合は、パターン幅設定レジスタ、プログラマ
ブルカウンタおよびシリアルイン−パラレルアウトシフ
トレジスタをそれぞれ増設し、２つのパターン幅設定レ
ジスタにより異なる２つの閾値（ｎ１、ｎ２、但しｎ１
＜ｎ２）を設定して、図３に示すように、両方をカウン
ト中にイネーブルになれば最も狭い幅、ｎ２のみカウン
ト中にイネーブルになれば中間の幅、そして両方のカウ
ントが終了後にイネーブルになれば最も広い幅と判定す
る。なお図３は本発明の他の実施例を示すタイムチャー
トである。
合で説明したが、３種類の場合でも本発明を実施でき
る。この場合は、パターン幅設定レジスタ、プログラマ
ブルカウンタおよびシリアルイン−パラレルアウトシフ
トレジスタをそれぞれ増設し、２つのパターン幅設定レ
ジスタにより異なる２つの閾値（ｎ１、ｎ２、但しｎ１
＜ｎ２）を設定して、図３に示すように、両方をカウン
ト中にイネーブルになれば最も狭い幅、ｎ２のみカウン
ト中にイネーブルになれば中間の幅、そして両方のカウ
ントが終了後にイネーブルになれば最も広い幅と判定す
る。なお図３は本発明の他の実施例を示すタイムチャー
トである。
【００２９】さらに本発明は、黒バーと黒バーの間の白
バーの幅を変えたバーコードを読み取る場合にも有効で
ある。
バーの幅を変えたバーコードを読み取る場合にも有効で
ある。
【００３０】
【発明の効果】以上詳細に説明したように本発明によれ
ば、パターン幅判定の閾値をパターン幅設定レジスタに
より、外部から設定できるようにしたので、イメージセ
ンサの種類、レンズの倍率、バーの太さに応じて閾値を
可変にでき、回路を変更することなく各種の用途に対応
可能となる。したがって共通ゲートアレイ化によるコス
トダウンが期待できる。
ば、パターン幅判定の閾値をパターン幅設定レジスタに
より、外部から設定できるようにしたので、イメージセ
ンサの種類、レンズの倍率、バーの太さに応じて閾値を
可変にでき、回路を変更することなく各種の用途に対応
可能となる。したがって共通ゲートアレイ化によるコス
トダウンが期待できる。
【図１】本発明に係る実施例のバーコード読取回路を示
す回路図である。
す回路図である。
【図２】実施例の動作を示すタイムチャートである。
【図３】本発明の他の実施例を示すタイムチャートであ
る。
る。
【図４】従来のバーコード読取回路を示す回路図であ
る。
る。
１ バーコード ３ ラインイメージセンサ ６ 電圧比較器 ２１ シリアルイン−パラレルアウトシフトレジスタ ２２ ノアゲート ２３ アンドゲート ２４ ノアゲート ２５ ナンドゲート ２６ プログラマブルカウンタ ２８ パターン幅設定レジスタ ２９ シリアルイン−パラレルアウトシフトレジスタ
Claims (1)
- 【請求項１】 太さの異なる複数のバーからなるバーコ
ードをラインイメージセンサで読取り、読取ったイメー
ジデータを二値化してイメージセンサの読取画素に対応
するシリアルビットデータに変換し、そのビットをカウ
ントすることによりバーコードを検出するバーコード読
取回路において、 前記二値化イメージデータをパラレルデータに変換して
出力する変換回路と、 各バーの幅にそれぞれ対応する画素数の間の値を予め設
定する設定手段と、 前記設定手段で設定された値をカウントし、ローディン
グ信号によりカウントを開始し、カウントが終了すると
終了信号を出力する計数手段と、 前記変換回路から出力されるパラレルデータに基いて読
取りバーの前縁を検出し、この前縁検出信号を前記計数
手段にローディング信号として出力する前縁検出回路
と、 前記変換回路から出力されるパラレルデータに基いて読
取りバーの後縁を検出し、この後縁検出信号を出力する
後縁検出回路と、 前記後縁検出回路からの後縁検出信号が入力されたと
き、前記終了信号が入力されると太バーに対応する信号
を出力し、前記終了信号が入力されないと細バーに対応
する信号を出力する判定回路を設けたことを特徴とする
バーコード読取回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5079596A JP2781120B2 (ja) | 1993-04-06 | 1993-04-06 | バーコード読取回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5079596A JP2781120B2 (ja) | 1993-04-06 | 1993-04-06 | バーコード読取回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06290294A JPH06290294A (ja) | 1994-10-18 |
| JP2781120B2 true JP2781120B2 (ja) | 1998-07-30 |
Family
ID=13694387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5079596A Expired - Fee Related JP2781120B2 (ja) | 1993-04-06 | 1993-04-06 | バーコード読取回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781120B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3506805B2 (ja) * | 1995-04-13 | 2004-03-15 | 株式会社キーエンス | 光学的情報読取装置 |
| JP5321610B2 (ja) | 2011-02-04 | 2013-10-23 | カシオ計算機株式会社 | スキャナ装置及びプログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139886A (ja) * | 1984-12-11 | 1986-06-27 | Canon Inc | 情報検索装置 |
| JPS62197877A (ja) * | 1986-02-26 | 1987-09-01 | Hitachi Ltd | バ−コ−ド読取方式 |
-
1993
- 1993-04-06 JP JP5079596A patent/JP2781120B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06290294A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128527A (en) | Apparatus for reading a bar code | |
| US4746789A (en) | Reading device for bar codes | |
| US4953230A (en) | Document image processing system | |
| EP0042953A2 (en) | Bar code candidate select circuit | |
| EP0176933A2 (en) | Bar code reading apparatus | |
| JPH01319884A (ja) | 符号読取装置 | |
| US4623935A (en) | Picture extracting apparatus | |
| JPH0626423B2 (ja) | 原稿読取り装置 | |
| GB2138604A (en) | Data decoding | |
| JP2781120B2 (ja) | バーコード読取回路 | |
| US6188080B1 (en) | Apparatus for determining the location of an edge of a document | |
| US5253080A (en) | Picture signal binarization apparatus avoiding a need for memory devices or shift registers for storing binary picture signals before output | |
| US5390030A (en) | Peak holding circuit and video processing unit using the same | |
| US5307061A (en) | Absolute value circuit | |
| JPS58184686A (ja) | 媒体検出方式 | |
| JPS6226636B2 (ja) | ||
| JP2915727B2 (ja) | イメージセンサ等のシェージング補正装置 | |
| JPH0352711B2 (ja) | ||
| JP3102252B2 (ja) | 画像読取り装置 | |
| KR0121064Y1 (ko) | 동화상 전화기의 fas검색 및 에러검출회로 | |
| JPH07129716A (ja) | 印字行検出回路 | |
| JPH06303424A (ja) | 網点領域判定装置 | |
| JPH01116777A (ja) | 最終表示判定回路 | |
| JPS642994B2 (ja) | ||
| JPH10327323A (ja) | 画像読取装置、その読取画像評価方法及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
| LAPS | Cancellation because of no payment of annual fees |