JPH0695503B2 - パターン形成方法およびその実施に使用する装置 - Google Patents

パターン形成方法およびその実施に使用する装置

Info

Publication number
JPH0695503B2
JPH0695503B2 JP58244334A JP24433483A JPH0695503B2 JP H0695503 B2 JPH0695503 B2 JP H0695503B2 JP 58244334 A JP58244334 A JP 58244334A JP 24433483 A JP24433483 A JP 24433483A JP H0695503 B2 JPH0695503 B2 JP H0695503B2
Authority
JP
Japan
Prior art keywords
pattern
gap
mask pattern
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58244334A
Other languages
English (en)
Other versions
JPS60137023A (ja
Inventor
庭司 間島
広道 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58244334A priority Critical patent/JPH0695503B2/ja
Priority to CA000470553A priority patent/CA1260754A/en
Priority to EP84402694A priority patent/EP0147322B1/en
Priority to DE8484402694T priority patent/DE3484677D1/de
Priority to US06/686,521 priority patent/US4597826A/en
Publication of JPS60137023A publication Critical patent/JPS60137023A/ja
Publication of JPH0695503B2 publication Critical patent/JPH0695503B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、例えば磁気バブルメモリデバイス、半導体デ
バイス、表面弾性波デバイス、ジョセフソンデバイスな
どのようなマイクロ・エレクトロニクス・デバイスの製
作に適用される微細加工技術に関し、特に１μｍより狭
いギャップ（サブミクロンギャップ）、殊に0.5μｍ以
下の微細ギャップを有するパターンの形成方法及びその
実施に使用する装置に関する。
技術の背景 上記のようなデバイスにおいては、その基板上に導体や
磁性体などからなるパターンが形成され、デバイスの特
性向上および小形化あるいは高密度化のためにはパター
ンの微細化、特にパターン間ギャップの微細化が重要な
課題となっている。例えば、磁気バブルの転送にパーマ
ロイパターンを用いるいわゆるパーマロイバブルメモリ
デバイスにおいては、パーマロイパターン間のギャップ
の幅がバブル転送特性を決定する要因の１つであり、動
作特性および記憶密度の向上のためにはギャップをでき
るだけ狭くすることが有利であることは周知である。
かかるパーマロイ転送パターンの如き微細パターンの形
成には、従来、光、Ｘ線、電子ビームなどを利用するリ
ソグラフィ技術（本明細書ではこれらを総括して「ホト
リソグラフィ技術」と称する）が用いられている。ホト
リソグラフィ技術は近年めざましく進歩しているが、そ
れでもその実用的解像度は１μｍが限界であり、従って
後述する如く従来のパターン形成方法ではサブミクロン
ギャップの形成は非常に困難であり、殊に0.5μｍ以下
のギャップの形成は事実上不可能であった。このためパ
ーマロイバブルメモリにおいては、１μｍギャップパタ
ーンを用い、パターン形状を工夫することにより転送特
性および記憶密度の向上を追求することを余儀なくされ
ているのが現状である。ちなみに、初期にはＴ−Ｉパタ
ーン、シエブロンパターンなどが用いられていたが、現
在ではハーフディスクパターンや非対称シエブロンパタ
ーンなどのいわゆるギャップトレラントパターン（gap
−tolerant pattern）が用いられ、バブル径２μｍ、ビ
ット周期８μｍ、記憶密度1Mbitのバブルメモリが実現
されている。更に近年ではワイドギャップパターン（wi
de−gap pattern）が考えられ、バブル径１μｍ、ビッ
ト周期４μｍ、記憶密度4Mbitのバブルメモリの実現に
近づきずつある。しかしながら動作特性および記憶密度
の一層の向上を図るには、パーマロイパターンのギャッ
プを１μｍより小さく、特に0.5μｍより小さくするこ
とが要求される。
かかる事情によりサブミクロンギャップを有するパター
ンを容易に形成可能な方法の実現が強く要望されてい
る。
従来技術と問題点 従来のホトリソグラフィ技術を用いたパターン形成方法
は、まずパターンを形成する材料の層を基板表面上に形
成し、次にこのパターン材料層上にホトリソグラフィ技
術を用いてホトレジスト材料によりマスクパターンを形
成し、しかる後にパターン材料層をエッチングしてパタ
ーンを形成するものである。この方法ではパターンギャ
ップ幅はマスクパターン形成技術つまりホトリソグラフ
ィ技術の限界により決定され、解像度１μｍではパター
ンギャップ幅は基本的に１μｍが限界である。
一方、図面を参照して後述するように、解像度１μｍの
ホトリソグラフィ技術を用いてサブミクロンギャップを
形成する方法も従来いくつか考えられている。その１つ
は、マスクパターン形成工程においてホトレジスト材料
のパターン露光時間を短縮する方法である。すなわち、
ホトレジスト材料としてポジ型ホトレジスト材料を用
い、露光時間を標準露光時間よりも短かくすると、解像
度１μｍでもサブミクロンギャップのマスクパターンを
形成でき、従ってサブミクロンのパターンギャップを形
成可能である。もう１つの方法は、加速粒子を利用する
エッチング技術、例えばイオンミリングなどのエッチン
グ技術を用いるものである。加速粒子によるエッチング
ではパターン形成層から除去された材料の一部がマスク
パターンやパターン形成層に再付着する現象があり、こ
のためにパターンが太り、その分だけパターンギャップ
が狭くなるという効果がある。従って１μｍギャップの
マスクパターンに基づいてサブミクロンギャップパター
ンの形成が可能である。しかし前者の露光時間短縮方法
では光量のばらつきや露光パターンの寸法のばらつきに
よりマスクパターンのパターン抜け不良が起こり易くな
り、自ずから限界がある。また従来方法では、後者の加
速粒子を利用するエッチング技術を用いても有効なパタ
ーン太り効果（ギャップ狭まり効果）が得られなかっ
た。結局、従来方法では露光時間の短縮ならびに加速粒
子を利用するエッチング技術の両方によるパターン太り
効果を併せても、解像度１μｍで形成可能な最小ギャッ
プ幅は0.5μｍであり、しかも極めて高度の工程制御が
要求され、実用に適さない。
発明の目的 本発明は、上記従来技術に鑑み、ホトリソグラフィ技術
の限界を越えるサブミクロンギャップを有するパターン
を非常に容易に形成可能なパターン形成方法を提供する
ことを目的とするものである。
本発明のもう１つの目的は、上記のようなパターン形成
方法の実施に使用する装置を提供することにある。
発明の構成 本発明は、概略的には、イオンミリング技術による加速
粒子を利用するエッチングでもってパターン太り効果を
有効に利用することにより上記目的の達成を図るもので
ある。
すなわち、本発明によるパターン形成方法においては、
被形成パターンとして１μｍより狭い微細ギャップを有
するものを基板上に形成するために、先ず、パターンを
形成する材料の層を基板表面上に形成し、該パターン材
料層上に被形成パターンにほぼ相当する部分を被覆す
る、第１ギャップを持つマスクパターンを形成し、パタ
ーン材料層およびマスクパターンの露出面上に無機材料
からなる被膜を、該マスクパターンの上面および側面の
全周囲面を被ってその起伏形状がほぼ維持される如く蒸
着またはスパッタリングにより形成して、該被膜に第１
ギャップより狭い第２ギャップを与え、加速粒子源とし
て不活性ガスを利用するイオンミリング技術を用いて該
被膜およびパターン材料層を共にエッチングして、パタ
ーン材料層から、第２のギャップよりも狭い微細ギャッ
プを有する所望のパターンを形成し、次いで、マスクパ
ターンを除去することが特徴とされる。
このようなパターン形成方法によれば、上述の被膜の形
成により、マスクパターンのギャップをホトリソグラフ
ィ技術の限界より狭くすることが可能であり、またイオ
ンミリング技術による加速粒子を利用するエッチングで
もってパターン太り効果を増大することが可能であり、
これら双方の効果が相まってホトリソグラフィ技術の限
界より格段に狭いギャップを有するパターンを形成する
ことができる。
かかるパターン形成方法において、上述の被膜は蒸着ま
たはスパッタリングの技術を用いて形成することが好ま
しい。この場合、被膜形成工程およびこれに続くイオン
ミリングによる工程は、基板上の膜層表面への微細粒子
の付着による汚染を防止するために、同一のパターン形
成装置を用いて真空状態を破らずに連続的に行うことが
有利である。
そこで、本発明によれば、真空槽と、処理すべき基板を
該真空槽内に保持する基板ホルダーと、該基板上に無機
材料膜層を蒸着またはスパッタリングにて形成するため
の成膜手段と、基板上の無機材料膜層を、加速粒子源と
して不活性ガスを利用してイオンミリングするイオンミ
リング手段とを具備し、該基板ホルダーが該基板を成膜
手段に対し斜めに対面させる成膜位置と、該基板をイオ
ンミリング手段に対しほぼ直角に対面させるエッチング
位置との間で回動可能であることを特徴とするパターン
形成装置も提供される。
本発明で利用されるイオンミリング技術は、イオン化し
た不活性ガス（一般的にはアルゴンガス）を、負に印加
されたグリッド電圧でもって加速し、これら加速粒子を
平行ビームとして基板側に当てて物理的エッチングを行
う技術であって、それ自体は公知である。
発明の実施例 以下本発明の実施例につき図面を参照し且つ従来例と対
比しながら説明する。
まず従来のパターン形成方法について説明する。図面の
第1A図及び第1B図は従来方法の基本工程を示すものであ
り、まず第1A図に示すように基板１上にパターン材料層
２を蒸着などにより形成し、このパターン材料層２上に
ホトリソグラフィ技術によりホトレジスト材料から厚さ
t2のマスクパターン３を形成する。符号g1はマスクパタ
ーン３のギャップ幅（下底幅）を示す。しかる後にパタ
ーン材料層２をエッチングし、マスクパターン３を除去
すると、第1B図に示す如く基板１上にパターン2Pが形成
される。符号g2はパターン2Pのギャップ幅（下底幅）を
示す。
上記の方法で例えばパーマロイバブルメモリデバイスの
パーマロイ転送パターンを形成するには、パターン材料
層２をパーマロイ層となし、その厚さt1を3000Åとす
る。またマスクパターン３は例えば「AZ1350J」（Shipl
ey社）などのポジ型ホトレジスト材料を用いて形成し、
その厚さt2を6750Åとする。この場合、ホトレジスト材
料への露光時間を標準時間とすると、マスクパターン３
のギャップ幅g1は１μｍが限界である。そしてパーマロ
イ層２のエッチングに例えば化学的エッチング技術を用
いた場合、パーマロイパターン2Pのギャップ幅g2も１μ
ｍが限界であり、サブミクロンギャップの形成は不可能
である。
これに対し、前述したようにホトレジスト材料のパター
ン露光時間を標準時間よりも短くすると、マスクパター
ンギャップ幅g1を１μｍより小さくすることができる。
また、加速粒子を利用するエッチング技術、例えばイオ
ンミリング技術を用いることにより、パーマロイパター
ン2Pのパターン幅をマスクパターン３のパターン幅より
太らせることができ、結果的にパーマロイパターンギャ
ップ幅g2をマスクパターンギャップ幅g1よりも狭くする
ことができる。第２図は、パターン幅及びギャップ幅が
いずれも１μｍのパターンを露光してマスクパターン３
を形成し、イオンミリングによってパーマロイパターン
2Pを形成した場合の、露光時間Ｔに対するマスクパター
ン幅（下底幅）w1及びパーマロイパターン幅（下底幅）
w2の関係を示す図である。この図から、露光時間Ｔが短
いとマスクパターン幅w1は１μｍより太くなり（つまり
マスクパターンギャップ幅g1は１μｍより狭くなる）、
更にはパーマロイパターン幅w2はイオンミリングによる
パターン太り効果によってマスクパターン幅w1よりも太
くなることがわかる。例えば露光時間Ｔ＝0.20secの場
合、マスクパターン幅w1及びパーマロイパターン幅w2は
それぞれ1.46μｍ、1.50μｍとなり、結局、パーマロイ
パターンギャップ幅g2は0.5μｍとなる。しかしなが
ら、前述したように露光時間の短縮には自ずから限界が
ある。また加速粒子を用いるエッチング技術によるパタ
ーン太り効果はマスクパターン厚さt2を厚くすることに
よって増大させ得るが、その反面でt2が過大であるとマ
スクパターンに再付着してパーマロイによってパーマロ
イパターン2Pの縁に壁が形成され、パターン不良が生ず
るという問題がある。結局、従来方法では露光時間の短
縮及び加速粒子を用いるエッチング技術の双方によるパ
ターン太り効果（ギャップ狭まり効果）を併用しても、
解像度１μｍのホトリソグラフィ技術を用いて形成し得
る最小パターンギャップ幅は約0.5μｍである。
次に本発明のパターン形成方法について説明する。図面
の第3A図から第3D図は本発明方法の基本実施例を示し、
その工程は以下の如くである。
（１）まず第3A図に示す如く、基板１上にパターン材料
層Ａを厚さtAで形成し、その上にホトリソグラフィ技術
によりホトレジスト材料で厚さtBのマスクパターンＢを
形成する。符号G1はマスクパターンＢの初期ギャップ幅
（下底幅）を示す。
（２）次に第3B図に示す如く、パターン材料層Ａおよび
マスクパターンＢの露出表面上に被膜Ｃをマスクパター
ンＢの起伏形状がほぼ維持される如く厚さTCで形成す
る。これによりマスクパターンＢが太り、ギャップ幅
（下底幅）G2は初期ギャップ幅G1よりも狭くなる。
（３）しかる後、第3C図に示すように、加速粒子を利用
するエッチング技術、例えばNe,Ar,Xe等の不活性ガスを
用いてイオンミリングにより被膜Ｃをエッチングする。
このとき、エッチングされた被膜Ｃの材料の一部Ｃ′が
マスクパターンＢの側面に再付着するので、マスクパタ
ーンＢの基底部は再付着層Ｃ′の厚さ分だけ太り、ギャ
ップ幅（下底幅）G3は被膜形成後のギャップ幅G2よりも
狭くなる。
（４）引き続き、イオンミリングによってパターン材料
層Ａをエッチングし、マスクパターンＢを除去すると、
第3D図に示すようなパターンAPが形成される。パターン
APのギャップ幅（下底幅）G4は、イオンミリングによる
パターン太り効果により、被膜エッチング後のマスクパ
ターンギャップ幅G3より狭くなる。
かかる本発明の方法によりパーマロイバブルメモリデバ
イスのパーマロイ転送パターンを形成する場合、パター
ン材料層Ａをパーマロイ層となし、その厚さTAは3000Å
とする。またマスクパターンＢを形成するホトレジスト
材料として前記の「AZ1350J」を用いる。ただし、マス
クパターンＢの厚さTBは従来方法よりも厚くするのが望
ましく、10000Åが最適である。これは、従来方法と同
じTB＝6750Åでは、エッチングによる十分なパターン太
り効果が得られないためである。
被膜Ｃの材料としては、主にマスクパターンＢとの付着
性やエッチングレートを考慮して選べば良く、例えばC
u,NiFe（パーマロイ）、Au,Ti,Cr2O3，SiO2,Cr,Siなど
種々の材料を用いることができる。しかしパターン材料
層Ａと異なる材料を用いた場合は、エッチングレートが
異なるのでエッチング工程の制御が難しくなる上に、形
成後のパターンに付着して残ると局部電池作用による腐
食のおそれがあるので、パターン材料層Ａと同一材料を
用いるのが望ましい。例えばパターン材料層Ａがパーマ
ロイ層である場合は、被膜Ｃの材料としてCu,NiFe,Au,T
iが有効であるが、特にパーマロイ（NiFe）が望まし
い。被膜Ｃは蒸着またはスパッタリングによって形成す
ることができる。この場合、例えばプラネタリ式基板保
持治具を用いるなどして被膜材料が基板法線に対し０°
〜45°の方向から付着するようにして、マスクパターン
Ｂの側面における被膜Ｃの膜厚ができるだけ均一且つ厚
いものとなるようにする。尚、被膜Ｃを蒸着により形成
する場合は、マスクパターンＢの変質及び変形を防ぐた
めに蒸着時の基板１の温度を低温（例えば150℃以下）
に維持することが望ましい。
上述のギャップ幅G2，G3，G4は被膜Ｃの膜厚TCによって
決まる。第4A図から第4C図は、マスクパターンＢの初期
ギャップ幅G1が１μｍであるときの、パーマロイ被膜Ｃ
の膜厚TCに対するマスクパターンＢ及びパーマロイパタ
ーンAPの太り量、つまりはギャップ幅の狭まり量を示す
ものである。第4A図はマスクパターンＢの基準ギャップ
幅G1に対する被膜形成後のギャップ幅G2の狭まり量（G1
−G2）を示す。また第4B図は被膜形成後のマスクパター
ンギャップ幅G2に対するパーマロイパターンギャップ幅
G4の狭まり量（G2−G4）を示す。但し、第4B図において
点線g0はパーマロイ被膜Ｃを形成してない場合（TC＝
０）のギャップ幅狭まり量を示し、これは第1A図及び第
1B図に示す従来方法においてマスクパターンギャップg1
＝１μｍとしたときのパターンギャップ幅g2の狭まり量
（g1−g2）に相当するものである。そして（G2−G4）と
g0の差（G2−G4−g0）が、被膜Ｃを形成したことによる
エッチング時のパターン太り効果（ギャップ狭まり効
果）の増大を示すものである。そして第4C図には、第4A
図に示すギャップ幅狭まり量（G1−G2）と第５図に示す
ギャップ幅狭まり量（G2−G4）との和、つまりマスクパ
ターン基準ギャップ幅G1に対するパーマロイパターンギ
ャップ幅G4の総狭まり量（G1−G4）、ならびにこのギャ
ップ幅総狭まり量（G1−G4）とパーマロイ被膜Ｃの形成
なしで得られるギャップ幅狭まり量g0との差、つまりパ
ーマロイ被膜Ｃの形成により増加するギャップ幅狭まり
量（G1−G4−g0）を示してある。
これらの図から明らかなように、パーマロイ被膜Ｃを形
成させない従来方法の場合のギャップ幅狭まり量g0は0.
29μｍであり、従ってマスクパターン幅g1＝１μｍに対
してパーマロイパターンギャップ幅g2は0.71μｍとな
る。これに対して本発明方法では、例えばパーマロイ被
膜Ｃの膜厚TCが2400Å（0.24μｍ）の場合、まず被膜Ｃ
の形成によるマスクパターンギャップ幅狭まり量（G1−
G2）が0.20μｍ、またエッチングによるパーマロイパタ
ーンギャップ幅狭まり量（G2−G4）が0.55μｍとなり、
両者を合わせたギャップ幅総狭まり量（G1−G4）は0.75
μｍとなる。すなわちマスクパターン初期ギャップ幅G1
＝１μｍに対してパーマロイギャップ幅G4は0.25μｍと
なる。この場合、パーマロイ被膜Ｃの形成によるギャッ
プ幅狭まり量の増加はg2−G4＝0.71−0.25＝0.46μｍで
ある。
以上のように本発明によれば、被膜Ｃの形成により、ま
ずマスクパターンの初期ギャップ幅をエッチングに先立
って狭くすることができ、更にエッチング工程で大きな
ギャップ狭まり効果（パターン太り効果）を得ることが
できるので、結果的にマスクパターン初期ギャップ幅に
比して著しく狭いパターンギャップを形成し得る。すな
わち実用限界１μｍのホトリソグラフィ技術を用いて、
その限界を越えるサブミクロンギャップ、特に0.5μｍ
以下の微細ギャップを有するパターンを安定的に且つ極
めて容易に形成可能である。従って本発明のパターン形
成方法を前述したような種種のデバイスに適用すること
により、デバイスの著しい特性向上及び小形化または高
密度化を実現可能である。
上記の本発明方法を適用したパーマロイバブルメモリデ
バイスの製作例につき第5A図から第5J図を参照して説明
する。
（１）まず第5A図に示すように、非磁性ガーネット（ガ
ドリニウム・ガリウム・ガーネット）の基板（図示せ
ず）上にバブル移動層である磁性ガーネット薄膜10をエ
ピタキシャル成長によって形成し、その上にSiO2層11を
スパッタリングにより厚さ500Åに形成し、更にコンダ
クタパターン形成用のTa−Mo合金層12及びAu層13を蒸着
によりそれぞれ200Å,3800Åの厚さに形成する。
（２）次に第5B図に示すように、Au層13上にコンダクタ
パターンに相当するマスクパターン14をホトリソグラフ
ィ技術により例えばポジ型レジスト材料（AZ1350Jな
ど）から厚さ5000Åで形成する。
（３）そして第5C図に示す如く、イオンミリングにより
Au層13及びTa−Mo合金層12をエッチングしてコンダクタ
パターンCP（12,13）を形成し、マスクパターン14を除
去する。
（４）次いで第5D図に示すように、耐熱性樹脂（PLOS）
15を全面に塗布してコンダクタパターンCPの段差を平坦
化する。
（５）次に第5E図に示すように、パーマロイ転送パター
ンを形成するためのパーマロイ（NiFe）層16（第3A図に
示すパターン材料層Ａに相当）及びパターン露光時の反
射防止膜であるCr2O3層17を蒸着によりそれぞれ3000Å,
400Åの厚さで形成する。
（６）次に第5F図に示すように、Cr2O3層17上にパーマ
ロイパターンと対応するマスクパターン18（第3A図に示
すマスクパターンＢに相当）をホトリソグラフィ技術に
より例えばポジ型レジスト（AZ1350Jなど）から10000Å
の厚さに形成する。マスクパターン18の最小ギャップ幅
は１μｍとする。
（７）更に第5G図に示すように、マスクパターン18の上
から蒸着によりパーマロイ（NiFe）被膜19（第3B図に示
す被膜Ｃに相当）を2000Åの厚さに形成する。この場
合、マスクパターン18の変質および変形を防ぐために基
板は150℃以下に保つようにする。
（８）そして第5H図に示すように、イオンミリングによ
ってパーマロイ被膜19、更にはCr2O316及びパーマロイ
層16のエッチングを行う。
（９）エッチング終了後、マスクパターン18及びCr2O3
層17を除去すると、第5I図に示すようにパーマロイパタ
ーンPP（第3Dに示すパターンAPに相当）が形成される。
そのギャップ幅は0.3μｍとなる。
（10）最後に第5J図に示す如く、パッシベーションとし
て耐熱性樹脂（PLOS）層20及びSiO2層21をそれぞれ2000
Å,6000Åの厚さに形成して完了である。
以上の如く本発明の方法を適用して製作した磁気バブル
メモリデバイスと、従来方法によって製作した磁気バブ
ルメモリデバイスのバブル転送特性を第６図にそれぞれ
実線L1、点線L2で対比して示してある。第６図の横軸は
駆動磁界HD、縦軸はバイアス磁界HBを示す。また、磁気
バブルメモリデバイスのパーマロイ転送パターンはいず
れもハーフディスクパターン、ビット周期は８μｍで同
じとし、パターンギャップはそれぞれ0.3μm,1μｍとす
る。この図から明らかなように、バイアスマージンは両
者ほぼ同じであるが、最小駆動磁界は本発明によるもの
が約150e程低くなることがわかる。
尚、上記具体例ではパーマロイパターンPPの形成にのみ
本発明の方法を適用したが、コンダクタパターンCPの形
成にも本発明方法を適用できる。
一方、以上に説明した本発明方法の基本実施例には以下
のような短所がある。それは被形成パターンがマスクパ
ターンと対比して全周辺において太ってしまうことであ
る。この短所は、特に前記のパーマロイバブルメモリデ
バイスのパーマロイ転送パターンの形成に適用した場合
に問題がある。例えば、第７図に示すようなハーフディ
スクパターンの場合、実線で示すマスクパターンＢに対
し、形成されるパーマロイパターンAPは二点鎖線で示す
如く全周囲においてｄだけ太った形状となる。いまマス
クパターンＢのギャップ幅G1および脚部幅Ｗをいずれも
１μｍ、またパターン太り量ｄを0.2μｍとすると、パ
ーマロイパターンAPのギャップG4はG1−2d＝0.6μｍと
狭くなるが、パターン脚部幅W1はＷ＋2d＝1.4μｍに増
大する。ギャップ幅の狭まりはバブル転送特性の向上に
寄与するが、その反面、パターン脚部幅の増大は磁気バ
ブルのパターン脚部周辺でのまわり込み現象（バブルが
ギャップを横断せずに、パターン脚部周辺に沿って移動
する現象）が生じるという問題がある。
以下、このような問題の解決を企図した本発明の他の実
施例につき第７図のハーフディスク形パーマロイパター
ンを例にとって説明する。尚、以下では第3A図から第3D
図に示すものと同一または類似の部分には同一符号を用
いる。
第8A図から第8A図は本発明方法の第２実施例の基本工程
を示し、それは以下の如くである。
（１）まず第8A図およびそれの矢印8B−8Bに沿った断面
図である第8B図に示すように、基板１上に、パターン材
料層であるパーマロイ層の形成に先立ち、凸状の下地マ
スクパターンＤを形成する。下地マスクパターンＤの材
料としては、耐熱性があり且つパターン形成材料に対す
る付着性ならびに選択エッチ性を有するものならどんな
ものでも良い。例えば、パーマロイに対しては有機物
（ホトレジスト材料、ポリイミド等）や、Al,Al−Cu合
金、SiO2などを用いることができる。下地マスクパター
ンＤはパターン材料層よりも厚く、そしてそのエッジが
被形成パターンのギャップ介在エッジ以外のエッジの少
なくとも一部、特にパターン太りを防止したい部分、を
規定するような形状に形成する。図示例では、下地マス
クパターンＤをSiO2で厚さ5000Åに形成し、そのエッジ
DEを第７図に示すマスクパターンＢの凹側エッジに相応
するような形状としてある。図中、符号D1はパーマロイ
パターンの脚部が形成される領域を示す。
（２）次に第8C図およびそれの矢印8D−8Dに沿った断面
図である第8D図に示すように、基板１及び下地マスクパ
ターンＤの露出面上にパーマロイ層Ａを蒸着により3000
Åの厚さで形成し、その上にマスクパターンＢを7000Å
の厚さで形成する。マスクパターンＢの凹側エッジは下
地マスクパターンＤのエッジDEと一致している。
（３）次いで第8E図に示すように、パーマロイ層Ａおよ
びマスクパターンＢの全面にパーマロイ被膜Ｃを蒸着に
より厚さ2000Åに形成する。
（４）そしてイオンミリングによりパーマロイ被膜Ｃ及
びパーマロイ層Ａをエッチングすると、第8F図に示す如
くパーマロイパターンAPが形成され、マスクパターンＢ
を除去すると第8G図に示す状態となる。尚、下地マスク
パターンＤはパーマロイパターンAPに対し選択エッチ性
を有する適当なエッチング方法によって除去できる。
以上の方法によれば、特に第8C図に示すように、パーマ
ロイパターンAPは下地マスクパターンＤで規定されてい
る凹側エッジは太らず、下地マスクパターンＤで規定さ
れていないギャップ介在エッジと凸側エッジだけが太
る。従って前記の如くG1＝Ｗ＝１μm,d＝0.2μｍとする
と、第8G図に示すようにギャップ幅G4はG1−2d＝0.6μ
ｍとなるが、パターン脚部幅W2はＷ＋ｄ＝1.2μｍとな
り、増大量は半減する。
尚、上記図示例ではパーマロイパターンAPの凹側エッジ
を規定する下地マスクパターンのみ形成したが、必要な
らば、パーマロイパターンAPの凸側エッジを規定する下
地マスクパターンを加えることにより該凸部エッジの太
りを防止可能である。
しかし上記第２実施例では、ホトリソグラフィ技術の限
界によりマスクパターンＢのギャップ幅G1及び脚部幅Ｗ
を１μｍより小さくできず、従って下地マスクパターン
Ｄの領域D1の幅を３μｍ以上とする必要があるので、パ
ーマロイパターンAPの脚部幅W2が１μｍ以上となるのは
避けられない。その対策を図った本発明方法の第３実施
例を第9A図から第9I図に示してあり、その工程は以下の
如くである。
（１）まず第9A図に示すように、基板１上に下地マスク
パターンＤを形成する。この下地マスクパターンＤは前
記第２実施例におけるものとほとんど同じものであり、
後述するようにハーフディスクパターン脚部形成領域D2
の幅寸法が異なるだけである。
（２）次に第9B図およびそれの矢印9C−9Cに沿った断面
図である第9C図に示すように、前記第２実施例と同様に
パーマロイ層Ａを厚さ3000Åで形成し、その上にマスク
パターンＢ′を形成する。ただしこのマスクパターン
Ｂ′は前記第２実施例におけるマスクパターンＢと異な
り、厚さが10000Åで、且つ下地マスクパターンＤと一
部オーバーラップした形状としてある。
（３）次いで第9D図に示す如くパーマロイ被膜Ｃを厚さ
2000Åで形成する。
（４）そしてイオンミリングによりエッチングを行い、
マスクパターンＢ′を除去すると、第9E図に示す如くパ
ーマロイパターンAPが形成される。
（５）必要とあらばしかる後に、下地マスクパターンＤ
上に残っているパーマロイ層Ａの不用部分を除去する。
これには以下のような２つの方法がある。その１つは、
まず第9F図に示すように選択エッチングによって下地マ
スクパターンＤのみを除去し、次に第9G図に示すように
パーマロイ層Ａの不用部分を例えばこすり洗いなどの機
械的手法で除去するものである。尚、下地マスクパター
ンＤの選択エッチングは、下地マスクパターンＤの材料
が有機物である場合はO2ガスプラズマエッチングにより
可能であり、またその材料がAlの場合はアルカリ性エッ
チング液やリン酸を主成物とするエッチング液を用いて
可能であり、更にその材料がSiO2であればCF4ガスプラ
ズマエッチングにより可能である。もう１つの除去方法
は、第9H図に示す如く、第9E図の状態の基板全面に樹脂
Ｅを塗布して平坦化を行い、そして第9I図に示す如く全
体をイオンミリングによりエッチングして樹脂Ｅと共に
パーマロイ層Ａの不要部分を除去するものである。
以上の方法によれば、前記第２実施例と同様にパーマロ
イパターンAPの脚部の下地マスクパターンＤで規定され
ていないエッジが太ってサブミクロンギャップが得られ
る。しかも、マスクパターンＢ′の形成にあたってはギ
ャップ幅G1のみがホトリソグラフィ技術の限界により１
μｍに制限されるだけであり、このため第9A図に示す下
地マスクパターンＤの領域D2の幅を３μｍより狭くする
ことができる。従ってD2の幅を予めパターン太り分だけ
狭くしておくことにより結果的にパターン脚部幅の増大
を防止できる。例えば、D2の幅をG1＋２（Ｗ−ｄ）＝2.
6μｍとしておけば、第9E図に示すパターンギャップ幅G
4はG1−2d＝0.6μｍとなり、パターン脚部幅W3は（2.6
−0.6）/2＝１μｍとなって増大は生じない。また、D2
の幅を更に狭くすれば、パターン脚部幅W3を１μｍより
小さくすることも可能である。更にこの第３実施例にお
いても、必要ならばハーフディスクパターンの凸側エッ
ジを規定する下地マスクパターンを追加することにより
該凸側エッジの太りを防止可能である。
次に、本発明方法の第４実施例について説明する。この
実施例は例えば第10A図に示す如きギャップ幅G4＝0.3μ
ｍ、パターン脚部幅W4＝0.5μｍ、W5＝0.7μｍなるハー
フディスク形パーマロイパターンAPを前述のような下地
マスクパターンを用いずに形成可能とするものであり、
その工程は以下の如くである。
（１）まず第10B図およびそれの矢印10C−10Cに沿った
断面図である第10C図に示す如く、基板１上にパーマロ
イ層Ａを3000Åの厚さで形成し、その上にマスクパター
ンB1を10000Åの厚さに形成する。但し、マスクパター
ンB1は、前述の実施例のマスクパターンＢあるいはＢ′
と異なり、第10B図に明示するように被形成パターンAP
（二点鎖線で仮想的に示す）のギャップにほぼ相当する
部分以外の部分を被覆するような、換言すればパターン
APのギャップにほぼ相当するようなギャップだけを有す
るマスクパターンである。尚、マスクパターンB1のギャ
ップ幅G1は１μｍとする。
（２）次に第10D図に示すようにパーマロイ被膜Ｃを厚
さ3000Åで形成する。
（３）そしてイオンミリングによりパーマロイ被膜Ｃ及
びパーマロイ層Ａをエッチングし、マスクパターンB1を
除去すると、第10E図及びその矢印10F−10Fに沿った断
面図である。第10F図に示すように、パーマロイ層Ａに
は幅G4＝0.3μｍのギャップＧが形成される。
（４）次に第10G図及びそれの矢印10H−10Hに沿った断
面図である第10H図に示すように、ギャップＧが形成さ
れたパーマロイ層Ａ上に、それのギャップＧならびに被
形成パターンAPに相当する部分を被覆するような、換言
すれば被形成パターンAPをギャップ部分で継いだような
マスクパターンB2を厚さ7000Åで形成する。マスクパタ
ーンB2のパターン接続部に相当する部分の幅W6はW4＋W5
＋W4＝1.5μｍとする。
（５）そしてこの状態でパーマロイパターンＡをエッチ
ングし、マスクパターンB2を除去すると、第10A図に示
す所望のパーマロイパターンAPが形成される。
以上の方法によれば、最小寸法がいずれも１μｍ以上で
ホトリソグラフィ技術によって形成可能なマスクパター
ンを用いて、ギャップ幅G4及び脚部幅W4，W5がいずれも
１μｍより小さい微細パターンを形成可能である。
さて次に、本発明のパターン形成方法の実施に用いる装
置について説明する。本発明の方法では前述のようにマ
スクパターン上への被膜形成と、その後のイオンミリン
グなどの加速粒子を利用するエッチングとによりパター
ンを太らせ、微細ギャップを実現する。しかるに、既存
の装置を用いると、被膜形成工程およびエッチング工程
はそれぞれ別個の成膜装置およびエッチング装置で行な
わなければならない。この場合、１つには基板膜層表面
の微細粒子による汚染が問題となる。すなわち、成膜装
置である蒸着装置あるいはスパッタリング装置において
成膜後に真空槽を真空から大気圧に戻す時、および次の
エッチング装置において真空槽を大気圧から真空排気を
行う時に生ずる気流中の微小粒子が基板膜層表面に付着
する。これは特にサブミクロンギャップパターンの形成
には致命的である。またもう１つの問題は、このように
別個の装置を用いることにより工程時間が長いことであ
る。
そこで本発明は、成膜手段とエッチング手段の両方を併
せ有し、前記の成膜工程とエッチング工程とを同一装置
で真空状態を破らずに連続的に実施可能とするパターン
形成装置を提供するものである。
かかる本発明によるパターン形成装置の第１実施例の構
成を第11図に略示してある。この装置は、周知のイオン
ミリング装置に蒸着装置を組み込んだものである。図
中、符号30は真空槽を示し、その排気口31は拡散ポンプ
（図示せず）に接続されている。真空槽30内には図示し
てない支持台で支持された基板ホルダー32が設けられて
おり、パターンを形成すべき基板（図示せず）は基板ホ
ルダー32の表面上に例えば円形状に複数個並べて保持さ
れる。基板ホルダー32はモータ33により矢印Ｘ方向へ回
転可能であり、更に図示してないモータによって矢印Ｙ
で示す如く点線位置32′へ約45°傾けることができるよ
うにしてある。また符号34はイオンミリング装置を示
し、これはカソード35、マグネット36、グリッド37、ニ
ュートライザ38などを具備する周知のものであり、ガス
導入口39から例えばNe,Ar,Heなどの不活性ガスを導入
し、イオンビームを発生させる。一方、符号40は蒸着装
置を示し、符号21は電源接続用リード線、符号42は蒸着
源を示す。基板への膜層の形成は、基板ホルダー32を点
線位置32′へ約45°傾けて行う。蒸着装置40の周囲に
は、基板ホルダー32と対向する開口を有する防塵カバー
43を設けてある。これにより、真空槽30の内壁への蒸着
材料の付着を防止でき、従って吸排気時に気流による微
細粒子の飛散が生ぜず、基板膜層の汚染防止が可能であ
る。
さて、このパターン形成装置を用いて本発明のパターン
形成方法を実施するには、マスクパターン形成後の基板
を基板ホルダー32にセットし、まず基板ホルダー32を点
線位置（成膜位置）32′に傾け、蒸着装置40によって被
膜を形成する。被膜形成後、基板ホルダー32を実線位置
（エッチング位置）に戻し、イオンミリング装置34によ
ってエッチングを行う。このように、被膜形成工程およ
びその後のエッチング工程を同一装置で真空状態を破ら
ずに連続的に行うことができ、従って基板膜層の微細粒
子による汚染の防止ならびに工程時間の短縮が可能であ
る。
本発明によるパターン形成装置のもう１つの実施例を第
12図に示してある。この実施例は、蒸着装置の代りにス
パッタリングによる成膜手段を有する点だけが第１実施
例を相違する。すなわち、基板ホルダー32の前面側にタ
ーゲット50を矢印Ｚ方向へ回動可能に配置してあり、成
膜工程ではターゲット50を基板ホルダー32とイオンミリ
ング34との間に介在する実線位置（スパッタリング位
置）に保持し、イオンミリング装置34によりターゲット
50をエッチングしてスパッタリングによって基板上に被
膜を形成する。成膜後、ターゲット50を点線位置（エッ
チング位置）50′へ回動させ、イオンミリング装置34に
よって基板膜層をエッチングする。これにより第１実施
例と同様に成膜工程及びエッチング工程を真空状態を破
らず連続的に且つ短時間で行うことが可能である。
尚、図示実施例以外にも、ロードロック方式を適用して
蒸着を前室（別室）で行う方式の装置も考えられる。
発明の効果 以上の如く本発明によれば、従来慣用の解像度１μｍの
ホトリソグラフィを用いてサブミクロンギャップ、特に
0.5μｍ以下の微細ギャップを有するパターンを安定且
つ容易に形成可能な方法を実現でき、かかる方法を適用
することにより磁気バブルメモリデバイスなどのマイク
ロエレクトロニクスデバイスの特性向上及び小形化ある
いは高密度を実現可能である。
また本発明によるパターン形成装置を用いれば、上記パ
ターン形成方法において被膜形成工程及びエッチング工
程を同一装置で真空状態を破らずに連続的に実施可能で
あり、従って微細粒子による汚染のない高品質のデバイ
スを短時間で製作でき、更に大幅なコスト低減が可能で
ある。
【図面の簡単な説明】
第1A図および第1B図は従来のパターン形成方法の一例の
基本工程を示す図、第２図は従来方法におけるパターン
露光時間短縮および加速粒子を利用するエッチングによ
るパターン太り効果を示すグラフ、第3A図から第3D図は
本発明によるパターン形成方法の第１実施例の基本工程
を示す図、第4A図から第4C図は本発明方法におけるギャ
ップ狭まり効果（パターン太り効果）を示す図、第5A図
から第5J図は本発明方法を適用したパーマロイバブルメ
モリデバイスの製作例を示す図、第６図は本発明方法及
び従来方法によりそれぞれ製作したバブルメモリデバイ
スの特性を対比して示すグラフ、第７図は本発明方法の
第１実施例の短所の説明図、第8A図から第8Gは本発明方
法の第２実施例を示す図、第9A図から第9I図は本発明方
法の第３実施例を示す図、第10Aから第10H図は本発明方
法の第４実施例を示す図、第11図は本発明によるパター
ン形成装置の第１実施例の略示構成図、第12図は本発明
によるパターン形成装置の第２実施例の略示構成図であ
る。 １…基板、Ａ…パターン材料層、B,B′,B1,B2…マスク
パターン、Ｃ…被膜、Ｄ…下地マスクパターン、AP…パ
ターン、30…真空槽、32…基板ホルダー、34…イオンミ
リング装置、40…蒸着装置、43…防塵カバー、50…ター
ゲット。
フロントページの続き (56)参考文献 特開 昭56−29326（ＪＰ，Ａ) 特開 昭58−192345（ＪＰ，Ａ) 特開 昭58−118156（ＪＰ，Ａ) 特開 昭53−105982（ＪＰ，Ａ) 特開 昭55−39647（ＪＰ，Ａ) 特公 昭57−8186（ＪＰ，Ｂ２)

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】１μｍより狭い微細ギャップを有するパタ
    ーン（AP）を基板上に形成する方法であって、 （１）前記パターンを形成する材料の層（Ａ）を基板表
    面上に形成し、 （２）該パターン材料層（Ａ）上に前記被形成パターン
    （AP）にほぼ相当する部分を被覆する、第１ギャップ
    （G1）を持つマスクパターン（Ｂ）を形成し、 （３）パターン材料層（Ａ）およびマスクパターン
    （Ｂ）の露出面上に無機材料からなる被膜（Ｃ）を、該
    マスクパターン（Ｂ）の上面および側面の全周囲面を被
    ってその起伏形状がほぼ維持される如く蒸着またはスパ
    ッタリングにより形成して、該被膜（Ｃ）に前記第１ギ
    ャップ（G1）より狭い第２ギャップ（G2）を与え、 （４）加速粒子源として不活性ガスを利用するイオンミ
    リング技術を用いて前記被膜（Ｃ）およびパターン材料
    層（Ａ）を共にエッチングして、前記パターン材料層
    （Ａ）から、前記第２ギャップ（G2）よりも狭い微細ギ
    ャップ（G4）を有する前記パターン（AP）を形成し、 （５）次いで、前記マスクパターン（Ｂ）を除去するこ
    とを特徴とするパターン形成方法。
  2. 【請求項２】特許請求の範囲第１項に記載のパターン形
    成方法において、前記マスクパターン（Ｃ）をホトリソ
    グラフィ技術によりホトレジスト材料から形成すること
    を特徴とするパターン形成方法。
  3. 【請求項３】特許請求の範囲第１項に記載のパターン形
    成方法において、前記被膜（Ｃ）を前記パターン材料層
    （Ａ）と同一材料とすることを特徴とするパターン形成
    方法。
  4. 【請求項４】特許請求の範囲第１項に記載のパターン形
    成方法において、前記被膜（Ｃ）をその材料を基板平面
    に関し斜め方向から付着させて形成することを特徴とす
    るパターン形成方法。
  5. 【請求項５】特許請求の範囲第１項に記載のパターン形
    成方法において、基板表面に予め前記パターン材料層
    （Ａ）と同等以上の厚さを有する下地マスクパターン
    （Ｄ）を形成しておき、基板および該下地マスクパター
    ン（Ｄ）の露出表面に前記パターン材料層（Ａ）を形成
    することにより、形成後のパターン（AP）のギャップ介
    在エッジ以外のエッジの少なくとも一部を該下地マスク
    パターン（Ｄ）のエッジによって規定するようにしたこ
    とを特徴とするパターン形成方法。
  6. 【請求項６】特許請求の範囲第５項に記載のパターン形
    成方法において、前記マスクパターンを前記下地マスク
    パターン（Ｄ）上のパターン材料層（Ａ）の一部をも被
    覆するようなマスクパターン（Ｂ′）となし、パターン
    形成終了後、下地マスクパターン（Ｄ）上に残ったパタ
    ーン材料層（Ａ）の不用部分を除去することを特徴とす
    るパターン形成方法。
  7. 【請求項７】特許請求の範囲第６項に記載のパターン形
    成方法において、前記下地マスクパターン（Ｄ）をパタ
    ーン材料層（Ａ）に対し選択エッチング性を有する材料
    で形成し、パターン形成終了後、下地マスクパターン
    （Ｄ）をエッチングにより除去し、次にその上側に残っ
    ているパターン材料層（Ａ）の不用部分を機械的手段で
    除去することを特徴とするパターン形成方法。
  8. 【請求項８】特許請求の範囲第６項に記載のパターン形
    成方法において、パターン形成終了後、基板上の全露出
    面に被覆材料を塗布して平坦化を行い、次にエッチング
    により該被覆材料層（Ａ）の不用部分を除去するパター
    ン形成方法。
  9. 【請求項９】１μｍより狭い微細ギャップを有するパタ
    ーン（AP）を基板上に形成する方法であって、 （１）前記パターンを形成する材料の層（Ａ）を基板表
    面上に形成し、 （２）該パターン材料層（Ａ）上に前記被形成パターン
    （AP）のギャップに相当する部分以外の部分を被覆す
    る、第１ギャップ（G1）を持つ第１マスクパターン
    （B1）を形成し、 （３）パターン材料層（Ａ）および第１マスクパターン
    （B1）の露出面上に無機材料からなる被膜（Ｃ）を、該
    第１マスクパターン（B1）の上面および側面の全周囲面
    を被ってその起伏形状がほぼ維持される如く蒸着または
    スパッタリングにより形成して、該被膜（Ｃ）に前記第
    １ギャップ（G1）より狭い第２ギャップ（G2）を与え、 （４）加速粒子源として不活性ガスを利用するイオンミ
    リング技術を用いて前記被膜（Ｃ）およびパターン材料
    層（Ａ）を共にエッチングして、前記パターン材料層
    （Ａ）に、前記第２ギャップ（G2）よりも狭い前記被形
    成パターン（AP）の微細ギャップ（G4）を形成し、 （５）前記第１マスクパターン（B1）を除去し、 （６）前記微細ギャップ（G4）が形成されたパターン材
    料層（Ａ）上に、それの微細ギャップ（G4）ならびに前
    記被形成パターン（AP）に相当する部分を被覆する第２
    マスクパターン（B2）を形成し、 （７）パターン材料層（Ａ）の露出部分をエッチングし
    て前記パターン（AP）を形成し、 （８）次いで、前記第２マスクパターン（B2）を除去す
    ることを特徴とするパターン形成方法。
  10. 【請求項１０】真空槽と、処理すべき基板を該真空槽内
    に保持する基板ホルダーと、該基板上に無機材料膜層を
    蒸着またはスパッタリングにて形成するための成膜手段
    と、基板上の無機材料膜層を、加速粒子源として不活性
    ガスを利用してイオンミリングするイオンミリング手段
    とを具備し、前記基板ホルダーが該基板を成膜手段に対
    し斜めに対面させる成膜位置と、該基板をイオンミリン
    グ手段に対しほぼ直角に対面させるエッチング位置との
    間で回動可能であることを特徴とするパターン形成装
    置。
  11. 【請求項１１】特許請求の範囲第10項に記載のパターン
    形成装置において、前記成膜手段が蒸着装置からなり、
    前記基板ホルダー上の基板に対向する開口を有する防塵
    カバーを前記蒸着装置の周囲に設けたことを特徴とする
    パターン形成装置。
  12. 【請求項１２】特許請求の範囲第10項に記載のパターン
    形成装置装置において、前記成膜手段がスパッタリング
    装置からなり、このスパッタリング装置のターゲットが
    前記基板ホルダーと前記エッチング手段との間に介在す
    るスパッタリング位置と、前記イオンミリング手段によ
    る基板膜層のエッチングを可能とするエッチング位置と
    の間で移動可能であるパターン形成装置。
JP58244334A 1983-12-26 1983-12-26 パターン形成方法およびその実施に使用する装置 Expired - Lifetime JPH0695503B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58244334A JPH0695503B2 (ja) 1983-12-26 1983-12-26 パターン形成方法およびその実施に使用する装置
CA000470553A CA1260754A (en) 1983-12-26 1984-12-19 Method for forming patterns and apparatus used for carrying out the same
EP84402694A EP0147322B1 (en) 1983-12-26 1984-12-21 Method for forming a pattern having a fine gap.
DE8484402694T DE3484677D1 (de) 1983-12-26 1984-12-21 Verfahren zum herstellen von einem muster mit feinen zwischenraeumen.
US06/686,521 US4597826A (en) 1983-12-26 1984-12-26 Method for forming patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58244334A JPH0695503B2 (ja) 1983-12-26 1983-12-26 パターン形成方法およびその実施に使用する装置

Publications (2)

Publication Number Publication Date
JPS60137023A JPS60137023A (ja) 1985-07-20
JPH0695503B2 true JPH0695503B2 (ja) 1994-11-24

Family

ID=17117158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58244334A Expired - Lifetime JPH0695503B2 (ja) 1983-12-26 1983-12-26 パターン形成方法およびその実施に使用する装置

Country Status (1)

Country Link
JP (1) JPH0695503B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105982A (en) * 1977-02-28 1978-09-14 Nec Corp Micropattern formation method
JPS5539647A (en) * 1978-09-12 1980-03-19 Nec Corp Ion etching
JPS5914889B2 (ja) * 1979-08-17 1984-04-06 松下電器産業株式会社 半導体装置の製造方法
JPS578186A (en) * 1980-06-17 1982-01-16 Toshiba Corp Apparatus for selecting type color of multicolor ink ribbon

Also Published As

Publication number Publication date
JPS60137023A (ja) 1985-07-20

Similar Documents

Publication Publication Date Title
US4597826A (en) Method for forming patterns
US6669807B2 (en) Method for reactive ion etching and apparatus therefor
JPH0697660B2 (ja) 薄膜形成方法
JPS6037130A (ja) 薄膜のパタ−ニング方法
US20050138803A1 (en) Stamper for pattern transfer and manufacturing method thereof
US4464459A (en) Method of forming a pattern of metal elements
JPH0695503B2 (ja) パターン形成方法およびその実施に使用する装置
CN117355205A (zh) 约瑟夫森结制备方法及系统
JPH0518906B2 (ja)
Muller et al. Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing
JPS63245922A (ja) Ｘ線露光用マスク
JP2999523B2 (ja) Ｘ線マスクの作製方法
KR100256073B1 (ko) 박막 자기헤드의 자성층 식각방법
JPS5934632A (ja) Ｘ線マスクの製造方法
JPH11175915A (ja) 薄膜磁気ヘッド及びその製造方法
JPS59213131A (ja) Ｘ線露光用マスクの製造方法
JP2703760B2 (ja) 導電体パターンの形成方法
JPS583232A (ja) パタ−ン形成方法
JP2517479B2 (ja) 薄膜磁気ヘッドの製造方法
JPS5996522A (ja) 薄膜磁気ヘツドの製造方法
JPH0247848B2 (ja)
JPS61104482A (ja) 磁気バブルメモリ素子の作成方法
JPH0469418B2 (ja)
JPS60224286A (ja) トンネル接合型ジヨセフソン素子の製法
JPS60140724A (ja) パタ−ン形成方法