JPH0694755A - 電気信号観測装置 - Google Patents

Abstract

(57)【要約】 【目的】繰り返し波形でない入力信号に対処した比較判
定機能を有する電気信号測定装置を実現すること 【構成】ＣＰＵと、アナログフロントエンドと、アナロ
グ／デジタル変換器と、前記アナログ／デジタル変換器
によってデジタル化された信号を格納するためのアナロ
グ／デジタル変換器と同数のメモリと、前記メモリから
の信号を入力し、各種演算を行い表示データに変換する
表示データプロセッサと、前記メモリからの信号を入力
し信号合成処理を行う波形合成装置と、前記表示データ
プロセッサからのデータと波形合成装置からのデータを
合成して表示する表示器と、前記表示データプロセッサ
からのデータと波形合成装置からのデータを比較しその
結果をＣＰＵに出力する合否判定器とを設けた電気信号
観測装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルオシロスコー
プ等の電気信号観測装置における入力波形の比較判定機
能の改良に関するものである。

【０００２】

【従来の技術】デジタルオシロスコープ等の電気信号観
測装置の機能の一つとして、入力波形が設定したある範
囲のレベルであるか否かを判定する比較判定機能があ
る。図７に示すような回路の測定をする場合、測定点
（a1）と測定点（a2）を比較したい場合がある。このと
き、従来からの比較判定機能では、予め設定されたデー
タの範囲内でしか合否の判定を行わない。

【０００３】

【発明が解決しようとする課題】このため、例えば図７
に示すように、繰り返し波形でないＣＰＵの立ち上がり
動作等における波形を測定したい場合、困難を生じると
いう問題がある。本発明はこの課題を解決し、繰り返し
波形でない入力信号に対処した比較判定機能を有する電
気信号測定装置を実現することを目的とする。

【０００４】

【課題を解決するための手段】本発明は、複数の入力端
子を有し、入力信号の変動でトリガをかけ、入力された
信号をアナログ／デジタル変換し、そのデジタル値を演
算処理し、波形表示することにより入力信号を観測する
電気信号観測装置において、全体の動作を制御するＣＰ
Ｕと、アナログの入力信号の振幅を拡大あるいは減衰
し、正規化するための端子毎の複数のアナログフロント
エンドと、前記アナログフロントエンドからの信号を各
々アナログ／デジタル変換するアナログフロントエンド
と同数のアナログ／デジタル変換器と、前記アナログ／
デジタル変換器によってデジタル化された信号を格納す
るためのアナログ／デジタル変換器と同数のメモリと、
前記メモリからの信号を入力し、各種演算を行う表示デ
ータプロセッサと、前記メモリからの信号を入力し信号
合成処理を行う波形合成装置と、前記表示データプロセ
ッサからのデータと波形合成装置からのデータを表示す
る表示器と、前記表示データプロセッサからのデータと
波形合成装置からのデータを比較しその結果をＣＰＵに
出力する合否判定器とを設け、複数チャネルから信号を
入力し、他の信号から入力された信号を比較の対象とし
て当該入力信号の合否を判定することを特徴とする電気
信号観測装置である。

【０００５】

【作用】他のチャネルから入力された信号をリアルタイ
ム処理でデータ処理を行うことで、比較判定の対象を変
化させながら比較判定動作を行うことができる。

【０００６】

【実施例】本発明の基本的構成図を図１に示す。図にお
いて１はアナログフロントエンドで、アナログの入力信
号の振幅を拡大あるいは減衰し正規化する。このアナロ
グフロントエンドは端子毎に、アナログフロントエンド
１１〜１ｎとする。２はアナログ／デジタル変換器（以
下Ａ／Ｄ変換器と呼ぶ）で、アナログフロントエンド１
からの信号をアナログ／デジタル変換する。アナログフ
ロントエンド１１〜１ｎには各々アナログ／デジタル変
換器２１〜２ｎが接続する。３はメモリで、Ａ／Ｄ変換
器２によってデジタル化された入力データを格納する。
アナログ／デジタル変換器２１〜２ｎには各々メモリ３
１〜３ｎが接続する。４は表示データプロセッサで、メ
モリ３１〜３ｎからの信号を入力し、各種演算を行い表
示データに変換する。５は波形合成装置で、メモリ３１
〜３ｎからの信号を入力し信号合成処理を行う。具体的
には、マイクロプロセッサによるデジタル演算もしくは
ＰＬＤ（Programable Logic Device）を用いた、論理
演算で信号処理を行う。６は表示器、表示データプロセ
ッサ４からのデータと波形合成装置５からのデータを合
成して表示する。７は合否判定回路で、表示データプロ
セッサ４からのデータと波形合成装置５からのデータを
比較しその結果をＣＰＵ９に出力する。

【０００７】８はトリガ発生回路で、アナログフロント
エンド１からの信号を元に波形データの格納のタイミン
グを制御する。ＣＰＵ９では全体の動作を制御する。こ
のトリガ回路により、一般的な波形観測の際のトリガ動
作を行い、また合否判定動作の場合の合否判定部分の抽
出を行う。

【０００８】このような構成においての動作を説明す
る。例えば、図２に示すようなナンド回路が正常に働い
ているかを比較検出したいとする。従来であれば、入力
信号を想定し、その出力に該当するものを予め設定した
データの範囲内であるかないかの合否判定をしていた。
この場合、図内の入力端子１をチャネル１に、入力端子
２をチャネル２に、出力をチャネル３に接続し、チャネ
ル３から入力した信号の合否判定をする。

【０００９】この時の波形合成装置５の動作について詳
細に述べる。まずチャネル１およびチャネル２からの入
力は、ある値（観測者の設定による値）をスレッショル
ドとし２値化する。次に、この２値化された数値を用い
て論理演算を行い、再びあるレベルのデジタル値に変換
することで合成波形（ａ）を作成する。この時、ＮＡＮ
Ｄ回路に該当する論理演算を行う。実際には、合成波形
（ａ）をその時間軸と電圧軸に幅をもたせる演算も行っ
ている。なお、この幅を持った波形をゾーン波形と呼
ぶ。このゾーン波形は上限値と下限値の２つの値を有す
る数値列となる。

【００１０】従って、図３に示すように、チャネル３の
表示を行う部分には、チャネル３から入力した波形とそ
の合否判定部分（ゾーン波形）を重ねて表示する。また
合否判定回路７でチャネル３のデータと、波形合成回路
５からの上限値と加減値の２つの値からなるデータを入
力しチャネル３のデータの合否を判定する。この数値列
とチャネル３の波形データを比較した結果としての合否
判断信号は逐次ＣＰＵ９に出力される。

【００１１】また、図４に示すように、反転加算器と反
転アンプを接続したアナログ回路の動作を測定したいと
する。このような場合では、波形合成装置５ではデータ
を２値化せずに直接チャネル１及びチャネル２の波形デ
ータのデジタル値をデジタル加算する。このデジタル加
算された結果が図５に示す合成波形（ａ）である。この
合成波形（ａ）も上記デジタル回路動作の場合と同様に
ゾーン波形にする演算処理を行い、２つの値によって合
否を判定する。

【００１２】なお、本発明に関する周辺技術について説
明する。まず観測者が設定するものは、図３のようなデ
ジタル回路であれば、そのデータに対するスレショルド
値（データを２値化して論理演算するため）および、測
定対象回路の論理演算、また復元した時の波形の振幅
（合成波形（ａ）の振幅）、あるいはゾーン波形の幅で
ある。また、アナログ回路であれば加算等の演算処理方
法（上述の場合では加算）およびゾーン波形の幅であ
る。

【００１３】観測者により、これらの設定がされること
で波形合成装置５での演算手段が切り換えられる。（な
お、演算手段等の切り換えに関しては、同一出願人によ
る先願にて明らかにされている。）

【００１４】また、本発明の構成では、合否判定のため
の信号は、波形合成装置５に入力し、合否の測定対象の
信号は表示データプロセッサ４から入力しているが、こ
れはデータ選択の便宜のためであり、直接メモリ３から
の波形データを合否判定回路で用いることと、ほぼ同等
である。

【００１５】なお、表示データプロセッサ４周辺の具体
的な構成図を図６に示す。このような構成においては、
各機能の構成毎に、その設定をユーザーが選択すること
で動作が行われる。具体的には、アナログフロンドエン
ド１等の出力をチャネル間演算手段４１で演算し、微分
積分演算手段４２で微分積分をする。これらの結果に基
づいてそのラスタにおける上限の値、下限の値を上・下
限値設定手段４７にて演算される。さらに、左・右値設
定手段４８では、上・下限値設定手段４７にてラスタ毎
に上・下限値がさだめられているものを、ラスタをずら
して演算することで左右を定める。このような動作でゾ
ーン波形が決定する。従ってコンパレータ４３および、
ＡＮＤ−ＯＲ回路４４、４５にて該当する波形を切り出
し、上・下限値設定手段４７および左・右値設定手段４
８の値を読み出すことで、リアルタイムに合否判定が行
える。さらにゾーン波形に関しては、各々のチャネルの
データから、直接ユーザーがプログラミングしたものを
ゾーン波形として使用することも可能である。

【００１６】

【発明の効果】以上詳細に説明したように、繰り返し波
形でない入力信号に対処した比較判定機能を有する電気
信号測定装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の基本的構成図である。

【図２】本発明の説明図である。

【図３】本発明の説明図である。

【図４】本発明の実施例の具体的表示図である。

【図５】本発明の応用例の具体的表示図である。

【図６】本発明の実施例び構成図である。

【図７】従来例の説明図である。

【符号の説明】

１ アナログフロントエンド ２ Ａ／Ｄ変換器 ３ メモリ ４ 表示データプロセッサ ５ 波形合成装置 ６ 表示器 ７ 合否判定回路 ８ トリガ発生回路 ９ ＣＰＵ

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の入力端子を有し、入力信号の変動で
   トリガをかけ、入力された信号をアナログ／デジタル変
   換し、そのデジタル値を演算処理し、波形表示すること
   により入力信号を観測する電気信号観測装置において、 全体の動作を制御するＣＰＵと、 アナログの入力信号の振幅を拡大あるいは減衰し、正規
   化するための端子毎の複数のアナログフロントエンド
   と、 前記アナログフロントエンドからの信号を各々アナログ
   ／デジタル変換するアナログフロントエンドと同数のア
   ナログ／デジタル変換器と、 前記アナログ／デジタル変換器によってデジタル化され
   た信号を格納するためのアナログ／デジタル変換器と同
   数のメモリと、 前記メモリからの信号を入力し、各種演算を行う表示デ
   ータプロセッサと、 前記メモリからの信号を入力し信号合成処理を行う波形
   合成装置と、 前記表示データプロセッサからのデータと波形合成装置
   からのデータを表示する表示器と、 前記表示データプロセッサからのデータと波形合成装置
   からのデータを比較しその結果をＣＰＵに出力する合否
   判定器とを設け、複数チャネルから信号を入力し、他の
   信号から入力された信号を比較の対象として当該入力信
   号の合否を判定することを特徴とする電気信号観測装
   置。