JPH069328B2 - 自動利得制御増幅回路 - Google Patents
自動利得制御増幅回路Info
- Publication number
- JPH069328B2 JPH069328B2 JP11794387A JP11794387A JPH069328B2 JP H069328 B2 JPH069328 B2 JP H069328B2 JP 11794387 A JP11794387 A JP 11794387A JP 11794387 A JP11794387 A JP 11794387A JP H069328 B2 JPH069328 B2 JP H069328B2
- Authority
- JP
- Japan
- Prior art keywords
- agc
- amplifier
- gain
- capacitor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、自動利得制御増幅回路に関し、特にそのＡ
ＧＣ ＯＮからＡＧＣ ＯＦＦ時及びＡＧＣ ＯＦＦか
らＡＧＣ ＯＮ時の過渡特性の改善を図ったものに関す
る。
ＧＣ ＯＮからＡＧＣ ＯＦＦ時及びＡＧＣ ＯＦＦか
らＡＧＣ ＯＮ時の過渡特性の改善を図ったものに関す
る。
ゲインホールド機能を有する従来の自動利得制御回路を
第２図に示す。
第２図に示す。
第２図において、入力信号が端子１から入力され、ＡＧ
Ｃアンプ２で増幅されて端子３に出力される。端子３の
信号はレベル検出回路４でその信号レベルが検出され
る。スイッチ６がＯＮの場合は検出信号はコンデンサ５
により平滑されてアンプ２の利得を制御し、端子３の出
力は一定の出力レベルになる。第５図の９はＡＧＣ Ｏ
Ｎ時の入出力特性を示す。また、スイッチ６をＯＦＦに
するとＡＧＣ回路のゲインは最大ゲインとなり、その入
出力特性は第５図の１０となる。
Ｃアンプ２で増幅されて端子３に出力される。端子３の
信号はレベル検出回路４でその信号レベルが検出され
る。スイッチ６がＯＮの場合は検出信号はコンデンサ５
により平滑されてアンプ２の利得を制御し、端子３の出
力は一定の出力レベルになる。第５図の９はＡＧＣ Ｏ
Ｎ時の入出力特性を示す。また、スイッチ６をＯＦＦに
するとＡＧＣ回路のゲインは最大ゲインとなり、その入
出力特性は第５図の１０となる。
ここでスイッチ６をＯＮからＯＦＦした時の過渡特性を
第３図に示す。第３図においてＴＨをホールド時間と呼
び、ホールド時間はコンデンサ５の放電時間により決ま
る。但し第２図の回路ではコンデンサ５の電位はゼロま
で放電するため、ＡＧＣアンプ２のゲインはコンデンサ
が放電してしまうと最大ゲインとなる。
第３図に示す。第３図においてＴＨをホールド時間と呼
び、ホールド時間はコンデンサ５の放電時間により決ま
る。但し第２図の回路ではコンデンサ５の電位はゼロま
で放電するため、ＡＧＣアンプ２のゲインはコンデンサ
が放電してしまうと最大ゲインとなる。
通常ゲインホールドをかける場合は、入力信号が来ない
場合、あるいは信号レベルがホールド期間中に変化し、
その信号レベルの変化を出力として欲しい場合である。
場合、あるいは信号レベルがホールド期間中に変化し、
その信号レベルの変化を出力として欲しい場合である。
従来の自動利得制御増幅回路は以上のように構成されて
おり、ＡＧＣ ＯＦＦの時間が長いとＡＧＣアンプは最
大ゲインとなり、出力信号が飽和したり、あるいはＡＧ
Ｃ ＯＦＦからＯＮ時に最大ゲインからゲインが変化す
るためＡＧＣ出力が一定になるまでに長い時間が必要に
なるという欠点があった。
おり、ＡＧＣ ＯＦＦの時間が長いとＡＧＣアンプは最
大ゲインとなり、出力信号が飽和したり、あるいはＡＧ
Ｃ ＯＦＦからＯＮ時に最大ゲインからゲインが変化す
るためＡＧＣ出力が一定になるまでに長い時間が必要に
なるという欠点があった。
この発明は上記のような従来のものの問題点に鑑みてな
されたもので、ＡＧＣアンプのＯＮ／ＯＦＦ時の過渡特
性を改善できる自動利得制御増幅回路を得ることを目的
としている。
されたもので、ＡＧＣアンプのＯＮ／ＯＦＦ時の過渡特
性を改善できる自動利得制御増幅回路を得ることを目的
としている。
この発明に係る自動利得制御増幅回路は、ＡＧＣ用コン
デンサにゲインホールド時の充放電用のアンプを接続し
たものである。
デンサにゲインホールド時の充放電用のアンプを接続し
たものである。
この発明においては、ＡＧＣ用コンデンサにゲインホー
ルド時の充放電用アンプが接続されており、ＡＧＣ機能
オフ時に増幅回路の利得が任意の設定ゲインに収束する
から、該ゲインを適切に設定することによりＡＧＣをオ
フからオンした時のＡＧＣアンプのゲイン変動が少なく
なり、またＡＧＣをオンからオフにした時ＡＧＣアンプ
の出力が直ちに一定レベルとなるようにできる。
ルド時の充放電用アンプが接続されており、ＡＧＣ機能
オフ時に増幅回路の利得が任意の設定ゲインに収束する
から、該ゲインを適切に設定することによりＡＧＣをオ
フからオンした時のＡＧＣアンプのゲイン変動が少なく
なり、またＡＧＣをオンからオフにした時ＡＧＣアンプ
の出力が直ちに一定レベルとなるようにできる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による自動利得制御増幅回路
を示す。図において、１は信号入力端子、２はＡＧＣア
ンプ、３はＡＧＣアンプ出力、４はレベル検出回路、５
はＡＧＣ検波用コンデンサ、６はＡＧＣ ＯＮ／ＯＦＦ
スイッチ、７はＡＧＣアンプ基準電圧、８はＡＧＣ Ｏ
ＦＦ時のコンデンサ充放電用アンプである。なお１〜６
は従来例と同じものである。
を示す。図において、１は信号入力端子、２はＡＧＣア
ンプ、３はＡＧＣアンプ出力、４はレベル検出回路、５
はＡＧＣ検波用コンデンサ、６はＡＧＣ ＯＮ／ＯＦＦ
スイッチ、７はＡＧＣアンプ基準電圧、８はＡＧＣ Ｏ
ＦＦ時のコンデンサ充放電用アンプである。なお１〜６
は従来例と同じものである。
次に作用効果について説明する。本実施例ではアンプ８
の出力インピーダンスは非常に高くとり、スイッチ６が
ＯＮの時は検波回路４の出力インピーダンスを無視でき
る程度に大きく設定しており、このようにすることで、
ＡＧＣ ＯＮ時の動作には影響しない。またアンプ８を
設けたことでスイッチ６がＯＦＦのときには基準電圧７
に等しくなる様にコンデンサの電圧は収束する。ここ
で、アンプ８の出力電流及び吸い込み電流とコンデンサ
５との充放電時間によりゲインホールド時間は決定され
る。またＡＧＣ制御電圧が基準電圧７に等しくなったと
きＡＧＣアンプのゲインを所望のゲインとなる様に設定
しておく。
の出力インピーダンスは非常に高くとり、スイッチ６が
ＯＮの時は検波回路４の出力インピーダンスを無視でき
る程度に大きく設定しており、このようにすることで、
ＡＧＣ ＯＮ時の動作には影響しない。またアンプ８を
設けたことでスイッチ６がＯＦＦのときには基準電圧７
に等しくなる様にコンデンサの電圧は収束する。ここ
で、アンプ８の出力電流及び吸い込み電流とコンデンサ
５との充放電時間によりゲインホールド時間は決定され
る。またＡＧＣ制御電圧が基準電圧７に等しくなったと
きＡＧＣアンプのゲインを所望のゲインとなる様に設定
しておく。
第６図にアンプ８の一構成例を示す。第１図と同一番号
の箇所は同一機能を有する。端子１０はＡＧＣアンプへ
の制御信号、端子１１は制御信号に対する基準電圧で同
じくＡＧＣアンプへ加えられる。
の箇所は同一機能を有する。端子１０はＡＧＣアンプへ
の制御信号、端子１１は制御信号に対する基準電圧で同
じくＡＧＣアンプへ加えられる。
端子１０は端子９の電圧をエミッタフォロワトランジス
タＱ１６でバッファリングしたものに等しく端子９に接
続されているコンデンサの電位が１ＶBE下がったものに
等しい。また端子１１の基準電圧は基準電圧７が１ＶBE
下がったものであり、端子１１と端子１０との電位差が
ＡＧＣアンプの制御信号である。
タＱ１６でバッファリングしたものに等しく端子９に接
続されているコンデンサの電位が１ＶBE下がったものに
等しい。また端子１１の基準電圧は基準電圧７が１ＶBE
下がったものであり、端子１１と端子１０との電位差が
ＡＧＣアンプの制御信号である。
端子９の電位が基準電圧７の電位より低いと、トランジ
スタＱ18がＯＮし、Ｑ17ひいてはＱ22がＯＦＦとなり、
Ｑ23のベース電流２Ｉ／ｈFEがトランジスタＱ24，Ｑ25
からなるカレントミラーでミラーされ、ｉ２＝２Ｉ／ｈ
FEとなる。ここでｉ３＝Ｉ／ｈFEであるため、ｉ１＝−
Ｉ／ｈFEとなり、コンデンサ５を充電することになり、
その充電電流はＩ／ｈFEである。逆に端子９の電位が基
準電圧７より高いとトランジスタＱ17がＯＮし、Ｑ22が
ＯＮする。するとトランジスタＱ23のベース電流はＱ22
２２より供給されトランジスタＱ25には電流は流れずｉ
２＝０となる。よってｉ１はｉ３に等しくｉ１＝Ｉ／ｈ
FEとなり、コンデンサ５はＩ／ｈFEの電流で放電され
る。アンプ８は最終的には端子１０，１１の電圧が等し
くなった所でつり合う。
スタＱ18がＯＮし、Ｑ17ひいてはＱ22がＯＦＦとなり、
Ｑ23のベース電流２Ｉ／ｈFEがトランジスタＱ24，Ｑ25
からなるカレントミラーでミラーされ、ｉ２＝２Ｉ／ｈ
FEとなる。ここでｉ３＝Ｉ／ｈFEであるため、ｉ１＝−
Ｉ／ｈFEとなり、コンデンサ５を充電することになり、
その充電電流はＩ／ｈFEである。逆に端子９の電位が基
準電圧７より高いとトランジスタＱ17がＯＮし、Ｑ22が
ＯＮする。するとトランジスタＱ23のベース電流はＱ22
２２より供給されトランジスタＱ25には電流は流れずｉ
２＝０となる。よってｉ１はｉ３に等しくｉ１＝Ｉ／ｈ
FEとなり、コンデンサ５はＩ／ｈFEの電流で放電され
る。アンプ８は最終的には端子１０，１１の電圧が等し
くなった所でつり合う。
ここで端子９はアンプ８の入力端子であると同時に出力
端子であり、その出力電流及び吸込み電流は±Ｉ／ｈFE
アンペアである。
端子であり、その出力電流及び吸込み電流は±Ｉ／ｈFE
アンペアである。
ここで仮に Ｉ＝50μＡ，ｈFE＝ 100とすると、 コンデンサ５の充放電電流は 500nAとすることが可能で
ゲインホ-ルドの時定数を大きくとることができる。AGCアンプへの
制御電圧を端子10,11から取っているのはAGCアンプの制御
信号入力端子の入力インピ-ダンスによるコンデンサ5への影響を避
けるためであり、インピ-ダンスの低い端子10,11から制御信号
を取り出している。 第4図の9はAGC ONの時の入出力特性である。10はAGC OFF
の時の入出力特性である。ここでAGC OFFの時のゲイン設定
は一例としてアンプの標準入力Vbの時、AGCアンプの出力がVaと
なるようなゲイン設定にしておくと理想的な特性が得られ
る。この場合、AGC OFFで無入力信号の状態からAGC ONと
同時に標準の入力信号が入ってきた場合を考えると、AGC
アンプのゲイン変動がないため出力レベルが一定のレベルになるのに
要する時間はゼロに近い。またAGCがONからOFFでゲインホ-ルドの
時間を考えるとAGC ON時に標準の入力信号レベルに近い信
号レベルが入力されていればAGC OFFの時でもAGCアンプのゲイン
変動は少なく、ホ-ルド時間以上の時間が経過してもアンプの出
力レベルはほぼ一定であるという特徴がある。この状態でAG
C OFFからONとしてONの時標準に近い入力信号レベルであれ
ば同じくAGCアンプのゲイン変動はほとんどないため、アンプの出
力が一定レベルになるのに要する時間はゼロに近い。 なお、第1図においてアンプ8のかわりに抵抗を用いることも
可能であるが、アンプ形式にすることによりコンデンサの収束電
位を基準電圧7に対し、数mV以内に精度良く収束させるこ
とが可能である。また、アンプ8の出力インピ-ダンスを数MΩ程度に
できるため、IC化に適している。 なお、上記実施例では特にその用途については記さなか
ったが、ディスク用ICのAGCアンプあるいはオ-ディオ用ICのAGCアンプ等
応用範囲が広い。 〔発明の効果〕 以上の様に、この発明に係る自動利得制御増幅回路によ
れば、高出力インピ-ダンスのアンプを1個追加することによりAGCア
ンプの過渡応答を大きく改善することができる。
ゲインホ-ルドの時定数を大きくとることができる。AGCアンプへの
制御電圧を端子10,11から取っているのはAGCアンプの制御
信号入力端子の入力インピ-ダンスによるコンデンサ5への影響を避
けるためであり、インピ-ダンスの低い端子10,11から制御信号
を取り出している。 第4図の9はAGC ONの時の入出力特性である。10はAGC OFF
の時の入出力特性である。ここでAGC OFFの時のゲイン設定
は一例としてアンプの標準入力Vbの時、AGCアンプの出力がVaと
なるようなゲイン設定にしておくと理想的な特性が得られ
る。この場合、AGC OFFで無入力信号の状態からAGC ONと
同時に標準の入力信号が入ってきた場合を考えると、AGC
アンプのゲイン変動がないため出力レベルが一定のレベルになるのに
要する時間はゼロに近い。またAGCがONからOFFでゲインホ-ルドの
時間を考えるとAGC ON時に標準の入力信号レベルに近い信
号レベルが入力されていればAGC OFFの時でもAGCアンプのゲイン
変動は少なく、ホ-ルド時間以上の時間が経過してもアンプの出
力レベルはほぼ一定であるという特徴がある。この状態でAG
C OFFからONとしてONの時標準に近い入力信号レベルであれ
ば同じくAGCアンプのゲイン変動はほとんどないため、アンプの出
力が一定レベルになるのに要する時間はゼロに近い。 なお、第1図においてアンプ8のかわりに抵抗を用いることも
可能であるが、アンプ形式にすることによりコンデンサの収束電
位を基準電圧7に対し、数mV以内に精度良く収束させるこ
とが可能である。また、アンプ8の出力インピ-ダンスを数MΩ程度に
できるため、IC化に適している。 なお、上記実施例では特にその用途については記さなか
ったが、ディスク用ICのAGCアンプあるいはオ-ディオ用ICのAGCアンプ等
応用範囲が広い。 〔発明の効果〕 以上の様に、この発明に係る自動利得制御増幅回路によ
れば、高出力インピ-ダンスのアンプを1個追加することによりAGCア
ンプの過渡応答を大きく改善することができる。
第1図は本発明の一実施例による自動利得制御増幅回路
を示す回路図、第2図は従来の自動利得制御増幅回路を示
す回路図、第3図は第2図の過渡特性を示す波形図、第4図
は第1図のAGC ON,OFF時の入出力特性を示す図、第5図は
第2図のAGC ON,OFF時の入出力特性を示す図、第6図は第1
図のアンプの構成を示す回路図である。 図において、2はAGCアンプ(増幅回路)、4はレベル検出回路、5はコ
ンデンサ、6はスイッチ、8はアンプである。
を示す回路図、第2図は従来の自動利得制御増幅回路を示
す回路図、第3図は第2図の過渡特性を示す波形図、第4図
は第1図のAGC ON,OFF時の入出力特性を示す図、第5図は
第2図のAGC ON,OFF時の入出力特性を示す図、第6図は第1
図のアンプの構成を示す回路図である。 図において、2はAGCアンプ(増幅回路)、4はレベル検出回路、5はコ
ンデンサ、6はスイッチ、8はアンプである。
Claims (2)
- 【請求項１】自動利得制御増幅回路において、 ＡＧＣ機能ＯＦＦ時にＡＧＣ機能ＯＮ時のＡＧＣ制御電
圧をホールドするためのＡＧＣ用コンデンサと、 ＡＧＣ機能ＯＦＦ時に増幅回路の利得が任意の設定ゲイ
ンに収束するように上記ＡＧＣ用コンデンサを充電ある
いは放電するための高出力インピーダンスのアンプとを
備えたことを特徴とする自動利得制御増幅回路。 - 【請求項２】上記高出力インピーダンスのアンプは、上
記ＡＧＣ用コンデンサの充電電圧と、該充電電圧の収束
電圧を設定するための基準電圧とを入力とするものであ
ることを特徴とする特許請求の範囲第１項記載の自動利
得制御増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794387A JPH069328B2 (ja) | 1987-05-14 | 1987-05-14 | 自動利得制御増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794387A JPH069328B2 (ja) | 1987-05-14 | 1987-05-14 | 自動利得制御増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283218A JPS63283218A (ja) | 1988-11-21 |
| JPH069328B2 true JPH069328B2 (ja) | 1994-02-02 |
Family
ID=14724065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11794387A Expired - Fee Related JPH069328B2 (ja) | 1987-05-14 | 1987-05-14 | 自動利得制御増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069328B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304603A (ja) * | 2003-03-31 | 2004-10-28 | Maspro Denkoh Corp | 信号増幅回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2966226B2 (ja) * | 1993-02-17 | 1999-10-25 | 三菱電機株式会社 | 電力増幅器自動制御回路 |
| JP3899675B2 (ja) * | 1998-05-20 | 2007-03-28 | ソニー株式会社 | 放送信号受信装置 |
-
1987
- 1987-05-14 JP JP11794387A patent/JPH069328B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304603A (ja) * | 2003-03-31 | 2004-10-28 | Maspro Denkoh Corp | 信号増幅回路 |
| JP4546037B2 (ja) * | 2003-03-31 | 2010-09-15 | マスプロ電工株式会社 | 信号増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63283218A (ja) | 1988-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256980A (en) | Electronic switchover circuit | |
| US5369308A (en) | Power transistor switching circuit with controlled turn-off | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| US4410855A (en) | Electronic analog switching device | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH069328B2 (ja) | 自動利得制御増幅回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPH0124444B2 (ja) | ||
| US5563541A (en) | Load current detection circuit | |
| JPH0155762B2 (ja) | ||
| US4109215A (en) | Dual mode output amplifier for a sample and hold circuit | |
| JPH0158887B2 (ja) | ||
| JP2523713B2 (ja) | 自動利得制御増幅器 | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| EP0283593A1 (en) | Videoamplifier | |
| JPS6258566B2 (ja) | ||
| JPS6042497Y2 (ja) | ミュ−ティング回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6342620Y2 (ja) | ||
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH031602A (ja) | 自動利得制御増幅回路 | |
| JPH0516765B2 (ja) | ||
| JPH0567930A (ja) | 電圧増幅回路 | |
| JPS6135560A (ja) | 半導体装置 | |
| JPS60261206A (ja) | ミユ−テイング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |