JPH069305Y2 - 変位変換装置 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、圧力などによる変位を静電容量を介して電気
信号に変換する単一容量形の変位変換装置に係り、特
に、その精度を向上させた変位変換装置に関する。

〈従来の技術〉 第６図に特開昭５７−２６７１１号「容量式変位変換装
置」に開示されている従来の変位変換装置を示し、これ
について説明する。

Ｃ_Xは圧力などによる変位を受けてその容量値が変化す
る可変容量である。可変容量Ｃ_Xの一端はインバータＧ₁
の入力端に接続されると共に分布容量Ｃ_Sを介して共通
電位点ＣＯＭに接続されている。

インバータＧ₁の入出力端の間には双方向定電流回路Ｃ
Ｃが接続され、その出力端はインバータＧ₂を介して可
変容量Ｃ_Xの他端に接続されている。ここでインバータ
Ｇ₁、Ｇ₂は増幅手段を形成しインバータＧ₂の出力から
可変容量Ｃ_XへインバータＧ₁の入力端の電圧と同相の電
圧を帰還する。

また双方向定電流回路ＣＣはインバータＧ₁の入力端の
電圧とは逆相で帰還する帰還手段を構成する。

次に、第６図に示す変位変換装置の動作について第７図
に示す波形図を用いて説明する。

インバータＧ₁の出力がハイレベル“Ｈ”で電圧＋Ｅが
生じたとき（第７図（イ））は、その立上りにより可変
容量Ｃ_Xと分布容量Ｃ_Sの直列回路が急速に充電され分布
容量Ｃ_Sの端子電圧が急激に一定電圧に達するので第７
図（ロ）に示すようにほぼ垂直に立上がる。また、この
ときインバータＧ₁の出力はローレベル“Ｌ”で共通電
位点ＣＯＭのゼロ電位となるので、分布容量Ｃ_Sの充電
電荷は双方向定電流回路ＣＣとインバータＧ₁の出力イ
ンピーダンスを介して一定電流ｉで直ちに放電を開始し
第７図（ロ）に示すようにインバータＧ₁の入力端の電
圧は直線的に低下する。

インバータＧ₁のスレッショルド電圧Ｖ_THまで低下する
とインバータＧ₁の出力がハイレベル“Ｈ”の＋Ｅに反
転し（第７図（ハ））これによってインバータＧ₂の出
力はローレベル“Ｌ”になるので、可変容量Ｃ_Sの残留
電荷が可変容量Ｃ_Xを介して急速に放電し、インバータ
Ｇ₁の入力端の電圧が垂直に低下した後、インバータＧ₁
の出力端のハイレベル“Ｈ”により双方向定電流回路Ｃ
Ｃによる定電流ｉにより分布容量Ｃ_Sが充電されてイン
バータＧ₁の入力端の電圧が直線的に上昇する（第７図
（ハ））。

スレッショルド電圧Ｖ_THに達するとインバータＧ₁の出
力がローレベル“Ｌ”に反転しこれによってインバータ
Ｇ₂の出力はハイレベル“Ｈ”になるので、再びインバ
ータＧ₂からの充電が行われ、この動作が繰り返され
る。

ここで、スレッショルド電圧Ｖ_THを基準とする分布容量
Ｃ_Sの両端の変化電圧ｅ₁₀は、次式で示される。

ｅ₁₀＝Ｃ_XＥ／（Ｃ_X＋Ｃ_S） …（１） また、変化電圧ｅ₁₀がスレッショルド電圧Ｖ_THまで減少
するのに必要とする時間ｔ₁₀は、次式で与えられる。

ｉｔ₁₀＝ｅ₁₀（Ｃ_X＋Ｃ_S） …（２） （１）、（２）式を用いて、 ｔ₁₀＝Ｃ_XＥ／ｉ …（３） となる。なお、充放電が反復されるうちに分布容量Ｃ_S
にはスレッショルドに応じた電荷が基準電位として定め
られ、これを中心として充放電が行われるため、充電側
の変化電圧ｅ₁₀と放電側の変化電圧ｅ₂₀とは等しくな
り、この変化電圧ｅ₂₀分の充電を双方向定電流回路ＣＣ
による定電流ｉで行うことにより時間ｔ₁₀とｔ₂₀は等し
くなり次式が成立する。

ｔ₁₀＝ｔ₂₀＝ＥＣ_X／ｉ …（４） 従って、周期ｔ₁₀、ｔ₂₀は可変容量Ｃ_Xに比例し、可変
容量Ｃ_Xは対向する電極の変位により変化する。

〈考案が解決しようとする課題〉 しかしながら、このような従来の変位変換装置はセンサ
の小形化を図る場合には電極の変位のスパンを変えずに
対向する電極の面積を小さくするので、可変容量Ｃ_Xの
値が小さくなり、この結果、発振周波数が高くなって発
振回路での遅れが問題となり精度低下の原因となるとい
う問題がある。

〈課題を解決するための手段〉 この考案は、以上の課題を解決するために、検出すべき
変位に応じて変化する可変容量と、この変位に依存しな
い固定容量と、これ等の可変容量と固定容量の各一端が
入力端に接続された増幅手段と、この増幅手段の出力端
からその入力端に反転電流を供給する負帰還手段と、制
御信号により制御されて増幅手段の入力と同相で可変容
量と固定容量の各他端を駆動する駆動手段と、増幅手段
の出力に生じるパルス信号を所定数だけ計数して２つの
計数パルスを出力する計数手段と、これ等の計数パルス
を用いて可変容量及び固定容量のいずれか或いは双方を
選択する制御信号を発生すると共に制御信号により選択
された容量に対応する容量信号を出力する制御手段と、
容量信号に同期して一定パルス幅のパルス出力を出す第
１パルス発生手段と、容量信号を反転した反転パルス信
号に同期して一定パルス幅のパルス出力を出す第２パル
ス発生手段と、第１パルス発生手段の出力で容量信号を
オン／オフする第１スイッチ手段と、第２パルス発生手
段の出力で反転パルス信号をオン／オフする第２スイッ
チ手段と、容量信号をカウントダウンして可変容量と固
定容量の切換期間の和の期間と同じパルス幅で容量信号
より半周期ずれたシフトパルスを出す第３パルス発生手
段と、容量信号で第１スイッチ手段の出力が切替えられ
それぞれ平滑する第１・第２平滑手段と、シフトパルス
で第２スイッチ手段の出力が切替えられ平滑する第３平
滑手段とを具備し、第１・第２・第３平滑手段の各出力
を用いて所定の演算を実行して変位出力を出すようにし
たものである。

〈実施例〉 以下、本考案の実施例について図面に基づいて説明す
る。第１図は本考案に係る容量／時間変換部の１実施例
を示すブロック図である。なお、従来の技術と同一の機
能を有する部分には同一の記号を付し適宜にその説明を
省略する。

可変容量Ｃ_Xの一端はインバータＧ₁の入力端に接続され
ると共に分布容量Ｃ_Sを介して共通電位点ＣＯＭに接続
されている。インバータＧ₁の入出力端間にはインバー
タＧ₂、Ｇ₃を介して双方向定電流回路ＣＣが接続され負
帰還回路を形成している。また、可変容量Ｃ_Xの他端は
インバータＧ₁の出力端からナンドゲートＧ₄の入力の一
端とその出力端を介して接続され、ナンドゲートＧ₄の
他端は制御信号ＣＳ₁によりその開閉が制御される。更
に、固定容量Ｃ_Fの一端はインバータＧ₁の一端に接続さ
れ、その他端はインバータＧ₁の出力端からナンドゲー
トＧ₅の入力の一端とその出力端を介して接続され、更
にナンドゲートＧ₅の入力の他端は制御信号ＣＳ₂により
その開閉が制御されている。そして、ナンドゲートＧ₄
とＧ₅とで駆動手段ＤＭＳを構成している。

インバータＧ₁の出力パルスはインバータＧ₆を介してｎ
ビットのカウンタＣＴ₁の入力端ＣＬに印加される。こ
のカウンタＣＴ₁のｎビットの出力端Ｑｎ、ｎ−１ビッ
トの出力端Ｑｎ_-1の各出力パルスはアンドゲートＧ₇、
Ｇ₈の入力の各一端に印加され、これ等のアンドゲート
Ｇ₇、Ｇ₈の出力はオアゲートＧ₉にそれぞれ印加されそ
の出力端Ｔ_Lに容量信号Ｓ₁を得る。

更に、この容量信号Ｓ₁はｎビットのカウンタＣＴ₂の入
力端ＣＬに印加されて１／ｎにカウントダウンされてそ
の出力端Ｑｎに分周パルスＳ_pを得る。この分周パルス
Ｓ_pはアンドゲートＧ₇の入力の他端に印加され、この分
周パルスＳ_pをインバータＧ₁₀で反転された反転パルス
がアンドゲートＧ₈の入力の他端に印加される。

また、容量信号Ｓ₁は制御信号ＣＳ₁としてナンドゲート
Ｇ₄に出力されると共にこの制御信号ＣＳ₁と分周パルス
Ｓ_pのナンドがナンドゲートＧ₁₁により演算されてその
出力端に制御信号ＣＳ₂として出力される。これ等のア
ンドゲートＧ₇、Ｇ₈、オアゲートＧ₉、インバータ
Ｇ₁₀、ナンドゲートＧ₁₁、カウンタＣＴ₂などで制御手
段ＤＭＳを構成している。

なお、各インバータ、各カウンタ、各ナンドゲートなど
は電源電圧＋Ｖ_Zで付勢されている。

次に、以上のように構成された第１図に示す容量／時間
変換部ＣＴＶについて第２図に示す波形図、第３図に示
す等価回路図を用いてその動作を説明する。

まず、第２図（イ）（ロ）に示すように分周パルスＳ_p
と容量信号Ｓ₁（ＣＳ₁）が共にハイレベルの期間Ｔ_X、
すなわちナンドゲートＧ₄の入力の一端がハイレベルで
実質的にインバータとして機能しておりナンドゲートＧ
₅の入力の一端がローレベルでその出力端が常にハイレ
ベルに固定されている場合について説明する。この場合
は固定容量Ｃ_Fの一端が常に電源電圧＋Ｖ_Zに固定された
状態で発振を継続しており第３図に示す等価回路に固定
されている。

インバータＧ₁の出力端がハイレベル“Ｈ”の周期ｔ_xの
状態（第２図（ニ））ではインバータＧ₁の入力端は第
３図（イ）に示す接続となっている。この状態では、双
方向定電流回路ＣＣの他端は＋Ｖ_Zの電圧が印加されて
いるので、これにより各容量が充電されインバータＧ₁
の入力端の電圧が一定の割合で上昇し、そのスレッショ
ルド電圧Ｖ_THを越える（第２図（ハ））とインバータＧ
₁の出力端の電圧がローレベル“Ｌ”に反転し第３図
（ロ）の状態となる。

第３図の（イ）から（ロ）に反転する直前の各容量の充
電電荷は第３図（イ）から（Ｃ_F＋Ｃ_X＋Ｃ_S）Ｖ_TH−Ｃ_F
Ｖ_Zであり、反転した直後の各容量の充電電荷はこのと
きのインバータＧ₁の入力端の電圧をＶ^＋とすれば、第
３図（ロ）から（Ｃ_F＋Ｃ_X＋Ｃ_S）Ｖ^＋−（Ｃ_F＋Ｃ_X）
Ｖ_Zとなる。反転の直前と直後における電荷の総量は変
化しないので、次式が成立する。

（Ｃ_F＋Ｃ_X＋Ｃ_S）Ｖ_TH−Ｃ_FＶ_Z＝（Ｃ_F＋Ｃ_X＋Ｃ_S）Ｖ
^＋−（Ｃ_F＋Ｃ_X）Ｖ_Z 従って、 Ｖ^＋＝Ｖ_TH＋｛Ｃ_XＶ_Z／（Ｃ_F＋Ｃ_X＋Ｃ_S）｝
…（５） 第２項がスレッショルド電圧Ｖ_THから上昇した変化電圧
ｅ₁ ⁻であり、この変化電圧ｅ₁ ⁻がスレッショルド電圧
Ｖ_TH間で双方向定電流回路ＣＣの定電流ｉによって減少
させられる時間である周期ｔ_x ⁻は次式で与えられる。

ｉｔ_x ⁻＝ｅ₁ ⁻（Ｃ_F＋Ｃ_X＋Ｃ_S）…（６） 従って、（５）式の第２項のｅ₁ ⁻と（６）式から ｔ_x ⁻＝Ｃ_XＶ_Z／ｉ …（７） を得る。

次に、インバータＧ₁の入力端の電圧がローレベルから
スレッショルド電圧Ｖ_THに達するとインバータＧ₁の出
力端はハイレベル“Ｈ”に反転し第３図（イ）の状態に
なる。ただし、第３図（ロ）のＶ^＋の代わりにＶ_TH、第
２図（イ）のＶ_THの代わりにインバータＧ₁の入力端の
電圧Ｖ⁻を置き換えたものとなる。従って、この場合の
反転の直前と直後における電荷の関係は （Ｃ_F＋Ｃ_X＋Ｃ_S）Ｖ⁻−Ｃ_FＶ_Z＝（Ｃ_F＋Ｃ_X＋Ｃ_S）Ｖ
_TH ^＋−（Ｃ_F＋Ｃ_X）Ｖ_Zとなる。従って、 Ｖ⁻＝Ｖ_TH−｛Ｃ_XＶ_Z／（Ｃ_F＋Ｃ_X＋Ｃ_S）｝
…（８） となる。第２項がスレッショルド電圧Ｖ_THから下降した
変化電圧ｅ₁であり、この変化電圧ｅ₁がスレッショルド
電圧Ｖ_TH間で双方向定電流回路ＣＣの定電流ｉによって
増大せられる時間である周期ｔ_xは次式で与えられる。

ｉｔ_X＝ｅ₁（Ｃ_F＋Ｃ_X＋Ｃ_S） …（９） 従って、（８）式の第２項のｉ₁と（９）式から ｔ_X＝Ｃ_XＶ_Z／ｉ …（１０） を得る。

（７）、（１０）式から周期ｔ_Xとｔ_X ⁻とは等しくいず
れも可変容量Ｃ_Xに対応した周期を持つパルス信号がイ
ンバータＧ₁の出力端に得られる。この周期を持つパル
スをカウンタＣＴ₁で１／ｎに分周して容量／時間変換
部ＣＴＶの出力端Ｔ_Lには Ｔ_X＝ｎ（ｔ_X＋ｔ_X ⁻） ＝ｎＣ_XＶ_Z／ｉ …（１０）⁻ が得られる。

次に、第２図（イ）（ロ）に示すように分周パルスＳ_P
がハイレベルで容量信号Ｓ₁（ＣＳ₁）がローレベルの期
間Ｔ_F、すなわちナンドゲートＧ₅の入力の一端がハイレ
ベルで実質的にインバータとして機能しておりナンドゲ
ートＧ₄の入力の一端がローレベルでその出力端が常に
ハイレベルに固定されている場合について説明する。こ
の場合は可変容量Ｃ_Xの一端が常に電源電圧＋Ｖ_Zに固定
された状態で発振を継続しており第３図に示す等価回路
で固定容量Ｃ_Fと可変容量Ｃ_Xを入れ換えた状態と同一で
ある。

従って、期間Ｔ_Xの場合と同様にして、次式を得る。

Ｔ_F＝ｎ（ｔ_F＋ｔ_F ⁻） ＝ｎＣ_FＶ_Z／ｉ …（１１） 更に、第２図（イ）（ロ）に示すように分周パルスＳ_p
がローレベルで容量信号Ｓ₁（ＣＳ₁）がハイレベルの期
間Ｔ_Ｘ＋Ｆ、すなわちナンドゲートＧ₄、Ｇ₅の各入力の
一端が共にハイレベルの場合について説明する。この場
合は可変容量Ｃ_Xも固定容量Ｃ_Fも同時に発振を継続して
いるので第６図のＣ_Xの代わりに（Ｃ_X＋Ｃ_F）で置き換
えた状態と実質的に同一である。

従って、 Ｔ_Ｘ＋Ｆ＝ｎ（Ｃ_X＋Ｃ_F）Ｖ_Z／ｉ …（１２） を得る。

以上のようにして、可変容量Ｃ_X、固定容量Ｃ_F、和容量
（Ｃ_X＋Ｃ_F）にそれぞれ対応する期間Ｔ_X、Ｔ_F、Ｔ
_Ｘ＋Ｆに対応する容量信号Ｓ₁を経時的に得ることがで
きる。

ところで、双方向定電流回路ＣＣの両端に浮遊容量Ｃ_i
が存在する場合および発振経路に全体として遅れＴ_dが
ある場合の周期Ｔ_Xd、Ｔ_Fd、Ｔ_{Ｘｄ＋Ｆｄ}は、それぞれ
（１０）⁻式、（１１）式、（１２）式から Ｔ_Xd＝｛ｎＣ_XＶ_Z／ｉ｝＋Ｔ_d…（１３） Ｔ_Fd＝｛ｎＣ_FＶ_Z／ｉ｝＋Ｔ_d…（１４） Ｔ_{ｄＸ＋Ｆｄ}＝｛ｎ（Ｃ_X＋Ｃ_F） Ｖ_Z／ｉ｝＋Ｔ_d…（１５） となる。

第４図は本考案の全体構成を示すブロック図である。図
においてＣＴＶは第１図に示す容量／時間変換部を示し
ている。

端子ＴＬからは容量信号Ｓ₁が得られる。この容量信号
Ｓ₁は抵抗Ｒ₁とコンデンサＣ₁で決定される一定の時間
幅Ｔ₀のパルス信号Ｓ₂を出力端Ｑから出力する単安定回
路ＦＦ₁の入力端Ｃに印加される。スイッチＳＷ₁の一端
には容量信号Ｓ₁が印加されこの容量信号Ｓ₁はパルス信
号Ｓ₂で開閉され、その他端に出力する。

また、容量信号Ｓ₁はインバータＧ₁₃で反転されパルス
信号Ｓ₃とされて抵抗Ｒ₂とコンデンサＣ₂で決定される
一定の時間幅Ｔ₀ ⁻（＝Ｔ₀）のパルス信号Ｓ₄を出力端
Ｑから出力する単安定回路ＦＦ₂の入力端Ｃに印加され
る。スイッチＳＷ₂の一端にはパルス信号Ｓ₃が印加され
このパルス信号Ｓ₃はパルス信号Ｓ₄で開閉され、その他
端に出力する。

容量信号Ｓ₁はｎビットのカウンタＣＴ₂の入力端Ｃに印
加され、そのｎビットの出力端Ｑｎから制御信号ＣＳ₃
が取り出されている。

カウンタＣＴ₂の（ｎ−１）ビットの出力端Ｑｎ_−１の
パルス信号Ｓ₅とパルス信号Ｓ₃とのアンドがアンドゲー
トＧ₁₄でとられてその出力はカウンタＣＴ₃の入力端Ｃ
Ｌに印加される。また、カウンタＣＴ₂の出力端Ｑｎ、
Ｑｎ_−１の各出力はオアゲートＧ₁₅に入力され、その出
力はカウンタＣＴ₃のリセット端子Ｒに印加される。そ
して、カウンタＣＴ₃の出力端Ｑｎからはパルス信号Ｓ₆
を出力する。

スイッチＳＷ₄の共通端子にはスイッチＳＷ₁の他端の出
力が印加され、その第１切替端子の出力はフィルタＦＬ
₃を介してバッファＱ_B1の入力端に印加され、その出力
端に電圧Ｖ₁を得る。

また、スイッチＳＷ₄の第２切替端子の出力はフィルタ
ＦＬ₄を介してバッファＱ_B2の入力端に印加され、その
出力端に電圧Ｖ₂を得る。

そして、スイッチＳＷ₄は制御信号ＣＳ₃によってその開
閉が制御される。

さらに、パルス信号Ｓ₆で開閉されるスイッチＳＷ₅の一
端にはスイッチＳＷ₂の他端の出力が印加され、その他
端の出力はフィルタＦＬ₅を介してバッファＱ_B3の入力
端に印加され、その出力端に電圧Ｖ₃を得る。

減算器Ｑ_BはバッファＱ_B2の出力の電圧Ｖ₂からバッファ
Ｑ_B1の出力の電圧Ｖ₂を減算してその出力に電圧Ｖ₄を得
る。また、減算器Ｑ_CはバッファＱ_B2の出力の電圧Ｖ₂か
らバッファＱ_B3の出力の電圧Ｖ₃を減算してその出力に
電圧Ｖ₅を得る。

時間差制御回路ＴＢＣは増幅器Ｑ_Aで構成され、その反
転入力端（−）には基準電圧Ｖ_Sが印加され、非反転入
力端（＋）には減算器Ｑ_Cの出力の電圧Ｖ₅が印加され、
その出力端に和容量と固定容量に対応する時間差が一定
になるようにその出力端に容量／時間変換部ＣＴＶのナ
ンドゲート、インバータ等に印加される電源電圧Ｖ_Zを
制御している。

次に、以上のように構成された実施例の動作について第
５図に示す波形図を用いて説明する。

容量／時間変換部ＣＴＶの出力端における容量信号Ｓ₁
（第５図（イ））をカウンタＣＴ₂でｎビット計数して
その出力端Ｑｎに第５図（ヘ）に示す制御信号ＣＳ
₃を、その（ｎ−１）ビットの出力端Ｑｎ_−１にパルス
信号Ｓ₅（第５図（ホ））を得る。アンドゲートＧ₁₅の
入力端にはパルス信号Ｓ₅と第５図（ヘ）に示す制御信
号ＣＳ₃とが入力されその出力はカウンタＣＴ₃のリセッ
ト端子Ｒに入力され起動時のカウンタＣＴ₃の状態を初
期状態にセットする。アンドゲートＧ₁₄の入力端にはパ
ルス信号Ｓ₅と容量信号Ｓ₁を反転したパルス信号Ｓ
₃（第５図（ロ））がそれぞれ入力されその出力には第
５図（チ）に示すようなパルス信号を得る。このパルス
信号の立ち上がりに同期してカウンタＣＴ₃が計数を開
始しその出力端Ｑｎに第５図（ト）に示すようなパルス
信号Ｓ₆を得る。

容量信号Ｓ₁の立ち上がりに同期して単安定回路ＦＦ₁か
ら一定のパルス幅Ｔ₀のパルス信号Ｓ₂が出力され、これ
によりスイッチＳＷ₄が開閉される。制御信号ＣＳ₃がハ
イレベル（第５図（ヘ））の間はスイッチＳＷ₄がフィ
ルタＦＬ₃側に切り替えられており、バッファＱ_B1の出
力端には電圧Ｖ₁が得られている。

この電圧Ｖ₁は Ｖ₁＝Ｔ_XdＶ_Z／Ｔ₀ …（１６） で与えられる。

また、制御信号ＣＳ₃がローレベル（第５図（ヘ））の
間はスイッチＳＷ₄がフィルタＦＬ₄側に切り替えられて
おり、バッファＱ_B2の出力端には電圧Ｖ₂が得られてい
る。

この電圧Ｖ₂は Ｖ₂＝Ｔ_{Ｘｄ＋Ｆｄ}Ｖ_Z／Ｔ₀…（１７） で与えられる。

スイッチＳＷ₅はパルス信号Ｓ₆が第５図（ト）に示すよ
うに制御信号ＣＳ₃よりＴ_Xdだけシフトしており、この
ハイレベルでオンとなる。従って、この期間ではフィル
タＦＬ₅を介してバッファＱ_B3の出力端には電圧Ｖ₃が得
られる。この電圧Ｖ₃は Ｖ₃＝Ｔ_FdＶ_Z／Ｔ₀ …（１８） で与えられる。

従って、減算器Ｑ_BとＱ_Cの出力にはそれぞれ Ｖ₄＝Ｖ₂−Ｖ₁ …（１９） Ｖ₅＝Ｖ₂−Ｖ₃ …（２０） の出力を得る。

また、時間差制御回路ＴＢＣは、時間差Ｔ_{Ｘｄ＋Ｆｄ}−
Ｔ_Fdを一定値に制御しているのであるが、 （１４）、（１５）式から ｎＶ_ZＣ_X／ｉ＝Ｋ …（２１） 但し、Ｋは定数である。

以上の（１３）式〜（２１）式より出力電圧Ｖ₀は次式
で与えられる。

Ｖ₀＝Ｖ₄−Ｖ₅ ＝ｎＶ_ZＥ（Ｃ_X−Ｃ_F）／ｉＴ₀ ＝ＫＥ（Ｃ_X−Ｃ_F）／Ｃ_XｉＴ₀ …（２２） また、Ｘを変位とすれば Ｃ_X＝Ｃ₀／（１−Ｘ） …（２３） Ｃ_F＝Ｃ₀ …（２４） となる。但し、Ｃ₀は可変電極の変位がゼロのときの容
量値である。

これ等の式から、出力電圧Ｖ₀は Ｖ₀＝ＫＥＸ／Ｔ₀ …（２５） と表せる。

以上のようにして、発振回路の素子に起因する応答遅れ
の影響を受けずに変位に比例した出力電圧Ｖ₀を得るこ
とが出来る。

〈考案の効果〉 以上、実施例と共に具体的に説明したように本考案によ
れば、センサを小形化することにより可変容量が小さく
なって発振周波数が高くなっても応答遅れを生ぜず精度
の良い単一可変容量形の変位変換装置を実現することが
できる。

【図面の簡単な説明】

第１図は本考案の容量／時間変換部に係る一実施例を示
すブロック図、第２図は第１図に示す実施例の各部の波
形を示す波形図、第３図は第１図に示す回路の動作を説
明するための等価回路図、第４図は本考案の全体構成を
示すブロック図、第５図は第４図に示す実施例の各部の
波形図、第６図は従来の変位変換装置を示すブロック
図、第７図は第６図に示す変位変換装置の各部の波形を
示す波形図である。 Ｃ_X…可変容量、Ｃ_F…固定容量、Ｃ_S…分布容量、ＣＣ
…双方向定電流回路、ＣＳ₁〜ＣＳ₃…制御信号、ＣＴ₁
〜ＣＴ₃…カウンタ、ＣＴＶ…容量／時間変換部、ＴＢ
Ｃ…時間差制御回路、ＦＦ₁、ＦＦ₂…単安定回路、Ｑ_B1
〜Ｑ_B3…バッファ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】検出すべき変位に応じて変化する可変容量
   と、この変位に依存しない固定容量と、これ等の可変容
   量と固定容量の各一端が入力端に接続された増幅手段
   と、この増幅手段の出力端からその入力端に反転電流を
   供給する負帰還手段と、制御信号により制御されて前記
   増幅手段の入力と同相で前記可変容量と前記固定容量の
   各他端を駆動する駆動手段と、前記増幅手段の出力に生
   じるパルス信号を所定数だけ計数して２つの計数パルス
   を出力する計数手段と、これ等の計数パルスを用いて前
   記可変容量及び前記固定容量のいずれか或いは双方を選
   択する前記制御信号を発生すると共に前記制御信号によ
   り選択された容量に対応する容量信号を出力する制御手
   段と、前記容量信号に同期して一定パルス幅のパルス出
   力を出す第１パルス発生手段と、前記容量信号を反転し
   た反転パルス信号に同期して一定パルス幅のパルス出力
   を出す第２パルス発生手段と、前記第１パルス発生手段
   の出力で前記容量信号をオン／オフする第１スイッチ手
   段と、前記第２パルス発生手段の出力で前記反転パルス
   信号をオン／オフする第２スイッチ手段と、前記容量信
   号をカウントダウンして前記可変容量と前記固定容量の
   切換期間の和の期間と同じパルス幅で前記容量信号より
   半周期ずれたシフトパルスを出す第３パルス発生手段
   と、前記容量信号で前記第１スイッチ手段の出力が切替
   えられそれぞれ平滑する第１・第２平滑手段と、前記シ
   フトパルスで前記第２スイッチ手段の出力が切替えられ
   平滑する第３平滑手段とを具備し、前記第１・第２・第
   ３平滑手段の各出力を用いて所定の演算を実行して変位
   出力を出すことを特徴とする変位変換装置。