JPH0691258B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0691258B2 JPH0691258B2 JP61073233A JP7323386A JPH0691258B2 JP H0691258 B2 JPH0691258 B2 JP H0691258B2 JP 61073233 A JP61073233 A JP 61073233A JP 7323386 A JP7323386 A JP 7323386A JP H0691258 B2 JPH0691258 B2 JP H0691258B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ohmic contact
- tft
- contact layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明は液晶パネルの駆動等に用いられる薄膜トラン
ジスタ(以下TFTと略す)に関する。
ジスタ(以下TFTと略す)に関する。
《発明の概要》 この発明はTFTを作成する際に、パターニング工程をわ
ずか2回しか通さない構造であって、しかもTFTの、オ
フ電流を低減するものである。
ずか2回しか通さない構造であって、しかもTFTの、オ
フ電流を低減するものである。
《従来の技術》 従来第2図のようないわゆる逆スタガ型構造のTFTが知
られていた。。しかし、このような構造ではパターニン
グ工程を最低4回は通さねばならず、そのために工程が
複雑化し歩留りも低下するという欠点があった。かかる
欠点を除去するために第3図のような構造のTFTが提案
されている。このような構造ではパターニング工程は2
回で済むもののオーム接触層9がソース電極10とドレイ
ン電極11を電気的につないでいるためオフ電流が従来の
逆スタガ型構造より数桁多く流れるという欠点がある。
られていた。。しかし、このような構造ではパターニン
グ工程を最低4回は通さねばならず、そのために工程が
複雑化し歩留りも低下するという欠点があった。かかる
欠点を除去するために第3図のような構造のTFTが提案
されている。このような構造ではパターニング工程は2
回で済むもののオーム接触層9がソース電極10とドレイ
ン電極11を電気的につないでいるためオフ電流が従来の
逆スタガ型構造より数桁多く流れるという欠点がある。
《発明が解決しようとする問題点》 そこで本発明は従来のこのような問題点を解決するため
になされたもので第1の目的はパターニング工程の回数
を減少させることであり第2の目的はオフ電流の小さい
TFTを提供することである。
になされたもので第1の目的はパターニング工程の回数
を減少させることであり第2の目的はオフ電流の小さい
TFTを提供することである。
《問題点を解決するための手段》 前記問題点を解決するために本発明ではパターニング工
程が2回で済むようにゲート電極、ゲート絶縁膜、非晶
質半導体薄膜、オーム接触層は同じパターンとし、しか
もオーム接触層に不連続な島状薄膜を用いることによっ
てオフ電流の増加を防ぐことにした。
程が2回で済むようにゲート電極、ゲート絶縁膜、非晶
質半導体薄膜、オーム接触層は同じパターンとし、しか
もオーム接触層に不連続な島状薄膜を用いることによっ
てオフ電流の増加を防ぐことにした。
《作用》 前記のような構造をもつTFTに於いてはパターニング工
程は2回で済み、しかもオフ電流は逆スタガ型構造のTF
Tと同程度に押さえられる。
程は2回で済み、しかもオフ電流は逆スタガ型構造のTF
Tと同程度に押さえられる。
《実施例》 第1図に、本発明によるTFTの断面構造図を示す。第1
図に於いて1は絶縁性基板で石英、ガラス、セラミック
等から成る。2及び3はそれぞれソース電極及びドレイ
ン電極でITO,クロム、アルミニウム等から成る。4はプ
ラズマCVD法で、温度300度、圧力100mTorr、成膜速度30
Å、SiH4ガス濃度3パーセントの成膜条件で島状に形成
されたN型水素化微結晶化アモルファスシリコン、又
は、プラズマCVD法で、温度300度、圧力50mTorr、成膜
速度30Å、SiH4ガス濃度3パーセントの成膜条件で島状
に形成されたN型水素化アモルファスシリコン等から成
る。5はプラズマCVD法で形成された非晶質半導体薄膜
層で水素化アモルファスシリコン、水素化微結晶シリコ
ン、弗素を含む水素化アモルファスシリコン等から成
る。6は絶縁膜層で窒化シリコン、酸化シリコン、弗素
を含む窒化シリコン等から成る。7はゲート電極であ
り、クロム、アルミニウム等から成る。
図に於いて1は絶縁性基板で石英、ガラス、セラミック
等から成る。2及び3はそれぞれソース電極及びドレイ
ン電極でITO,クロム、アルミニウム等から成る。4はプ
ラズマCVD法で、温度300度、圧力100mTorr、成膜速度30
Å、SiH4ガス濃度3パーセントの成膜条件で島状に形成
されたN型水素化微結晶化アモルファスシリコン、又
は、プラズマCVD法で、温度300度、圧力50mTorr、成膜
速度30Å、SiH4ガス濃度3パーセントの成膜条件で島状
に形成されたN型水素化アモルファスシリコン等から成
る。5はプラズマCVD法で形成された非晶質半導体薄膜
層で水素化アモルファスシリコン、水素化微結晶シリコ
ン、弗素を含む水素化アモルファスシリコン等から成
る。6は絶縁膜層で窒化シリコン、酸化シリコン、弗素
を含む窒化シリコン等から成る。7はゲート電極であ
り、クロム、アルミニウム等から成る。
本発明のTFTは、第1図から判るようにソース及びドレ
イン電極2、3で1回と、オーム接触層4、非晶質半導
体薄膜層5、絶縁膜層6及びゲート電極7で1回の合計
2回のパターニング工程を経るだけで作ることが可能で
ある。但しゲート電極7はオーバーエッチを行い、ゲー
ト絶縁膜6より小さく形成する。またオーム接触層4は
島状構造になっており上から見ると第4図のようになっ
ている。第4図からわかるように島状構造のオーム接触
層はソース電極12とドレイン電極13を電気的にショート
していない。島状構造のオーム接触層はN型水素化アモ
ルファスシリコン又はN型水素化微結晶シリコンを堆積
速度毎分約30Å以上で形成し、且つ膜厚約150Å以下の
時に得られる。オーム接触層4をこのような島状構造に
したTFTとオーム接触層を普通の連続した薄膜で形成し
たTFT(第3図)とでは、TFTを形成する際のパターンニ
ング工程には変わりはないが、オフ電流は本発明のTFT
の方が1桁以上低い。
イン電極2、3で1回と、オーム接触層4、非晶質半導
体薄膜層5、絶縁膜層6及びゲート電極7で1回の合計
2回のパターニング工程を経るだけで作ることが可能で
ある。但しゲート電極7はオーバーエッチを行い、ゲー
ト絶縁膜6より小さく形成する。またオーム接触層4は
島状構造になっており上から見ると第4図のようになっ
ている。第4図からわかるように島状構造のオーム接触
層はソース電極12とドレイン電極13を電気的にショート
していない。島状構造のオーム接触層はN型水素化アモ
ルファスシリコン又はN型水素化微結晶シリコンを堆積
速度毎分約30Å以上で形成し、且つ膜厚約150Å以下の
時に得られる。オーム接触層4をこのような島状構造に
したTFTとオーム接触層を普通の連続した薄膜で形成し
たTFT(第3図)とでは、TFTを形成する際のパターンニ
ング工程には変わりはないが、オフ電流は本発明のTFT
の方が1桁以上低い。
《発明の効果》 以上述べたように本発明のTFTは、フォトレジストを用
いたパターニング工程が2回のみなので製造コストが低
く且つ製品としての歩留りが高い上、オフ電流は従来の
逆スタガ型構造のTFT並の低い値に押さえられるという
効果を有する。
いたパターニング工程が2回のみなので製造コストが低
く且つ製品としての歩留りが高い上、オフ電流は従来の
逆スタガ型構造のTFT並の低い値に押さえられるという
効果を有する。
第1図は本発明のTFTの断面構造図、第2図は従来から
ある逆スタガ型TFTの断面構造図、第3図はオーム接触
層を連続した薄膜で形成した従来のTFTの断面構造図、
第4図は島状構造のオーム接触層の平面図である。 4……オーム接触層
ある逆スタガ型TFTの断面構造図、第3図はオーム接触
層を連続した薄膜で形成した従来のTFTの断面構造図、
第4図は島状構造のオーム接触層の平面図である。 4……オーム接触層
Claims (1)
- 【請求項1】絶縁性基板と、前記絶縁性基板上に間隔を
おいて設けられたソース電極及びドレイン電極と、前記
ソース電極上よりドレイン電極上にまたがるようにして
設けられたオーム接触層と、前記オーム接触層上に設け
られた非晶質半導体薄膜層と、前記非晶質半導体薄膜層
上に設けられた絶縁膜層と、前記絶縁膜層上に設けられ
たゲート電極とから成る薄膜トランジスタにおいて、 前記オーム接触層は、複数個の島状に分布形成されたN
型水素化アモルファスシリコン、または、N型水素化微
結晶シリコンからなることを特徴とする薄膜トランジス
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61073233A JPH0691258B2 (ja) | 1986-03-31 | 1986-03-31 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61073233A JPH0691258B2 (ja) | 1986-03-31 | 1986-03-31 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62230054A JPS62230054A (ja) | 1987-10-08 |
JPH0691258B2 true JPH0691258B2 (ja) | 1994-11-14 |
Family
ID=13512261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61073233A Expired - Fee Related JPH0691258B2 (ja) | 1986-03-31 | 1986-03-31 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0691258B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103905A (ja) | 2002-09-11 | 2004-04-02 | Pioneer Electronic Corp | 有機半導体素子 |
JP5948814B2 (ja) * | 2011-11-25 | 2016-07-06 | ソニー株式会社 | トランジスタ、表示装置および電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
JPS59172774A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | アモルファスシリコン薄膜トランジスタ |
-
1986
- 1986-03-31 JP JP61073233A patent/JPH0691258B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62230054A (ja) | 1987-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2776083B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH0577303B2 (ja) | ||
JPH0380226A (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
US5814836A (en) | Semiconductor device requiring fewer masking steps to manufacture | |
JPH0542831B2 (ja) | ||
JPH07162003A (ja) | 薄膜トランジスタの製造方法 | |
JPH05304171A (ja) | 薄膜トランジスタ | |
JPH0570156B2 (ja) | ||
JPH0794749A (ja) | 薄膜トランジスタの製造方法 | |
JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
KR920008675Y1 (ko) | 평판 디스플레이용 박막 트랜지스터 | |
JPH0691258B2 (ja) | 薄膜トランジスタ | |
JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
JPH08172195A (ja) | 薄膜トランジスタ | |
JPH03222370A (ja) | 薄膜トランジスタ | |
JP2506211B2 (ja) | 薄膜トランジスタ | |
JPH0323429A (ja) | 薄膜トランジスタ | |
JPH01227127A (ja) | 薄膜トランジスタアレイ | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
JP2597611B2 (ja) | 薄膜素子の製造方法 | |
JPH08321621A (ja) | 薄膜トランジスタ | |
KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
JPH0553144A (ja) | 薄膜トランジスタ素子アレイ | |
JPS63155766A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |