JPS62230054A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS62230054A
JPS62230054A JP7323386A JP7323386A JPS62230054A JP S62230054 A JPS62230054 A JP S62230054A JP 7323386 A JP7323386 A JP 7323386A JP 7323386 A JP7323386 A JP 7323386A JP S62230054 A JPS62230054 A JP S62230054A
Authority
JP
Japan
Prior art keywords
thin film
contact layer
ohmic contact
layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7323386A
Other languages
English (en)
Other versions
JPH0691258B2 (ja
Inventor
Hideo Tanaka
秀夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP61073233A priority Critical patent/JPH0691258B2/ja
Publication of JPS62230054A publication Critical patent/JPS62230054A/ja
Publication of JPH0691258B2 publication Critical patent/JPH0691258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は液晶パネルの駆動等に用いられる薄膜トラン
ジスタ(以F T F Tと略す)に関する。
(発明のm要) この発明はT F−1を作成する際に、バターニング工
程をわヂか2[!IL、、か通ざない構造(゛あって、
しかもTPTの、オフ電流を低減するものである。
(従来の技術) 従来第2図のようないわゆる逆スタガ型構造のTPTが
知られていた。。しかし、このような構造ではパターニ
ング工程を最低4回は通さねばならず、そのためにJ、
程が複雑化し歩留りも低下するという欠1スがあった。
かかる欠貞を除去するために第3図のような構造のT 
F Tが提案されている。このような構造ではバターニ
ング工程は2回℃・流むもののΔ−ム接触層1〕がソー
ス電極10とドレイン電極11を電気的につないでいる
ためオフ電流が従来の逆スタガ型構造より数桁多く流れ
るという欠点がある。
(発明が解決しようとりる問題点) そこで本発明は従来のこのような問題点を解決するため
になされたもので第1の目的はバターニング工程の回数
を減少させることであり第2の[1的はA)“電流の小
さいTPTを提供することである。
(問題点を解決するための手段) 前記問題点を解決するために本発明ではバターニング工
程が2回で済むようにゲート電極、ゲート絶縁膜、非晶
質崖尋体AV膜、オーム接触層は同じパターンとし、し
かもオーム接触層に不連続な島状薄膜を用いるごとに、
ふってオフ電流の増加を防ぐことにした。
(作用) 前記のような構造をもつ1’ F Tに於いてはバター
ニング工程は2回で済み、しかt>A−)電流は逆スタ
ガ’S’! @ 造の1’ F ’rと1川程瓜に押さ
えられる。
(実施例) 第1図に、本発明によるTPTの断面構造図を示づ。第
1図に於いで1は絶縁性基板r石英、ガラス、ヒラミッ
ク等から成る。2及び3はそれぞれソース電極及びドレ
イン電極で[To、クロム、アルミニウム等から成る。
4は島状に形成されたオーム接触層でN型水素化ア[ル
フ?スシリニ1ン、N型水累化微結晶シリコン等から成
る。5は非晶質」′導体薄膜層で水素化アLル′)/ス
シリコン、水素化微結晶シリコン、弗素を含む水素化ア
モルフIスシリコン等から成る。6は絶縁膜層′C−窒
化シリコン、酸化シリコン、弗素を含む窒化シリコン等
から成る。7はゲート電極であり、クロム、アルミニウ
ム等から成る。
本発明のTPTは、第1図から判るようにソース及びド
レイン電極2.3で1回と、オーム接触層4、非晶質半
導体薄膜層5、絶縁膜P46及びゲート電極7で1回の
合計2回のバターニング工程を経るだけで作ることが可
能である。但しゲート電極7はオーバーエッチを行い、
ゲート絶縁膜6より小さく形成する。またオーム接触1
.’J4は島状構造になっており−ヒから見ると第4図
のようになっている。第1図かられかるように島状構造
のオーム接触層はソース電[12とドレイン電極13を
電気的にシコートしていない。島状構造のAo−ム接触
層はN型水木化アモルファスシリコン又はNを水素化微
結晶シリコンを堆積速餞亀分約30Å以上で形成し、1
つ膜〃約150Å以下の時に得られる。オーム接触層4
をこのJ、うな島状構造にしたT1:]と]オーム接触
を酋通の連続した薄膜で形成したTPT(第3図)とで
(よ、丁FTを形成する際のパターンニング工程には変
わりはないが、オフ電流tよ本発明のT F Tの方が
1桁以上低い。
(発明の効果) 以上述べたように本発明のTPTは、フォトレジストを
用いたバターニング工程が2同のみなので製造コストが
低く且つ製品としての歩留りが高い[、A)電流は従来
の逆スタガ型構造のT F T並の低い値に押さえられ
るという効果を右づる。
【図面の簡単な説明】
第1図は本発明のT P Tの断面構造図、第2図は従
来からある逆スタガ型TFTの断面構造図、第3図はオ
ーム接触層を連続したHEで形成した従来のTPT(7
)断面構造図、第4図は島状構造のオーム接触層の平面
図である。 4・・・オーム接触層 本¥帆のTrT II″+M6構造図 第1図 従来の逆スタT型TrTの照面イ4遣図第3図 島状構造Oオーム撞触層の平面図 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁性基板と、該絶縁性基板上に間隔をおいて設
    けられたソース電極及びドレイン電極と、該ソース電極
    及びドレイン電極上にまたがるようにして設けられたオ
    ーム接触層と、該オーム接触層上に設けられた非晶質半
    導体薄膜層と、該非晶質半導体薄膜層上に設けられた絶
    縁膜層と、該絶縁膜層上に設置けられたゲート電極とか
    ら成る薄膜トランジスタにおいて、前記オーム接触層の
    膜厚を150Å以下としたことを特徴とする薄膜トラン
    ジスタ。
  2. (2)前記オーム接触層は島状に形成されたN型水素化
    アモルファスシリコンであることを特徴とする特許請求
    の範囲第1項記載の薄膜トランジスタ。
  3. (3)前記オーム接触層は島状に形成されたN型水素化
    微結晶シリコンであることを特徴とする特許請求の範囲
    第1項記載の薄膜トランジスタ。
JP61073233A 1986-03-31 1986-03-31 薄膜トランジスタ Expired - Fee Related JPH0691258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61073233A JPH0691258B2 (ja) 1986-03-31 1986-03-31 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073233A JPH0691258B2 (ja) 1986-03-31 1986-03-31 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS62230054A true JPS62230054A (ja) 1987-10-08
JPH0691258B2 JPH0691258B2 (ja) 1994-11-14

Family

ID=13512261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073233A Expired - Fee Related JPH0691258B2 (ja) 1986-03-31 1986-03-31 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH0691258B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2013115099A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、表示装置および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141271A (ja) * 1983-01-31 1984-08-13 Sharp Corp 薄膜トランジスタ
JPS59172774A (ja) * 1983-03-22 1984-09-29 Nec Corp アモルファスシリコン薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141271A (ja) * 1983-01-31 1984-08-13 Sharp Corp 薄膜トランジスタ
JPS59172774A (ja) * 1983-03-22 1984-09-29 Nec Corp アモルファスシリコン薄膜トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
US7230267B2 (en) 2002-09-11 2007-06-12 Pioneeer Corporation Organic semiconductor device
JP2013115099A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
JPH0691258B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JPS59208783A (ja) 薄膜トランジスタ
JPH0577303B2 (ja)
JPH09260670A (ja) 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JPH0380226A (ja) 液晶表示素子用アクティブマトリクス基板とその製造方法
JPH0627486A (ja) 表示パネル及びその製造方法
JPH0542831B2 (ja)
JPH06258670A (ja) 液晶表示装置及びその製造方法
JPH0580650B2 (ja)
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
JPS62230054A (ja) 薄膜トランジスタ
JPH05113580A (ja) アクテイブマトリツクス基板の製造方法
JPH0792491A (ja) アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH06230421A (ja) 薄膜トランジスタマトリクスの製造方法
JPS6042868A (ja) 非晶質シリコン薄膜電界効果トランジスタの製造方法
JPH08172195A (ja) 薄膜トランジスタ
JPH01192173A (ja) 半導体装置の製造方法
JPH06214241A (ja) 液晶表示装置
JPH0323429A (ja) 薄膜トランジスタ
JPH0284775A (ja) 縦型薄膜トランジスタの製造方法
JPS6380570A (ja) 薄膜トランジスタの製造方法
JPH0570825B2 (ja)
KR950000143B1 (ko) 박막 트랜지스터와 그 제조방법
JPH07218929A (ja) 薄膜トランジスターのアレイ構造
JPH0553144A (ja) 薄膜トランジスタ素子アレイ
JP2506211B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees