JPH0687570B2 - デ−タ回線終端装置の試験折返し制御回路 - Google Patents
デ−タ回線終端装置の試験折返し制御回路Info
- Publication number
- JPH0687570B2 JPH0687570B2 JP62209087A JP20908787A JPH0687570B2 JP H0687570 B2 JPH0687570 B2 JP H0687570B2 JP 62209087 A JP62209087 A JP 62209087A JP 20908787 A JP20908787 A JP 20908787A JP H0687570 B2 JPH0687570 B2 JP H0687570B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reception
- loopback
- received
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はデータ回線終端装置（DCE）に関し、特にDCEに
おける試験折返し制御回路に関するものである。
おける試験折返し制御回路に関するものである。
従来の技術 一般に、データ通信システムは第３図(a)および(b)に示
すように、データ回線300と、このデータ回線300に接続
する複数のDCE100および100′と、これらのDCEの夫々に
接続するデータ端末装置（DTE）200および200′とから
なり、データ回線300およびDCE100などの動作試験は試
験設定側のDCE100からの信号を被試験側のDCE100′にお
いて折返す方法によって行われている。従来、この種の
DCEの試験折返し制御回路は第４図に示すように、入力
する受信信号Ｒから折返し信号を検出する折返し信号検
出器５と、この検出器５に接続し、この出力または外部
入力信号SWによって試験を設定する試験設定器６と、こ
の試験設定器６の設定信号によって常時DTE200へ受信デ
ータRDとして送出する受信信号Ｒを折返し信号とするよ
うに切替える折返し設定スイッチ９′と、折返し信号発
生器３と、この出力と上記折返し設定スイッチ９′から
の折返された信号とのいずれかを上記試験設定器６の設
定信号によって選択する試験信号選択器８と、同じく試
験設定器６の設定信号によってこの試験信号選択器８の
出力をDTE200からの送信データSDの代わりに送信信号Ｔ
として送出する送信信号選択器10とからなるものであっ
た。
すように、データ回線300と、このデータ回線300に接続
する複数のDCE100および100′と、これらのDCEの夫々に
接続するデータ端末装置（DTE）200および200′とから
なり、データ回線300およびDCE100などの動作試験は試
験設定側のDCE100からの信号を被試験側のDCE100′にお
いて折返す方法によって行われている。従来、この種の
DCEの試験折返し制御回路は第４図に示すように、入力
する受信信号Ｒから折返し信号を検出する折返し信号検
出器５と、この検出器５に接続し、この出力または外部
入力信号SWによって試験を設定する試験設定器６と、こ
の試験設定器６の設定信号によって常時DTE200へ受信デ
ータRDとして送出する受信信号Ｒを折返し信号とするよ
うに切替える折返し設定スイッチ９′と、折返し信号発
生器３と、この出力と上記折返し設定スイッチ９′から
の折返された信号とのいずれかを上記試験設定器６の設
定信号によって選択する試験信号選択器８と、同じく試
験設定器６の設定信号によってこの試験信号選択器８の
出力をDTE200からの送信データSDの代わりに送信信号Ｔ
として送出する送信信号選択器10とからなるものであっ
た。
しかしながら、ディジタル通信の場合には、DTE−DCE間
の信号速度と、DCE相互間の信号速度とが同一であるこ
とが一般的であり、折返し信号伝送のための余分なビッ
トがない。したがって、DCEが対向する被試験側のDCEの
動作状態を知るためには、DCEが対向するDCEに対して、
試験折返しを行う間、DTE間の通信を中断して、折返し
信号を送出することが必要であり、DTE間の通常通信を
行いながらDCEの動作を確認することは、不可能である
という欠点があった。
の信号速度と、DCE相互間の信号速度とが同一であるこ
とが一般的であり、折返し信号伝送のための余分なビッ
トがない。したがって、DCEが対向する被試験側のDCEの
動作状態を知るためには、DCEが対向するDCEに対して、
試験折返しを行う間、DTE間の通信を中断して、折返し
信号を送出することが必要であり、DTE間の通常通信を
行いながらDCEの動作を確認することは、不可能である
という欠点があった。
発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわち折返し試験設定
中はDTE間の通信を中断しなくてはならないという問題
点を解決したDCEの試験折返し制御回路を提供すること
にある。
中はDTE間の通信を中断しなくてはならないという問題
点を解決したDCEの試験折返し制御回路を提供すること
にある。
問題点を解決するための手段 本発明は上述の問題点を解決するために、受信信号から
折返し信号を検出して受信折返し信号を送出する折返し
信号検出器と、前記受信折返し信号と外部入力信号のい
ずれかの入力により試験設定を行って、試験設定信号を
送出する試験設定器と、Nbit/sの伝送速度と該Nbit/sの
伝送速度よりも遅いＮ×（Ｍ−1/M）bit/sの伝送速度の
タイミング信号をそれぞれ発生するタイミング信号発生
器と、前記試験設定信号の受信時には前記Nbit/sの伝送
速度のタイミング信号を選択し、前記試験設定信号を受
信していない時は前記Ｎ×（Ｍ−1/M）bit/sの伝送速度
のタイミング信号を選択して選択タイミング信号をデー
タ回線終端装置に送出するタイミング信号選択器と、前
記受信信号から前記受信折返し信号と、該受信折返し信
号以外の受信信号を分離して、前記受信折返し信号と分
離受信信号をそれぞれ別々に送出する受信信号分離器
と、前記試験設定信号の受信時には前記分離受信信号を
選択し、前記試験設定信号を受信していないときは前記
受信信号を前記データ回線終端装置に送出する受信デー
タ選択器と、Ｎ×（1/M）bit/sの伝送速度の内部折返し
信号を発生する折返し信号発生器と、前記試験設定信号
の受信時には前記内部折返し信号を選択し、前記試験設
定信号を受信していない時は、前記受信折返し信号を選
択して選択折返し受信信号を送出する折返し信号選択器
と、前記選択折返し信号と、前記データ回線終端装置か
らの送信信号を多重化して多重化信号を送出する多重化
器と、前記試験設定信号の受信時には前記多重化信号を
選択し、前記試験設定信号を受信していないときは前記
送信信号を選択して選択送信信号を外部に送出する送信
信号選択器とを備えたことを特徴とするデータ回線終端
装置の試験折返し制御回路。
折返し信号を検出して受信折返し信号を送出する折返し
信号検出器と、前記受信折返し信号と外部入力信号のい
ずれかの入力により試験設定を行って、試験設定信号を
送出する試験設定器と、Nbit/sの伝送速度と該Nbit/sの
伝送速度よりも遅いＮ×（Ｍ−1/M）bit/sの伝送速度の
タイミング信号をそれぞれ発生するタイミング信号発生
器と、前記試験設定信号の受信時には前記Nbit/sの伝送
速度のタイミング信号を選択し、前記試験設定信号を受
信していない時は前記Ｎ×（Ｍ−1/M）bit/sの伝送速度
のタイミング信号を選択して選択タイミング信号をデー
タ回線終端装置に送出するタイミング信号選択器と、前
記受信信号から前記受信折返し信号と、該受信折返し信
号以外の受信信号を分離して、前記受信折返し信号と分
離受信信号をそれぞれ別々に送出する受信信号分離器
と、前記試験設定信号の受信時には前記分離受信信号を
選択し、前記試験設定信号を受信していないときは前記
受信信号を前記データ回線終端装置に送出する受信デー
タ選択器と、Ｎ×（1/M）bit/sの伝送速度の内部折返し
信号を発生する折返し信号発生器と、前記試験設定信号
の受信時には前記内部折返し信号を選択し、前記試験設
定信号を受信していない時は、前記受信折返し信号を選
択して選択折返し受信信号を送出する折返し信号選択器
と、前記選択折返し信号と、前記データ回線終端装置か
らの送信信号を多重化して多重化信号を送出する多重化
器と、前記試験設定信号の受信時には前記多重化信号を
選択し、前記試験設定信号を受信していないときは前記
送信信号を選択して選択送信信号を外部に送出する送信
信号選択器とを備えたことを特徴とするデータ回線終端
装置の試験折返し制御回路。
作用 本発明は上述のように構成したので、常時の非試験時に
おいては、データ回線のDCE間はNbit/Sの信号速度であ
り、タイミング発生回路から同じくNbit/Sのタイミング
信号がDTEに送られる。したがってDCEの受信信号はその
ままDTEへの受信データとなり、またDTEからの送信デー
タはそのまま送信信号となってDCEからデータ回線へ送
出される。
おいては、データ回線のDCE間はNbit/Sの信号速度であ
り、タイミング発生回路から同じくNbit/Sのタイミング
信号がDTEに送られる。したがってDCEの受信信号はその
ままDTEへの受信データとなり、またDTEからの送信デー
タはそのまま送信信号となってDCEからデータ回線へ送
出される。
次に試験設定側のDCEが対向する被試験側のDCEに対して
折返し試験を行う場合、外部入力信号によって試験設定
器が試験状態を認識すると、タイミング信号選択器、折
返し信号選択器、受信データ選択器、送信信号選択器お
よび多重化器の夫々への制御信号を送る。
折返し試験を行う場合、外部入力信号によって試験設定
器が試験状態を認識すると、タイミング信号選択器、折
返し信号選択器、受信データ選択器、送信信号選択器お
よび多重化器の夫々への制御信号を送る。
この時タイミング信号選択器は のタイミング信号をDTEに送出し、DTEからの送信データ
も同じ となる。折返し信号選択器は内蔵の折返し信号発生器か
らの の折返し信号を多重化器へ送り、多重化器はこの折返し
信号とDTEからの の送信データとを多重化してNbit/Sの信号とし、これを
送信信号選択器が選択して送信信号としてデータ回線へ
送出する。更に受信データ選択器は受信信号中の折返し
信号を分離器で除いた の受信データRDをDTEへ送出する。
も同じ となる。折返し信号選択器は内蔵の折返し信号発生器か
らの の折返し信号を多重化器へ送り、多重化器はこの折返し
信号とDTEからの の送信データとを多重化してNbit/Sの信号とし、これを
送信信号選択器が選択して送信信号としてデータ回線へ
送出する。更に受信データ選択器は受信信号中の折返し
信号を分離器で除いた の受信データRDをDTEへ送出する。
また対向する被試験側のDCEにおいては、折返し信号検
出器が受信信号中の折返し信号を検出し、この検出信号
によって試験設定器が試験状態を認識する。その後の動
作は試験設定側のDCEとほぼ同様に実行する。但し、折
返し信号選択器が内部の折返し信号発生器からでなく分
離器において分離された折返し信号を選択して、多重化
器によって多重化して、Nbit/Sの送信信号としてデータ
回線へ送出することのみが異る。
出器が受信信号中の折返し信号を検出し、この検出信号
によって試験設定器が試験状態を認識する。その後の動
作は試験設定側のDCEとほぼ同様に実行する。但し、折
返し信号選択器が内部の折返し信号発生器からでなく分
離器において分離された折返し信号を選択して、多重化
器によって多重化して、Nbit/Sの送信信号としてデータ
回線へ送出することのみが異る。
実施例 次に本発明の実施例について図面を参照して説明する。
本発明の一実施例をブロック図で示す第１図を参照する
と、本発明のデータ回線終端装置（DCE）の試験折返し
制御回路は、Nbit/Sと との２つのタイミング信号を発生するタイミング信号発
生器１と、これらNbit/S, なるタイミング信号のいずれかを選択するタイミング信
号選択器２と、 なる速度の折返し信号を発生する折返し信号発生器３
と、受信信号Ｒから のDTEに送出する受信データRDと の折返し信号とを分離する分離器４と、受信信号Ｒより の折返し信号を抽出し、折返し信号を検出する検出器５
と、この検出器５の出力または外部入力信号によって折
返しの設定／解除信号を作成する試験設定器６と、DTE
よりの の送信データSDと なる信号とを多重化し、Nbit/Sにする多重化器７と、試
験折返し信号発生器３の出力と分離器４よりの受信折返
し信号とのいずれかを選択する折返し信号選択器８と、
DTEの受信データRDとして、データ回線から受信した受
信信号Ｒのうち全ビットを送出するか、 だけを送出するかの受信データ選択器９と、DTEの送信
データSDをそのままか、多重化した信号のいずれかを選
択して、データ回線への送信信号Ｔとして送出するかの
送信信号選択器10とからなっている。また、DCE100に接
続されるDTE200は、DCE100より入力された送信タイミン
グ信号TIMと同速度で送信信号SDを送出するような（ST2
モードの）ものが使用される。すなわち、DCE100がDTE2
00にNbit/Sのタイミング信号TIMを送出すれば、DTE200
の送信データSDの速度はNbit/Sとなり、タイミング信号
TIMが の場合には、 なる送信データSDを送出する。また、非試験中は、Nbit
/Sなるタイミング信号TIMが送出され、受信信号R,受信
データRD,送信信号T,送信データSDは全てNbit/Sであ
る。
と、本発明のデータ回線終端装置（DCE）の試験折返し
制御回路は、Nbit/Sと との２つのタイミング信号を発生するタイミング信号発
生器１と、これらNbit/S, なるタイミング信号のいずれかを選択するタイミング信
号選択器２と、 なる速度の折返し信号を発生する折返し信号発生器３
と、受信信号Ｒから のDTEに送出する受信データRDと の折返し信号とを分離する分離器４と、受信信号Ｒより の折返し信号を抽出し、折返し信号を検出する検出器５
と、この検出器５の出力または外部入力信号によって折
返しの設定／解除信号を作成する試験設定器６と、DTE
よりの の送信データSDと なる信号とを多重化し、Nbit/Sにする多重化器７と、試
験折返し信号発生器３の出力と分離器４よりの受信折返
し信号とのいずれかを選択する折返し信号選択器８と、
DTEの受信データRDとして、データ回線から受信した受
信信号Ｒのうち全ビットを送出するか、 だけを送出するかの受信データ選択器９と、DTEの送信
データSDをそのままか、多重化した信号のいずれかを選
択して、データ回線への送信信号Ｔとして送出するかの
送信信号選択器10とからなっている。また、DCE100に接
続されるDTE200は、DCE100より入力された送信タイミン
グ信号TIMと同速度で送信信号SDを送出するような（ST2
モードの）ものが使用される。すなわち、DCE100がDTE2
00にNbit/Sのタイミング信号TIMを送出すれば、DTE200
の送信データSDの速度はNbit/Sとなり、タイミング信号
TIMが の場合には、 なる送信データSDを送出する。また、非試験中は、Nbit
/Sなるタイミング信号TIMが送出され、受信信号R,受信
データRD,送信信号T,送信データSDは全てNbit/Sであ
る。
次に本実施例の動作について第１図を用いて説明する。
まず試験設定側DCE100が対向する被試験側DCE100′に、
折返し試験を設定する場合を説明する。DCE100におい
て、外部入力信号SWにより試験設定器６が試験状態を認
識し、選択器2,8,9,10および多重化器７を制御する。選
択器２はタイミング信号発生器１からの なるタイミング信号TIMをDTE200へ送出する。この時DTE
200からの送信データSDも となる。多重化器７は選択器８により選択された折返し
信号発生器３からの の折返し信号と、DTE200からの の送信データSDとを多重化し、Nbit/Sの多重化信号を作
成する。選択器10はこの多重化信号を選択し、データ回
線300に送信信号Ｔとして送信する。
折返し試験を設定する場合を説明する。DCE100におい
て、外部入力信号SWにより試験設定器６が試験状態を認
識し、選択器2,8,9,10および多重化器７を制御する。選
択器２はタイミング信号発生器１からの なるタイミング信号TIMをDTE200へ送出する。この時DTE
200からの送信データSDも となる。多重化器７は選択器８により選択された折返し
信号発生器３からの の折返し信号と、DTE200からの の送信データSDとを多重化し、Nbit/Sの多重化信号を作
成する。選択器10はこの多重化信号を選択し、データ回
線300に送信信号Ｔとして送信する。
この時、相手側のDCE100′からの受信信号Ｒにも折返し
信号が含まれるようになり、分離器４はこの の折返し信号を分離した残りの の受信データRDのみを受信データ選択器９を通してDTE2
00へ送出する。
信号が含まれるようになり、分離器４はこの の折返し信号を分離した残りの の受信データRDのみを受信データ選択器９を通してDTE2
00へ送出する。
一方対向する被試験側のDCE100′においては、受信信号
Ｒから折返し信号検出部５が折返し信号を検出し、試験
設定器６に通知する。試験設定器６は試験状態を認識
し、DCE100と同様に選択器2,8,9,10および多重化器７を
制御する。そして、選択器８が折返し信号発生器３から
の折返し信号でなく分離器４で分離された の試験折返し信号を選択し、多重化器７がこの信号とDT
E200′からの の送信データSDとを多重化する以外は設定側のDCE100と
全く同様に動作する。
Ｒから折返し信号検出部５が折返し信号を検出し、試験
設定器６に通知する。試験設定器６は試験状態を認識
し、DCE100と同様に選択器2,8,9,10および多重化器７を
制御する。そして、選択器８が折返し信号発生器３から
の折返し信号でなく分離器４で分離された の試験折返し信号を選択し、多重化器７がこの信号とDT
E200′からの の送信データSDとを多重化する以外は設定側のDCE100と
全く同様に動作する。
第２図はＭを５に選んだ動作例のタイミング図を示すも
のであり、タイミング信号TIMが正常時のNbit/Sに対し
て試験時にＭ＝５すなわちＮ×4/5bit/Sになっており、
折返し信号は で５ビット毎に発生し斜線で示している。
のであり、タイミング信号TIMが正常時のNbit/Sに対し
て試験時にＭ＝５すなわちＮ×4/5bit/Sになっており、
折返し信号は で５ビット毎に発生し斜線で示している。
なお、試験の設定が解除された場合の非試験時は、従来
と全く同様にDTEからのNbit/Sの送信データSDはそのま
ま送信信号Ｔとなってデータ回線300に送出され、Nbit/
Sの受信信号ＲはそのままDTEへの受信データRDとして送
出される。
と全く同様にDTEからのNbit/Sの送信データSDはそのま
ま送信信号Ｔとなってデータ回線300に送出され、Nbit/
Sの受信信号ＲはそのままDTEへの受信データRDとして送
出される。
発明の効果 以上に説明したように、本発明によれば、折返し信号検
出器，試験設定器，タイミング信号発生器，折返し信号
発生器，分離器，多重化器および複数の選択器を有する
ことにより、試験設定中のデータ端局装置の送受の信号
速度を下げることによって、DTE間の通信を中断するこ
となく試験が行うことができるという効果がある。
出器，試験設定器，タイミング信号発生器，折返し信号
発生器，分離器，多重化器および複数の選択器を有する
ことにより、試験設定中のデータ端局装置の送受の信号
速度を下げることによって、DTE間の通信を中断するこ
となく試験が行うことができるという効果がある。
第１図は本発明の一実施例のブロック回路図、第２図は
第１図の送受信信号のタイミング図、第３図はデータ通
信システムの系統図、第４図は従来の一例のブロック回
路図である。 １……タイミング信号発生器、２……タイミング信号選
択器、３……折返し信号発生器、４……受信信号分離
器、５……折返し信号検出器、６……試験設定器、７…
…送信信号多重化器、８……試験信号選択器、９……受
信データ選択器、10……送信信号選択器、100,100′…
…データ回線終端装置DCE、200,200′……データ端末装
置DTE、300……データ回線、Ｒ……受信信号、RD……受
信データ、SD……送信データ、SW……外部入力信号、Ｔ
……送信信号、TIM……タイミング信号。
第１図の送受信信号のタイミング図、第３図はデータ通
信システムの系統図、第４図は従来の一例のブロック回
路図である。 １……タイミング信号発生器、２……タイミング信号選
択器、３……折返し信号発生器、４……受信信号分離
器、５……折返し信号検出器、６……試験設定器、７…
…送信信号多重化器、８……試験信号選択器、９……受
信データ選択器、10……送信信号選択器、100,100′…
…データ回線終端装置DCE、200,200′……データ端末装
置DTE、300……データ回線、Ｒ……受信信号、RD……受
信データ、SD……送信データ、SW……外部入力信号、Ｔ
……送信信号、TIM……タイミング信号。
Claims (1)
- 【請求項１】受信信号から折返し信号を検出して受信折
返し信号を送出する折返し信号検出器と、 前記受信折返し信号と外部入力信号のいずれかの入力に
より試験設定を行って、試験設定信号を送出する試験設
定器と、 Nbit/sの伝送速度と該Nbit/sの伝送速度よりも遅いＮ×
（Ｍ−1/M）bit/sの伝送速度のタイミング信号をそれぞ
れ発生するタイミング信号発生器と、 前記試験設定信号の受信時には前記Nbit/sの伝送速度の
タイミング信号を選択し、前記試験設定信号を受信して
いない時は前記Ｎ×（Ｍ−1/M）bit/sの伝送速度のタイ
ミング信号を選択して選択タイミング信号をデータ回線
終端装置に送出するタイミング信号選択器と、 前記受信信号から前記受信折返し信号と、該受信折返し
信号以外の受信信号を分離して、前記受信折返し信号と
分離受信信号をそれぞれ別々に送出する受信信号分離器
と、 前記試験設定信号の受信時には前記分離受信信号を選択
し、前記試験設定信号を受信していないときは前記受信
信号を前記データ回線終端装置に送出する受信データ選
択器と、 Ｎ×（1/M）bit/sの伝送速度の内部折返し信号を発生す
る折返し信号発生器と、 前記試験設定信号の受信時には前記内部折返し信号を選
択し、前記試験設定信号を受信していない時は、前記受
信折返し信号を選択して選択折返し受信信号を送出する
折返し信号選択器と、 前記選択折返し信号と、前記データ回線終端装置からの
送信信号を多重化して多重化信号を送出する多重化器
と、 前記試験設定信号の受信時には前記多重化信号を選択
し、前記試験設定信号を受信していないときは前記送信
信号を選択して選択送信信号を外部に送出する送信信号
選択器と を備えたことを特徴とするデータ回線終端装置の試験折
返し制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209087A JPH0687570B2 (ja) | 1987-08-21 | 1987-08-21 | デ−タ回線終端装置の試験折返し制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209087A JPH0687570B2 (ja) | 1987-08-21 | 1987-08-21 | デ−タ回線終端装置の試験折返し制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6451744A JPS6451744A (en) | 1989-02-28 |
| JPH0687570B2 true JPH0687570B2 (ja) | 1994-11-02 |
Family
ID=16567059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62209087A Expired - Lifetime JPH0687570B2 (ja) | 1987-08-21 | 1987-08-21 | デ−タ回線終端装置の試験折返し制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687570B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116450U (ja) * | 1991-03-29 | 1992-10-19 | 宏 吉原 | 自動車電話用受話器 |
-
1987
- 1987-08-21 JP JP62209087A patent/JPH0687570B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6451744A (en) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US5062124A (en) | Network synchronization system | |
| EP0264879A2 (en) | A fault detection signal transmission system | |
| US4967406A (en) | Subsignal transmitting system | |
| EP0202205A1 (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
| EP0547527A1 (en) | Control information transmission apparatus for use in time division multiplex communication system | |
| JPH0687570B2 (ja) | デ−タ回線終端装置の試験折返し制御回路 | |
| US5539726A (en) | Back-up system for partially backing up information signals | |
| JPH03270348A (ja) | 制御パス通信方式 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| JP3041868B2 (ja) | 高速回線障害通知方法および高速回線障害通知システム | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JP4326124B2 (ja) | 多重化装置 | |
| JPH0595410A (ja) | デジタルインバンド信号送受信器オンライン診断方式 | |
| JP2956698B1 (ja) | 高速監視制御信号伝送装置 | |
| JPH04331520A (ja) | 多重化装置 | |
| JPH03268526A (ja) | 制御信号伝送方式 | |
| JPH0338134A (ja) | ループ型伝送路用情報伝送装置 | |
| JPS6138898B2 (ja) | ||
| KR930015424A (ko) | 가상컨테이너3(Virtual Container 3) 신호 처리기 | |
| JPH03289229A (ja) | 障害検出装置 | |
| JPH0695670B2 (ja) | 多重伝送方式 | |
| JPH09331306A (ja) | 時分割多重送受信装置及びこれらを用いた送受信システム | |
| JPS6384331A (ja) | デイジタル多重変換装置のリモ−トル−プバツク方式 | |
| JPH0537484A (ja) | 非同期デジタル多重化装置における低速側出力ラインデコーダ回路のフアーエンド制御方式 |