JPH0685163A - 垂直実装半導体装置 - Google Patents
垂直実装半導体装置Info
- Publication number
- JPH0685163A JPH0685163A JP23614992A JP23614992A JPH0685163A JP H0685163 A JPH0685163 A JP H0685163A JP 23614992 A JP23614992 A JP 23614992A JP 23614992 A JP23614992 A JP 23614992A JP H0685163 A JPH0685163 A JP H0685163A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor chip
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は垂直実装半導体装置に関し、実装密
度の向上を目的とする。 【構成】 両面にパターン３２，３３を有する基板２１
の第１の面２２に半導体チップ４０，第２の面２３に第
２の半導体チップ４５が接着してあり、樹脂モールド部
５０，５５により封止されている。基板２１の一の長辺
２４に沿って、第１の電極部３２ｂ，第２の電極部３３
ｂが並んでいる。半導体装置２０が垂直とされて電極部
３２ｂがプリント基板６０上のパッド６１と半田付けさ
れる。また、半田付けされるまで、倒れないように支え
るスタンド部５３，５８を設けて構成する。
度の向上を目的とする。 【構成】 両面にパターン３２，３３を有する基板２１
の第１の面２２に半導体チップ４０，第２の面２３に第
２の半導体チップ４５が接着してあり、樹脂モールド部
５０，５５により封止されている。基板２１の一の長辺
２４に沿って、第１の電極部３２ｂ，第２の電極部３３
ｂが並んでいる。半導体装置２０が垂直とされて電極部
３２ｂがプリント基板６０上のパッド６１と半田付けさ
れる。また、半田付けされるまで、倒れないように支え
るスタンド部５３，５８を設けて構成する。
Description
【０００１】
【産業上の利用分野】本発明は垂直実装半導体装置に関
する。
する。
【０００２】近年、電子装置の小型化に伴って、プリン
ト基板上へ半導体装置を実装するときの実装密度の向上
が要求されている。
ト基板上へ半導体装置を実装するときの実装密度の向上
が要求されている。
【０００３】
【従来の技術】プリント基板上に半導体装置を実装する
場合に、半導体装置を水平の向きで実装するよりは、垂
直の向きで実装する方が、一の半導体装置当たり必要と
されるプリント基板上の面積が狭くて済み、実装密度が
向上する。
場合に、半導体装置を水平の向きで実装するよりは、垂
直の向きで実装する方が、一の半導体装置当たり必要と
されるプリント基板上の面積が狭くて済み、実装密度が
向上する。
【０００４】図１１は、従来の１例の垂直実装半導体装
置１を示す。
置１を示す。
【０００５】２はリードフレームであり、一のステージ
３，多数のリード４，スタンド５を有する。
３，多数のリード４，スタンド５を有する。
【０００６】リード４及びスタンド５は、ステージ４の
一の辺３ａに沿って並んでいる。
一の辺３ａに沿って並んでいる。
【０００７】リード４は、インナーリード部４ａとアウ
ターリード部４ｂとよりなる。
ターリード部４ｂとよりなる。
【０００８】ステージ３上に、一の半導体チップ６が接
着してある。
着してある。
【０００９】７は電線であり、半導体チップ６上のパッ
ドとインナーリード部４ａとの間を接続している。
ドとインナーリード部４ａとの間を接続している。
【００１０】８は樹脂モールド部であり、ステージ３，
半導体チップ６，電線７及びインナーリード部４ａを封
止している。
半導体チップ６，電線７及びインナーリード部４ａを封
止している。
【００１１】上記構造の半導体装置１は、スタンド５に
よって倒れないように支えられて、プリント基板１０上
に垂直状態に支持され、この状態でアウターリード部４
ｂとパッド１１と半田付けされて、プリント基板１０上
に垂直に実装されている。
よって倒れないように支えられて、プリント基板１０上
に垂直状態に支持され、この状態でアウターリード部４
ｂとパッド１１と半田付けされて、プリント基板１０上
に垂直に実装されている。
【００１２】
【発明が解決しようとする課題】上記の半導体装置１に
あっては、一の装置１について実装されている半導体チ
ップの数は一つに限られている。
あっては、一の装置１について実装されている半導体チ
ップの数は一つに限られている。
【００１３】このため、或る電子装置において、Ｎ個の
半導体チップを必要とする場合には、プリント基板に
は、Ｎ個の半導体装置を実装する必要がある。即ちプリ
ント基板には使用する半導体チップの数と同じ数の半導
体装置を実装するための面積が必要であった。
半導体チップを必要とする場合には、プリント基板に
は、Ｎ個の半導体装置を実装する必要がある。即ちプリ
ント基板には使用する半導体チップの数と同じ数の半導
体装置を実装するための面積が必要であった。
【００１４】そこで、本発明は、半導体装置を二つの半
導体チップを組込んだ構成として、一の半導体チップ当
たり必要とされるプリント基板上の面積を小さくして、
更に実装の高密度化を実現した垂直実装半導体装置を提
供することを目的とする。
導体チップを組込んだ構成として、一の半導体チップ当
たり必要とされるプリント基板上の面積を小さくして、
更に実装の高密度化を実現した垂直実装半導体装置を提
供することを目的とする。
【００１５】
【課題を解決するための手段】請求項１の発明は、矩形
状をなし、第１の面に、一端に第１のインナーリード
部、他端に第１の電極部を有する第１のパターンを有
し、上記第１の面とは反対側の第２の面に、一端に第２
のインナーリード部、他端に第２の電極部を有する第２
のパターンを有し、上記第１，第２の電極部が、一の辺
に沿って並んだ基板と、該基板の上記第１の面に接着さ
れ、上記第１のインナーリード部と電気的に接続された
第１の半導体チップと、上記基板の上記第２の面に接着
され、上記第２のインナーリード部と電気的に接続され
た第２の半導体チップと、上記接着されている第１，第
２の半導体チップを封止する封止部と、上記基板の上記
一の辺に臨む位置に、上記第１の面及び第２の面より突
出して設けてあり、上記基板を倒れないように支持する
スタンド部とよりなり、上記第１，第２の電極部がプリ
ント基板上のパッドと半田付けされて、該プリント基板
上に垂直に実装される構成としたものである。
状をなし、第１の面に、一端に第１のインナーリード
部、他端に第１の電極部を有する第１のパターンを有
し、上記第１の面とは反対側の第２の面に、一端に第２
のインナーリード部、他端に第２の電極部を有する第２
のパターンを有し、上記第１，第２の電極部が、一の辺
に沿って並んだ基板と、該基板の上記第１の面に接着さ
れ、上記第１のインナーリード部と電気的に接続された
第１の半導体チップと、上記基板の上記第２の面に接着
され、上記第２のインナーリード部と電気的に接続され
た第２の半導体チップと、上記接着されている第１，第
２の半導体チップを封止する封止部と、上記基板の上記
一の辺に臨む位置に、上記第１の面及び第２の面より突
出して設けてあり、上記基板を倒れないように支持する
スタンド部とよりなり、上記第１，第２の電極部がプリ
ント基板上のパッドと半田付けされて、該プリント基板
上に垂直に実装される構成としたものである。
【００１６】
【作用】請求項１の両面がパターニングされた基板は、
両面に半導体チップを実装することを可能とするように
作用する。
両面に半導体チップを実装することを可能とするように
作用する。
【００１７】基板の一辺に沿って電極部が並んだ構成及
びこの一辺側にスタンド部を設けた構成は、この一辺を
下側として垂直状態とした実装を可能とするように作用
する。
びこの一辺側にスタンド部を設けた構成は、この一辺を
下側として垂直状態とした実装を可能とするように作用
する。
【００１８】
【実施例】図１及び図２は本発明の第１実施例になる垂
直実装半導体装置２０を示す。
直実装半導体装置２０を示す。
【００１９】２１は矩形状のセラミック製の基板であ
り、図３に併せて示すように、第１の面２２，これとは
反対側に第２の面２３を有し、且つ、一対の長辺２４，
２５と一対の短辺２６，２７とを有する。
り、図３に併せて示すように、第１の面２２，これとは
反対側に第２の面２３を有し、且つ、一対の長辺２４，
２５と一対の短辺２６，２７とを有する。
【００２０】一の長辺２４には、図４に拡大して示すよ
うに、半円柱状の切欠２８が所定のピッチｐで形成して
ある。
うに、半円柱状の切欠２８が所定のピッチｐで形成して
ある。
【００２１】基板２１の第１の面２２の中央に、第１の
半導体チップ接着予定部３０を有し、第２の面２３の中
央に、第２の半導体チップ接着予定部３１を有する。
半導体チップ接着予定部３０を有し、第２の面２３の中
央に、第２の半導体チップ接着予定部３１を有する。
【００２２】３２は第１のパターンであり、第１の面２
２上に形成してある。
２上に形成してある。
【００２３】この第１のパターン３２は、一端に第１の
インナーリード部３２ａ，他端に第２の電極部３２ｂを
有する。
インナーリード部３２ａ，他端に第２の電極部３２ｂを
有する。
【００２４】インナーリード部３２ａは、半導体チップ
接着予定部３１の周りに位置している。
接着予定部３１の周りに位置している。
【００２５】電極部３２ｂは、一の辺２４に沿って、一
つおきの切欠２８に臨んで形成してある。
つおきの切欠２８に臨んで形成してある。
【００２６】電極部３２ｂは、図４に示すように、切欠
２８内を基板２１の厚さ方向に延在し、更には、第２の
面２３上にまで延在して終端となっている。
２８内を基板２１の厚さ方向に延在し、更には、第２の
面２３上にまで延在して終端となっている。
【００２７】３２ｂ-1は第１の面２２上の切欠入口側部
分、３２ｂ-2は切欠内側部分、３２ｂ-3は第２の面２３
上の切欠出口側部分である。
分、３２ｂ-2は切欠内側部分、３２ｂ-3は第２の面２３
上の切欠出口側部分である。
【００２８】３３は第２のパターンであり、第２の面２
３上に形成してある。
３上に形成してある。
【００２９】この第２のパターン３３は、第１のパター
ン３２と同じ構成であり、半導体チップ接着予定部３１
の周囲に臨む第２のインナーリード部３３ａ及び、上記
辺２４に沿って一つおきに空いている切欠２８に臨む第
２の電極部３３ｂを有する。
ン３２と同じ構成であり、半導体チップ接着予定部３１
の周囲に臨む第２のインナーリード部３３ａ及び、上記
辺２４に沿って一つおきに空いている切欠２８に臨む第
２の電極部３３ｂを有する。
【００３０】電極部３３ｂは、その延在方向に沿って、
第２の面２３上の切欠入口側部分３３ｂ-1，切欠２８内
の切欠内側部分３３ｂ-2，第１の面２２上の切欠出口側
部分３３ｂ-3とよりなる。
第２の面２３上の切欠入口側部分３３ｂ-1，切欠２８内
の切欠内側部分３３ｂ-2，第１の面２２上の切欠出口側
部分３３ｂ-3とよりなる。
【００３１】３４は貫通孔であり、基板２１のうち、合
成樹脂がモールドされる部分に、複数形成してある。
成樹脂がモールドされる部分に、複数形成してある。
【００３２】４０は第１の半導体チップであり、基板２
１の第１の面２２の半導体チップ接着予定部３０に、銀
ペースト等の接着剤により接着してある。
１の第１の面２２の半導体チップ接着予定部３０に、銀
ペースト等の接着剤により接着してある。
【００３３】固着された第１の半導体チップ４０上のパ
ッド４１とインナーリード部３２ａとが、電線４２によ
って接続されている。
ッド４１とインナーリード部３２ａとが、電線４２によ
って接続されている。
【００３４】図１中、４５は第２の半導体チップであ
り、基板２１の第２の面２３の半導体チップ接着予定部
３１に、銀ペースト等の接着剤により接着してある。
り、基板２１の第２の面２３の半導体チップ接着予定部
３１に、銀ペースト等の接着剤により接着してある。
【００３５】固着された第２の半導体チップ４５上のパ
ッド４６とインナーリード部３３ａとが、電線４７によ
って接続されている。
ッド４６とインナーリード部３３ａとが、電線４７によ
って接続されている。
【００３６】５０はエポキシ樹脂製の第１の樹脂モール
ド部（封止部）であり、第１の面２２上に形成してあ
り、第１の半導体チップ４０，電線４２，及び第１のパ
ターン３２（電極部３２ｂを除く）を封止している。
ド部（封止部）であり、第１の面２２上に形成してあ
り、第１の半導体チップ４０，電線４２，及び第１のパ
ターン３２（電極部３２ｂを除く）を封止している。
【００３７】辺２４に沿う部分のうち、電極部３２ｂ，
３３ｂが形成されている部分は、あいている。５１はあ
き部である。
３３ｂが形成されている部分は、あいている。５１はあ
き部である。
【００３８】５２，５３はスタンド部であり、第１の樹
脂モールド部５０の端より延出しており、電極部３２
ｂ，３３ｂより外側の部分において、長辺２４に臨んで
おり、第１の面２２に対して垂直に寸法ａ張り出してい
る。
脂モールド部５０の端より延出しており、電極部３２
ｂ，３３ｂより外側の部分において、長辺２４に臨んで
おり、第１の面２２に対して垂直に寸法ａ張り出してい
る。
【００３９】５５はエポキシ樹脂製の第２の樹脂モール
ド部（封止部）であり、第２の面２３上に、上記の第１
の樹脂モールド部５０と同様に形成してあり、第２の半
導体チップ４５，電線４７，第２のパターン３３（電極
部３３ｂを除く）を封止している。
ド部（封止部）であり、第２の面２３上に、上記の第１
の樹脂モールド部５０と同様に形成してあり、第２の半
導体チップ４５，電線４７，第２のパターン３３（電極
部３３ｂを除く）を封止している。
【００４０】また、あき部５６，及びスタンド部５７，
５８を有する。
５８を有する。
【００４１】また、図１に示すように、第１の樹脂モー
ルド部５０と第２の樹脂モールド部５５とは、これらを
成形するときに、貫通孔３４内に同時に成形されたエポ
キシ樹脂製のつなぎ部５９によって、連結されている。
このため、樹脂モールド部５０，５５が基板２１から剥
離することは確実に防止される。
ルド部５０と第２の樹脂モールド部５５とは、これらを
成形するときに、貫通孔３４内に同時に成形されたエポ
キシ樹脂製のつなぎ部５９によって、連結されている。
このため、樹脂モールド部５０，５５が基板２１から剥
離することは確実に防止される。
【００４２】上記構成の垂直実装半導体装置２０は、図
１に示すように、各電極部３２ｂ，３３ｂをプリント基
板６０上のパッド６１と半田６２により半田付けされ
て、プリント基板６０に対して垂直状態とされて実装さ
れる。
１に示すように、各電極部３２ｂ，３３ｂをプリント基
板６０上のパッド６１と半田６２により半田付けされ
て、プリント基板６０に対して垂直状態とされて実装さ
れる。
【００４３】半田付けされるまでについてみると、垂直
実装半導体装置２０は、同じ個所から両側に張り出して
いるスタンド部５２，５３，５７，５８により、倒れな
いように支えられており、転倒はしない。
実装半導体装置２０は、同じ個所から両側に張り出して
いるスタンド部５２，５３，５７，５８により、倒れな
いように支えられており、転倒はしない。
【００４４】第１の電極部３２ｂについては、半田６２
は、図５に示すように、パッド６１と、切欠入口側部分
３２ｂ-1，切欠内側部分３２ｂ-2，及び切欠出口側部分
３２ｂ-3とに付着する。即ち半田６２は、電極部３２ｂ
の三辺に付着し、電極部３２ｂは、十分な機械的強度で
パッド６１と固定される。
は、図５に示すように、パッド６１と、切欠入口側部分
３２ｂ-1，切欠内側部分３２ｂ-2，及び切欠出口側部分
３２ｂ-3とに付着する。即ち半田６２は、電極部３２ｂ
の三辺に付着し、電極部３２ｂは、十分な機械的強度で
パッド６１と固定される。
【００４５】第２の電極部３３ｂについても、図６に示
すように、図５の場合と同じく、半田６２は、パッド６
１と、切欠入口側部分３３ｂ-1，切欠内側部分３３ｂ-
2，及び切欠出口側部分３３ｂ-3とに付着する。即ち半
田６２は、電極部３３ｂの三辺に付着し、電極部３３ｂ
は、十分な機械的強度でパッド６１と固定される。
すように、図５の場合と同じく、半田６２は、パッド６
１と、切欠入口側部分３３ｂ-1，切欠内側部分３３ｂ-
2，及び切欠出口側部分３３ｂ-3とに付着する。即ち半
田６２は、電極部３３ｂの三辺に付着し、電極部３３ｂ
は、十分な機械的強度でパッド６１と固定される。
【００４６】これにより、半導体装置３０は、十分な強
度でプリント基板６０上に垂直に実装される。
度でプリント基板６０上に垂直に実装される。
【００４７】なお、第１，第２の電極部３２ｂ，３３ｂ
とパッド６１との半田付けの状態は、あき部５１，５６
を通して、目でもって確認することが出来る。
とパッド６１との半田付けの状態は、あき部５１，５６
を通して、目でもって確認することが出来る。
【００４８】次に、本発明の第２実施例になる垂直実装
半導体装置７０について、図７乃至図９を参照して説明
する。
半導体装置７０について、図７乃至図９を参照して説明
する。
【００４９】この装置７０は、上記第１実施例の装置２
０における樹脂モールド部５０，５５に代えて、樹脂ポ
ッティング部７１，７２を有する構成である。
０における樹脂モールド部５０，５５に代えて、樹脂ポ
ッティング部７１，７２を有する構成である。
【００５０】各図中、図１乃至図６に示す構成部分と対
応する部分には同一符号を付し、その説明は省略する。
応する部分には同一符号を付し、その説明は省略する。
【００５１】樹脂ポッティング部７１，７２は、基板２
１の第１，第２の面２２，２３上に液状封止樹脂を塗布
することにより形成したものであり、第１，第２の半導
体チップ４０，４５を封止している。
１の第１，第２の面２２，２３上に液状封止樹脂を塗布
することにより形成したものであり、第１，第２の半導
体チップ４０，４５を封止している。
【００５２】７３，７４，７５，７６は夫々スタンド部
であり、基板２１の第１，第２の面２２，２３より突出
している。
であり、基板２１の第１，第２の面２２，２３より突出
している。
【００５３】このスタンド部７３〜７６は、図９に示す
ように、略立方体状のブロック７７を、基板２１の第１
の面２２及び第２の面２３に貼着することにより形成さ
れる。
ように、略立方体状のブロック７７を、基板２１の第１
の面２２及び第２の面２３に貼着することにより形成さ
れる。
【００５４】この装置７０は、図８に示すように、図１
に示すと同様に半田付けされて、プリント基板６０上に
堅固に立設される。
に示すと同様に半田付けされて、プリント基板６０上に
堅固に立設される。
【００５５】また、上記のスタンド部７３等は、図１０
に示すように、中央に直方体状のスタンド部材８０の中
央の切欠８１を、基板２１の切欠８２内に嵌合させるこ
とによっても形成される。
に示すように、中央に直方体状のスタンド部材８０の中
央の切欠８１を、基板２１の切欠８２内に嵌合させるこ
とによっても形成される。
【００５６】
【発明の効果】以上説明した様に、請求項１の発明によ
れば、従来のリードフレームを利用した垂直実装半導体
装置を二つ実装するところを、一の半導体装置で済ます
ことが出来る。これにより、一の半導体チップ当たり必
要とされるプリント基板の面積を従来に比べて半分に減
らすことが出来、従来に比べて、半導体チップの実装密
度を従来の二倍とすることが出来る。
れば、従来のリードフレームを利用した垂直実装半導体
装置を二つ実装するところを、一の半導体装置で済ます
ことが出来る。これにより、一の半導体チップ当たり必
要とされるプリント基板の面積を従来に比べて半分に減
らすことが出来、従来に比べて、半導体チップの実装密
度を従来の二倍とすることが出来る。
【図１】本発明の第１実施例になる垂直実装半導体装置
の、図２中、Ｉ−Ｉ線に沿う断面図である。
の、図２中、Ｉ−Ｉ線に沿う断面図である。
【図２】本発明の第１実施例になる垂直実装半導体装置
の斜視図である。
の斜視図である。
【図３】樹脂モールド前の状態を示す図である。
【図４】図３中、矢印IV方向よりみて、電極部を拡大し
て示す図である。
て示す図である。
【図５】第１の電極部３２ｂの半田付け状態を示す図で
ある。
ある。
【図６】第２の電極部３３ｂの半田付け状態を示す図で
ある。
ある。
【図７】本発明の第２実施例になる垂直実装半導体装置
の斜視図である。
の斜視図である。
【図８】図７中、VIII−VIII線に沿う断面図である。
【図９】図７中、スタンド部の構造を示す図である。
【図１０】スタンド部の変形例を示す図である。
【図１１】従来の１例の垂直実装半導体装置を示す図で
ある。
ある。
２０，７０ 垂直実装半導体装置 ２１ 基板 ２２ 第１の面 ２３ 第２の面 ２４，２５ 長辺 ２６，２７ 短辺 ２８ 半円柱状の切欠 ３０ 第１の半導体チップ接着予定部 ３１ 第２の半導体チップ接着予定部 ３２ 第１のパターン ３２ａ 第１のインナーリード部 ３２ｂ 第１の電極部 ３２ｂ-1，３３ｂ-1 切欠入口側部分 ３２ｂ-2，３３ｂ-2 切欠内側部分 ３２ｂ-3，３３ｂ-3 切欠出口側部分 ３３ 第２のパターン ３３ａ 第２のインナーリード部 ３３ｂ 第２の電極部 ３４ 貫通孔 ４０ 第１の半導体チップ ４１，４６，６１ パッド ４２，４７ 電線 ４５ 第２の半導体チップ ５０ 第１の樹脂モールド部（封止部） ５１，５６ あき部 ５２，５３，５７，５８，７３〜７６ スタンド部 ５５ 第２の樹脂モールド部（封止部） ５９ つなぎ部 ６０ プリント基板 ６２ 半田 ７１，７２ 樹脂ポッティング部 ７７ ブロック ８０ スタンド部材 ８１，８２ 切欠
Claims (1)
- 【請求項１】 矩形状をなし、第１の面（２２）に、一
端に第１のインナーリード部（３２ａ）、他端に第１の
電極部（３２ｂ）を有する第１のパターン（３２）を有
し、上記第１の面とは反対側の第２の面（２３）に、一
端に第２のインナーリード部（３３ａ）、他端に第２の
電極部（３３ｂ）を有する第２のパターン（３３）を有
し、上記第１，第２の電極部（３２ｂ，３３ｂ）が、一
の辺（２４）に沿って並んだ基板（２１）と、 該基板の上記第１の面（２２）に接着され、上記第１の
インナーリード部（３２ａ）と電気的に接続された第１
の半導体チップ（４０）と、 上記基板の上記第２の面（２３）に接着され、上記第２
のインナーリード部（３３ａ）と電気的に接続された第
２の半導体チップ（４５）と、 上記接着されている第１，第２の半導体チップを封止す
る封止部（５０，５５，７１，７２）と、 上記基板の上記一の辺（２４）に臨む位置に、上記第１
の面及び第２の面より突出して設けてあり、上記基板を
倒れないように支持するスタンド部（５２，５３，５
７，５８，７３〜７６）とよりなり、 上記第１，第２の電極部（３２ｂ，３３ｂ）がプリント
基板（６０）上のパッド（６１）と半田付けされて、該
プリント基板（６０）上に垂直に実装される構成とした
ことを特徴とする垂直実装半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23614992A JPH0685163A (ja) | 1992-09-03 | 1992-09-03 | 垂直実装半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23614992A JPH0685163A (ja) | 1992-09-03 | 1992-09-03 | 垂直実装半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685163A true JPH0685163A (ja) | 1994-03-25 |
Family
ID=16996487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23614992A Withdrawn JPH0685163A (ja) | 1992-09-03 | 1992-09-03 | 垂直実装半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114031A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
| JP2011114032A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
-
1992
- 1992-09-03 JP JP23614992A patent/JPH0685163A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114031A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
| JP2011114032A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250641A (ja) | 半導体装置とその製造方法 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| JPH0685163A (ja) | 垂直実装半導体装置 | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JPS59107551A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP2705468B2 (ja) | 混成集積回路装置 | |
| JPH06216492A (ja) | 電子装置 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPS6022348A (ja) | 半導体装置 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH04269841A (ja) | 半導体装置 | |
| JP2535573B2 (ja) | プラスチック・ピングリッドアレイの製造方法 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH04159765A (ja) | 混成集積回路装置 | |
| JPH11243174A (ja) | 半導体装置および半導体パッケージユニット | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JP3405718B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |