JPH0683610A - プログラマブルロジックデバイス - Google Patents

Abstract

(57)【要約】 【目的】 ＰＬＤの機能を定義するプログラムデータを
不当にコピーしても、同種類の他のＰＬＤには、このプ
ログラムデータは適用できないようにする。 【構成】 ＰＬＤ１１内部に、外部記憶媒体１０のプロ
グラムデータをＲＡＭ１３に書き込む際に、外部記憶媒
体１０への読みだしアドレスと、ＰＬＤ１１内部のアド
レス記憶部１５との値が等しい時には、ＰＬＤ内部のＲ
ＡＭ１３への書き込みは行われず、読みだしアドレスの
みがインクリメントされる。この動作はプログラムデー
タロード手段によって行われ、比較判断は比較手段１９
によって行われる。このアドレス記憶部１５は書き込み
のみができ、その値は外部からは読めないので、その値
を知らない第三者はプログラムデータをコピーしても他
のＰＬＤにこのプログラムデータを適用（ロード）する
と、誤った箇所がスキップされ、ＲＡＭ１３には正常に
プログラムデータが格納できない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルロジッ
クデバイス（以下、ＰＬＤと称する）に関する。特にそ
のＰＬＤをプログラムするためのプログラムデータを、
外部の不揮発性記憶素子から読み込むことによって所定
の論理回路として動作する種類のＰＬＤに関する。

【０００２】

【従来の技術】近年、ユーザが自由にその機能をプログ
ラムすることができるいわゆるＰＬＤが幅広く用いられ
ている。このＰＬＤに対するプログラミングは、一般的
に、ＰＬＤ内部のメモリにプログラムデータを書き込む
ことによって行われる。このメモリは、古典的なＰＬＤ
においてはＲＯＭが用いられていたが、半導体デバイス
の高密度化にともない、ＲＯＭを用いることは困難にな
ってきている。

【０００３】このような背景により、ＰＬＤ内でプログ
ラムデータを格納する素子として、不揮発性のＲＯＭで
はなく、揮発性のスタティックＲＡＭ（以下、単にＲＡ
Ｍと称する）を用い、外部の不揮発性記憶素子からプロ
グラムデータを内部のＲＡＭに書き込み、書き込みが終
了してから動作を開始するＰＬＤが広く使われるに至っ
た。

【０００４】このようなＰＬＤは例えば、米国特許４、
８７０、３０２号に記載されている。このＰＬＤの部分
構成ブロック図の一例が図３に示されている。図３に示
されているように、このＰＬＤは、単位ロジックエレメ
ント２を複数個備えたものであり、その特徴的なこと
は、図４に示すように機能の定義を行うプログラムデー
タが、電源投入時毎に外部のＲＯＭ４等から読み出さ
れ、そのプログラムデータが内部の揮発性のＲＡＭに格
納されることである。図４においては、ＲＡＭによって
プログラミングを行うＰＬＤ複数個を１個の外部不揮発
性記憶素子からのプログラムデータによってプログラミ
ングされる様子を示している。まず最初に、直接外部の
不揮発性記憶素子４（ＲＯＭ）と直接接続されたプログ
ラマブル・ロジック・デバイス６ａにプログラムデータ
が読み込まれる。次にプログラマブル・ロジック・デバ
イス６ｂにデータラインを通してプログラムデータが送
られ、プログラマブル・ロジック・デバイス６ｂの書き
込みが完了する。以下、同様にして、プログラマブル・
ロジック・デバイス６ｃ，６ｄへもプログラムデータが
転送され、最後のプログラマブル・ロジック・デバイス
６ｄまでの書き込みが終了する。以上のプログラムデー
タの転送及び書き込みは、プログラムデータと同時にプ
ログラマブル・ロジック・デバイス６ａから送出される
クロック信号に同期して行われ、間違いのないプログラ
ムデータ転送及びプログラムデータ書き込みが行われ
る。

【０００５】この動作によれば、各単位ロジックエレメ
ント２内部のＲＡＭの所定のアドレスに順次プログラム
データが書き込まれる。全てのデータを書き込むのに要
する時間はおよそ１０数ｍ秒である。この書き込みが終
了した後、このＰＬＤはその機能を有する動作を開始す
ることになる。外部不揮発性記憶素子から読み込まれた
プログラムデータを格納するためのＲＡＭは各単位ロジ
ックエレメント２内部に包含され、図３中には示されて
いない。なお、図３はこのようなＰＬＤの一部分を示し
た図であり、全てを図示してはいないが他に各単位ロジ
ックエレメントを接続する配線や、入出力のための回路
等がＰＬＤ内部に含まれている。

【０００６】図３に示される従来のＰＬＤは、電子機器
内で使用される場合、そのＰＬＤに書き込まれるべきプ
ログラムデータを記憶しているＲＯＭ等の外部不揮発性
記憶素子と共に用いられ、外部不揮発性記憶素子からプ
ログラムデータがＰＬＤ内に取り込まれている。

【０００７】したがって、この電子機器を入手し、上述
したＲＯＭ等の不揮発性記憶素子の複製を作成すれば、
その複製された不揮発性記憶素子と新たな同種類のＰＬ
Ｄとを組み合わせることによってその電子機器の複製を
簡単に制作することが可能である。

【０００８】これは、ＰＬＤに対するプログラムデータ
が、外部に保存されていることに由来する問題である。
従来の古典的なＰＬＤにおいては、プログラムデータが
内部のＲＯＭに保持されているため、プログラムデータ
は外部からは容易には読めず、特に対策を施さなくても
その複製を作ることは容易ではなかったのである。すな
わち、上述したような複製が容易に作れるという問題点
は、プログラムデータと、動作時にそれが格納されるべ
きハードウェアと、が分離したことによりもたらされた
問題である。

【０００９】このような問題は、一般のコンピュータと
その上で使用されるソフトウェアにおいても生じている
ことは、ソフトウェアの不法コピーとして広く知られて
いる問題である。

【００１０】そこで、例えば特開昭６４−８２１２８号
公報においては、コンピュータ等の情報処理装置におけ
るプログラムのコピープロテクト方式の一例が示されて
いる。ここに示されているコピープロテクト方式によれ
ば、プログラムのロード（読み込み）に先だって、情報
処理装置内で、その情報処理装置に登録されている装置
の製造番号と外部から供給されるプログラムに登録され
ている製造番号とが照合され、両者が一致したときのみ
プログラムが読み込まれるのである。したがって、この
プログラムは実行を許可された（製造番号が一致した）
情報処理装置でのみ使用可能であり、第三者がプログラ
ムを不法にコピーしても他の製造番号の異なる情報処理
装置においては実行不可能となるものである。

【００１１】また、特開平２−３５５４９号公報には、
コンピュータ等の情報処理装置におけるプログラムのロ
ード方法の一例が示されている。これは、第三者の作成
した不当なプログラムが実行されることによるファイル
の内容の破壊を防止することを目的とした方法である。
上述したコピープロテクト方式と同様に、情報処理装置
において、その装置内に記憶されている識別情報と、外
部から供給されるプログラム内部にあって、プログラム
本体ルーチン部分とは別に記憶されている許可情報部分
とが照合され、両者が一致した場合のみプログラム本体
ルーチンが読み込まれてプログラムが実行されるように
した方法である。

【００１２】

【発明が解決しようとする課題】しかしながら、上に提
案されている各方法において、外部から供給されるプロ
グラムの製造番号及び許可情報部分のような暗証番号の
位置は外部から可視である。したがって、第三者は、容
易にプログラムからその位置を検出し、その暗証番号を
作成し、不当に複製のプログラムを作成して装置に読み
込ませることができる。このため、ＰＬＤにこれらの方
法を適用したとしても電子機器の複製を簡単に行うこと
ができるという問題点が依然としてあった。

【００１３】本発明は、上記課題に鑑みなされたもの
で、その目的は、外部の不揮発性記憶素子からプログラ
ムデータを書き込むことによって機能の定義をするＰＬ
Ｄにおいて、不当にコピーされたプログラムデータは同
種類の他のＰＬＤにロードしても正常には動作しないＰ
ＬＤを提供することである。

【００１４】

【課題を解決するための手段】本発明は、上述の課題を
解決するために、外部記憶媒体から読みだしたプログラ
ムデータを書き込むべき揮発性メモリと、前記プログラ
ムデータの前記揮発性メモリへの書き込みを制御する制
御手段であって、前記外部記憶媒体へ供給する読みだし
アドレスと、前記揮発性メモリへ供給する書き込みアド
レスとを生成する制御手段と、を備え、前記揮発性メモ
リに書き込まれたプログラムデータによって、その機能
が定義されるプログラマブルロジックデバイスにおい
て、前記外部記憶媒体に格納されているプログラムデー
タ中の読み飛ばすべきデータの格納されているアドレス
を記憶するアドレス記憶手段と、前記制御手段が発生す
る読みだしアドレスと、前記アドレス記憶手段に記憶さ
れているアドレスとを比較する比較手段と、を含み、前
記アドレス記憶手段の出力信号は、前記比較手段にのみ
供給され、前記プログラムデータの前記揮発性メモリへ
の書き込みの際、前記制御手段は、前記比較手段による
プログラムデータの１ワードごとの比較の結果、アドレ
スが一致していない場合には、前記揮発性メモリにプロ
グラムデータを書き込み、読みだしアドレス及び書き込
みアドレスを共にインクリメントし、アドレスが一致し
ている場合には、前記揮発性メモリにプログラムデータ
を書き込まずに、読みだしアドレスのみをインクリメン
トすることを特徴とするプログラマブルロジックデバイ
スである。

【００１５】

【作用】本発明における制御手段は、アドレス記憶手段
に記憶されているアドレスと同一の値のアドレスによっ
て外部記憶媒体から読み出されたプログラムデータを読
み飛ばし、揮発性メモリにそのプログラムデータを書き
込まない。また、前記アドレス記憶手段に記憶されてい
るアドレスは、比較手段にのみ供給され、その値自体を
読み出すことはできない。

【００１６】したがって、前記本発明に係るプログラマ
ブルロジックデバイスと同種類の他のプログラマブルロ
ジックデバイスに、同一のプログラムデータを適用して
も、その内部のアドレス記憶手段に記憶されているアド
レスが、元のプログラマブルロジックデバイス内部のア
ドレス記憶手段に記憶されている値と同一でなければ、
前記スキップされるプログラムデータの位置が異なって
しまう。そのため、プログラムデータを完全にコピー
し、そのプログラムデータを他のプログラムロジックデ
バイスに適用（ロード）しようとしても、内部の揮発性
メモリに実際に格納されるプログラムデータが異なり、
元のプログラマブルロジックデバイスと同一の動作は期
待できない。

【００１７】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。

【００１８】図１は、本発明の実施例であるＰＬＤ１１
の部分構成ブロック図である。

【００１９】図１には、ＰＬＤ１１の機能を定義する内
部のランダム・アクセス・メモリ１３（以下、ＲＡＭ１
３と略称する。）と、このＲＡＭ１３に外部からのプロ
グラムデータの書き込みを制御回路１２とが示されてい
る。

【００２０】図において、ＰＬＤ１１に供給されるプロ
グラムデータは外部の外部記憶媒体１０にあらかじめ記
憶されており、この内容（すなわち、プログラムデー
タ）は、ＰＬＤ１１内部の制御回路１２によって読み出
され、内部のＲＡＭ１３に書き込まれる。このようにし
てＰＬＤ１１の機能が外部記憶媒体１０から送られたプ
ログラムデータによって定義される。なお、外部記憶媒
体１０は、例えばＥ（Ｅ）ＰＲＯＭ、フロッピーディス
ク、磁気テープ等である。

【００２１】本実施例において特徴的なことは、外部記
憶媒体１０のプログラムデータをそのままＲＡＭ１３に
書き込むのか、それともスキップして書き込まないのか
を判断するための比較手段１９が、制御回路１２内部に
設けられていることである。さらに、特徴的なことは、
その比較の判断の元になるアドレスが格納されている不
揮発性メモリ１４とが備えられていることである。不揮
発性メモリ１４は、外部から書き込み可能なメモリであ
るが、その外部からの書き込み経路は、図１には省略さ
れており示されていない。そして、この不揮発性メモリ
１４の一部にアドレス記憶部１５が形成されている。

【００２２】また、制御回路１２は、上述した比較手段
１９の他に、外部記憶媒体１０及びＲＡＭ１３に供給す
るアドレスを生成するプログラムデータロード制御手段
１７とから構成されている。

【００２３】比較手段１９は、アドレス記憶部１５にあ
らかじめ外部から記憶されているアドレスと、外部記憶
媒体１０に供給される読みだしアドレスとを比較する。
この読みだしアドレスは、前述したように、プログラム
データロード制御手段１７によって生成される。この比
較手段１９における比較結果は、プログラムデータロー
ド制御手段１７に送出される。

【００２４】比較手段１９における比較の結果、両アド
レスが異なっている限り、プログラムデータロード制御
手段１７は、外部記憶媒体１０に供給する読みだしアド
レス、及び、ＲＡＭ１３に供給する書き込みアドレスを
順次インクリメントしながら、プログラムデータを外部
記憶媒体１０から読みだし、ＲＡＭ１３にそのプログラ
ムデータを書き込む。

【００２５】一方、比較手段１９における比較の結果、
両アドレスが同一であれば、書き込みは行われない。す
なわち、アドレスが等しい時に読み出されたプログラム
データはＲＡＭ１３に書き込まれず単に読み飛ばされ
る。そして、両アドレスが異なっている上記の場合とは
違って、ＲＡＭ１３に供給される書き込みアドレスはそ
のままの値が維持され、外部記憶媒体１０に供給される
読みだしアドレスのみがインクリメントされる。

【００２６】以上述べたようにして、アドレス記憶部１
５に記憶されているアドレスに対応するプログラムデー
タは読み飛ばされ、その部分がちょうど詰められた形
で、本実施例のＰＬＤ内のＲＡＭ１３に格納される。な
お、前提としてプログラムデータの使用することができ
る正当な使用権者は、上記のように読みとばされるため
のダミーデータをあらかじめプログラムデータの中に挿
入しておくこととする。この結果、本実施例によれば、
外部記憶媒体１０に記憶されているプログラムデータを
コピーし、他の同種のＰＬＤにロードさせても、その他
のＰＬＤのアドレス記憶部１５に記憶されているアドレ
スの値が元のＰＬＤ内のアドレス記憶部１５の値と異な
っている限り、実際にＲＡＭ１３内にロードされるプロ
グラムデータは異なったものとなってしまう。したがっ
て、第三者の不法なコピーから、プログラムデータを保
護することが可能である。

【００２７】換言すれば、プログラムデータの使用する
ことができる正当な使用権者は、そのプログラムデータ
がロードされるべきＰＬＤ内のアドレス記憶部１５に記
憶しておくデータを知っているわけである。そのため、
そのデータをあらかじめＰＬＤ内のアドレス記憶部１５
に書き込んでおくことにより、そのプログラムデータを
使用することが可能になる。

【００２８】次に、本実施例に係るＰＬＤ１１にプログ
ラムがロードされるときの動作をフローチャートを用い
て詳細に説明する。図２は、本発明に係るＰＬＤ１１に
プログラムがロードされるときの動作を示すフローチャ
ートである。なお、本実施例によるＰＬＤには、図２に
示されるフローチャートに基づくプログラムデータのロ
ードが行われる前に、アドレス記憶部１５にあらかじ
め、外部からスキップするべきアドレスが格納されてい
るものとする。また、ロードすべきプログラムデータの
前記アドレスには、ダミーデータを挿入されている。後
述するように、このダミーデータは、プログラムデータ
のＰＬＤ内へのロードの際に取り除かれる。

【００２９】まず、制御回路１２のプログラムデータロ
ード制御手段１７の内部において、外部記憶媒体１０に
供給される読みだしアドレス、及び、ＲＡＭ１３に供給
される書き込みアドレスがそれぞれ０にリセットされる
（ステップ３０）。そして、書き込みアドレスが最後の
アドレスを越えたか否かが判断される（ステップ３
１）。その結果、まだ最後でなかった場合には、読みだ
しアドレスがスキップするアドレスか否かが判断される
（ステップ３２）。この判断は、上述したように、アド
レス記憶部１５に記憶されている値と、プログラムデー
タロード制御手段１７が生成する読みだしアドレスと
が、比較手段１９において比較されることによって実行
される。

【００３０】その結果、スキップするアドレスでなけれ
ば、その読みだしアドレスを用いて外部記憶媒体１０か
らプログラムデータを読み出し、そのデータを書き込み
アドレスを用いてＲＡＭ１３に書き込み、次に書き込み
アドレスのインクリメントが行われる（ステップ３
３）。これらの読みだし、書き込みの動作、及び書き込
みアドレスのインクリメントは、プログラムデータロー
ド制御手段１７によって行われる。その後、読みだしア
ドレスがインクリメントされる（ステップ３４）。一
方、上記とは逆に、読みだしアドレスがスキップするア
ドレスであれば、上記のような動作は行われず、直接ス
テップ３４に移行し、読みだしアドレスがインクリメン
トされる。すなわち、ＲＡＭ１３に対する書き込みは行
われず、（ＲＡＭ１３に供給される）書き込みアドレス
もインクリメントされない。このように、スキップする
アドレスにおいては、プログラムデータの書き込みがス
キップされると共に、書き込みアドレスのインクリメン
トも行われない。

【００３１】ステップ３４における読みだしアドレスの
インクリメントの後、再び、ステップ３１に移行し、そ
のときの書き込みアドレスが最後のアドレスを越えたか
否かが判断される。その結果、まだ越えていなければ上
述した処理が行われ、最後のアドレスを越えていればス
テップ３５に移行しロードが終了する。

【００３２】このように、本実施例によれば、あらかじ
めプログラムデータの中に、ダミーのデータを挿入して
おき、そのダミーのアドレスを挿入した部分のアドレス
をあらかじめアドレス記憶部１５に記憶させておくこと
によって、プログラムデータのロード時に自動的に上記
ダミーのデータをスキップしてロードをすることが可能
である。

【００３３】したがって、このダミーのデータを挿入し
た位置を知っている正当な使用者は、他の同種のＰＬＤ
のアドレス記憶部１５にその位置（アドレス）を書き込
むことにより、他のＰＬＤ（を備えた電子装置）におい
てもそのプログラムデータを使用することが可能であ
る。

【００３４】一方、このダミーのデータを挿入した位置
が分からない第三者は、その位置（アドレス）をアドレ
ス記憶部１５に書き込むことができないため、プログラ
ムデータの中に挿入されているダミーのデータを取り除
くことができない。そのため、ＰＬＤにそのプログラム
データを正当に組み込んだ場合における所望の動作を期
待することができない。その結果、プログラムデータの
不法なコピーをしても、第三者はそのプログラムデータ
を利用することができない。

【００３５】なお、ダミーのデータは、１プログラムデ
ータ中に何箇所挿入しても構わないし、多く挿入すれば
するほど第三者がプログラムデータを使用できる確率を
減らすことができ、プログラムデータの保護がより確実
に行える。しかし、多くの箇所に挿入すればするほど、
外部記憶媒体１０の使用効率が悪化し、アドレス記憶部
１５の記憶すべきアドレスの個数が増え、ロードの時間
も長くなってしまう。なお、上記実施例においては、ダ
ミーのデータは常に１ワード、つまり１アドレス分であ
り、スキップする量は常に１ワードであったが、アドレ
ス記憶部１５にアドレスと共にそれに対応するスキップ
量（ワードの量）を記憶させ、一度に２ワード以上スキ
ップさせることも好適である。この結果、第三者がプロ
グラムデータを使用できる確率をより減少させることが
でき、プログラムデータの保護がより確実になる。

【００３６】以上述べたように、本実施例によれば、第
三者のよるプログラムデータの不当な使用を防止するこ
とができるので、プログラムデータの保護を効果的に行
うことができる。その結果、電子機器の制作・販売者
は、市場に複製品が出回るのを監視する必要がなく、調
査に必要な時間的・経済的な負担が減少するという効果
を有する。

【００３７】

【発明の効果】以上述べたように、本発明によれば、不
当にプログラムデータをコピーし、他の同種類のＰＬＤ
にそのプログラムデータを適用（ロード）しようとして
も、スキップすべきアドレスを知らない第三者は、その
ＰＬＤに正規の動作を期待することができない。したが
って、本発明によれば、プログラムデータの保護を極め
て効果的に行うことができる。

【００３８】その結果、本発明によるＰＬＤを用いて電
子機器を構成すれば、第三者の不当な複製を効果的に防
止することができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例であるＰＬＤの部分構成ブロ
ック図である。

【図２】本発明の一実施例であるＰＬＤを説明するため
のフローチャートである。

【図３】従来のＰＬＤの部分構成ブロック図である。

【図４】従来のＰＬＤのプログラミングの様子を示す説
明図である。

【符号の説明】

１０ 外部記憶媒体 １１ プログラマブルロジックデバイス（ＰＬＤ） １２ 制御回路 １３ ランダム・アクセス・メモリ（ＲＡＭ） １４ 不揮発性メモリ １５ アドレス記憶部 １７ プログラムデータロード制御手段 １９ 比較手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】外部記憶媒体から読みだしたプログラムデ
   ータを書き込むべき揮発性メモリと、 前記プログラムデータの前記揮発性メモリへの書き込み
   を制御する制御手段であって、前記外部記憶媒体へ供給
   する読みだしアドレスと、前記揮発性メモリへ供給する
   書き込みアドレスとを生成する制御手段と、 を備え、前記揮発性メモリに書き込まれたプログラムデ
   ータによって、その機能が定義されるプログラマブルロ
   ジックデバイスにおいて、 前記外部記憶媒体に格納されているプログラムデータ中
   の読み飛ばすべきデータの格納されているアドレスを記
   憶するアドレス記憶手段と、 前記制御手段が発生する読みだしアドレスと、前記アド
   レス記憶手段に記憶されているアドレスとを比較する比
   較手段と、 を含み、 前記アドレス記憶手段の出力信号は、前記比較手段にの
   み供給され、 前記プログラムデータの前記揮発性メモリへの書き込み
   の際、前記制御手段は、前記比較手段によるプログラム
   データの１ワードごとの比較の結果、 アドレスが一致していない場合には、前記揮発性メモリ
   にプログラムデータを書き込み、読みだしアドレス及び
   書き込みアドレスを共にインクリメントし、 アドレスが一致している場合には、前記揮発性メモリに
   プログラムデータを書き込まずに、読みだしアドレスの
   みをインクリメントすることを特徴とするプログラマブ
   ルロジックデバイス。