JPH0682664B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0682664B2
JPH0682664B2 JP32589488A JP32589488A JPH0682664B2 JP H0682664 B2 JPH0682664 B2 JP H0682664B2 JP 32589488 A JP32589488 A JP 32589488A JP 32589488 A JP32589488 A JP 32589488A JP H0682664 B2 JPH0682664 B2 JP H0682664B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32589488A
Other languages
English (en)
Other versions
JPH02172227A (ja
Inventor
啓二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18181786&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0682664(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP32589488A priority Critical patent/JPH0682664B2/ja
Publication of JPH02172227A publication Critical patent/JPH02172227A/ja
Publication of JPH0682664B2 publication Critical patent/JPH0682664B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は高速バイポーラ、Bi-CMOS LSI、高集積度D
−RAM、S−RAMなどの多層配線の製造方法に関するもの
である。
(従来の技術) 従来に於いて、ホウケイ酸ガラスを用いて、層間絶縁膜
5を形成し、これをリフローさせて平坦化して絶縁膜を
形成する技術が実用化されている。しかしこの方法では
リーク電流が増えたり、断線が増えるなどのため、デバ
イスの誤動作信頼性に問題があった。これは層間絶縁膜
内の点欠陥、不純物その他の原因により膜質の低下があ
ったためである。
(発明が解決しようとする課題) 本発明はこのような欠点を改善するために研究がなされ
たものであり、その目的とするところは、点欠陥、不純
物、その他の欠点のないすぐれた膜質の層間絶縁膜で多
層配線を形成し、素子の誤動作のない信頼性の高い多層
配線層間絶縁膜を提供しようとすることである。
〔発明の構成〕
(課題を解決するための手段) ターゲット材をエッチャントの中に浸漬して、潜傷を除
去し、しかる後これをターゲット材としてスパッター装
置内の装着し、デバイスの層間絶縁膜として膜付けを行
う。また、かゝる層間絶縁膜の点欠陥や不純物濃度を50
0ppm以下にしたものを用いてその上に配線を形成しても
よい。それらの濃度が500ppm以下とした理由としてはそ
れ以上となると配線間のリーク電流が増加して絶縁膜と
しての機能が充分はたせないからである。また絶縁膜の
上の配線を形成後アニール又はシンターをして、膜内の
応力低減を行ってもよい。
(作用) 例えばターゲットガラスとして石英ガラスを用い、これ
を5%HF+5%H2SO4のエッチャントの中に10分間浸漬
して潜傷、研磨しろなどを除いた後スパッター装置内に
装着し、バイアススパッター法により層間絶縁膜を形成
した。ガラスターゲット内のアルカリや遷移金属イオン
の濃度を5〜10ppm以内に押えて膜付けを行ったが形成
後の膜内の不純物は通常の原子吸光法で測定される精度
の範囲以下であった。この層間絶縁膜のリーク電流は室
温で5V印加に対して1×10-15A程度であった。なお配
線を通してのデバイスの誤動作などはなかった。
(実施例) 以下、本発明の実施例について詳細に説明する。第1図
は本発明の方法によって得られた多層配線構造の断面図
である。この多層配線構造は、半導体装置などのSi基板
100の上に絶縁層としてSiO2層101が設けられ、このSiO2
層101の上に所定のパターンでpoly-Si層7、および第1
のAl配線6が施されている。この第1のAl配線6の表面
およびその周囲には全体を覆うようにバイアススパッタ
ーSiO2ガラス層3とプラズマSiO2層2が設けられ、この
プラズマSiO2層2の上に第2のAl配線1が所定のパター
ンで施されている。
実施例1 アルカリ、遷移金属イオンSi-OH基などの濃度が0.1ppm
以下の高純度石英ガラスターゲットを試作し、これを10
%HF+10%硫酸アンモニウムのエッチャントの中で10分
間浸漬して、潜傷を除去した。これをバイアススパッタ
ー装置内につけて膜付けを行った。膜内の不純物は通常
の原子吸光法で測定される感度以下であった。またこの
絶縁膜の上に配線を形成した後、250℃、30分アニール
した。こうして出来た二層の多層配線間に5V印加電圧に
対し、リーク電流レベルは1×10-15A程度であった。
実施例2 アルカリ、遷移金属、Si-OHなどの濃度が0.5ppm程度の
ホウケイ酸ガラス(B2O3‐SiO2)を用いてターゲットガ
ラスを試作した。これを用いて5%HF+5%H2SO4のエ
ッチャントの中に10分間浸漬し、潜傷を除去した。これ
をスパッター装置内に装着し、膜付けを行った。膜内の
不純物は通常の原子吸光法で測定される感度以下であっ
た。この絶縁膜上に第二のAl配線膜を形成したのちこの
多層配線間に5V印加し、リークレベルを測定したところ
5×10-15A程度であった。
実施例3 第1図に示すように、実施例1の不純物濃度レベルの石
英ターゲットを用いてこれを5%HF+5%HNO3エッチャ
ントで潜傷を除去し、第一のSiO2層を形成したのち、第
2のプラズマSiO2膜を形成し、その上に配線を形成し
た。これを150℃10分アニールしたのち、配線間に5V印
加したリークレベルは1×10-15A程度であった。
実施例4 ガラスターゲットとしてSiO2,PbO系ガラスを用いた。不
純物、欠陥などは1ppm以内にした。このターゲットを10
%弗化アンモン溶液の中に10分間浸漬し、潜傷を除去し
た。このエッチングを行うことにより、ターゲット加工
時のSiC、酸化セリウムなどの不純物、シラノール基な
どの点欠陥はなかった。このターゲットを用いて第2図
に示すようなスパッター法で、SiO2‐PbOガラス層5の
上に第2のAl配線4を形成し、5V印加電圧に対しリーク
レベルを測定したところ、3×10-15A程度であった。
〔発明の効果〕
以上実施例で示したように本方法によれば不純物が少
く、欠陥もないので形成された多層配線間のリークレベ
ルも所望の範囲内にあり、工業的にすぐれた形成法であ
るということができる。
【図面の簡単な説明】
第1図は本発明の一実施例の多層配線を示す断面図、第
2図は本発明の他の実施例を示す断面図である。 1……Al配線、2……プラズマSiO2、3……バイアスス
パッターSiO2ガラス、4……第2Al配線、5……ガラス
層(SiO2‐PbO)、6……第1Al配線、7……poly-Si
層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ターゲット材の潜傷を除去した後、これを
    ターゲット材として用い、半導体装置の層間絶縁膜をス
    パッター法で形成した後、その上部に配線を形成したこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】配線を、絶縁膜の点欠陥又は不純物が500p
    pm以下とした層間絶縁膜上に形成したことを特徴とする
    請求項1記載の半導体装置の製造方法。
JP32589488A 1988-12-26 1988-12-26 半導体装置の製造方法 Expired - Lifetime JPH0682664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32589488A JPH0682664B2 (ja) 1988-12-26 1988-12-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32589488A JPH0682664B2 (ja) 1988-12-26 1988-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02172227A JPH02172227A (ja) 1990-07-03
JPH0682664B2 true JPH0682664B2 (ja) 1994-10-19

Family

ID=18181786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32589488A Expired - Lifetime JPH0682664B2 (ja) 1988-12-26 1988-12-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0682664B2 (ja)

Also Published As

Publication number Publication date
JPH02172227A (ja) 1990-07-03

Similar Documents

Publication Publication Date Title
EP0154573B1 (en) Semiconductor planarization process and structures made thereby
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
CA1238844A (en) Ethyl glycol etch for processes using metal silicides
US4380867A (en) Method for making electrically conductive penetrations into thin films
JPH0682664B2 (ja) 半導体装置の製造方法
US6955995B2 (en) Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates
Nagasima et al. Local Crystallization of Thermal Oxide Film of Silicon
US3726733A (en) Method of manufacturing thin-film integrated circuits
JPH077803B2 (ja) 半導体装置の製造方法
JPS5932895B2 (ja) 半導体装置およびその製造方法
JPS584948A (ja) 半導体装置
JPS6364904B2 (ja)
JPS63173331A (ja) 半導体装置の製造方法
JPS598356A (ja) 半導体集積回路装置の製造方法
JPS6064437A (ja) 鉛系パツシベ−シヨンガラスのエツチング液
JPS59148350A (ja) 半導体装置の製造方法
JPH0799759B2 (ja) 半導体装置の製造方法
CN109037191B (zh) 修调电阻及其制造方法
JPH10194876A (ja) 半導体用治具の製造方法
JPS63293861A (ja) 半導体装置の製造方法
JPS61154125A (ja) 半導体装置の製造方法
JPH0433129B2 (ja)
JPS59210644A (ja) 半導体装置の製造方法
JPH01245546A (ja) 多層配線の形成方法
JPS58137233A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 15