JPH0680992B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0680992B2 JPH0680992B2 JP59276052A JP27605284A JPH0680992B2 JP H0680992 B2 JPH0680992 B2 JP H0680992B2 JP 59276052 A JP59276052 A JP 59276052A JP 27605284 A JP27605284 A JP 27605284A JP H0680992 B2 JPH0680992 B2 JP H0680992B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、出力を入力差動回路を構成するトランジス
タの出力電極に帰還する増幅回路に係り、特に低電源電
圧でも出力電圧の振幅レベルを効率よくとれるようにし
たものに関する。
タの出力電極に帰還する増幅回路に係り、特に低電源電
圧でも出力電圧の振幅レベルを効率よくとれるようにし
たものに関する。
周知のように、出力信号を入力差動回路を構成するトラ
ンジスタの出力電極に帰還するようにした増幅回路が考
えられている。第９図は、このような従来の増幅回路を
示すものである。すなわち、図中Q1,Q2はPNP形のトラン
ジスタで、各ベースはそれぞれ第１及び第２の信号源1
1,12を介して接地されている。これらトランジスタQ1,Q
2の各エミッタ間には、抵抗R1が介挿接続されており、
該抵抗R1とトランジスタQ1のエミッタとの接続点は、抵
抗R2を介して電源電圧Vccの印加された電源ライン13に
接続されている。そして、上記トランジスタQ1,Q2及び
抵抗R1,R2よりなる回路が、入力差動回路14を構成する
ものである。
ンジスタの出力電極に帰還するようにした増幅回路が考
えられている。第９図は、このような従来の増幅回路を
示すものである。すなわち、図中Q1,Q2はPNP形のトラン
ジスタで、各ベースはそれぞれ第１及び第２の信号源1
1,12を介して接地されている。これらトランジスタQ1,Q
2の各エミッタ間には、抵抗R1が介挿接続されており、
該抵抗R1とトランジスタQ1のエミッタとの接続点は、抵
抗R2を介して電源電圧Vccの印加された電源ライン13に
接続されている。そして、上記トランジスタQ1,Q2及び
抵抗R1,R2よりなる回路が、入力差動回路14を構成する
ものである。
また、上記トランジスタQ1,Q2の各コレクタは、駆動回
路とPNP形の出力段トランジスタQ3及びNPN形の出力段ト
ランジスタQ4とよりなる出力回路15に接続されている。
この出力回路15は、トランジスタQ3,Q4の各エミッタを
電源ライン13及び接地端にそれぞれ接続し、各コレクタ
を共通接続してその接続点から出力信号を得るようにし
たものである。そして、このトランジスタQ3,Q4のコレ
クタ共通接続点は、抵抗R3よりなる帰還回路16を介し
て、上記トランジスタQ2のエミッタと抵抗R1との接続点
に接続されている。
路とPNP形の出力段トランジスタQ3及びNPN形の出力段ト
ランジスタQ4とよりなる出力回路15に接続されている。
この出力回路15は、トランジスタQ3,Q4の各エミッタを
電源ライン13及び接地端にそれぞれ接続し、各コレクタ
を共通接続してその接続点から出力信号を得るようにし
たものである。そして、このトランジスタQ3,Q4のコレ
クタ共通接続点は、抵抗R3よりなる帰還回路16を介し
て、上記トランジスタQ2のエミッタと抵抗R1との接続点
に接続されている。
このような増幅回路において、抵抗R1に流れる電流I1
（ただし電流の方向はトランジスタQ1のエミッタからト
ランジスタQ2のエミッタに向かう方向とする）、抵抗R2
に流れる電流I2（ただし電流の方向は電源ライン13から
トランジスタQ1のエミッタに向かう方向とする）、抵抗
R3に流れる電流I3（ただし電流の方向は出力側OUTから
トランジスタQ2のエミッタに向かう方向とする）は、第
１及び第２の信号源11,12からの入力電圧をそれぞれVin
1,Vin2、出力電圧をVoutとし、それぞれのトランジスタ
Q1〜Q4のベース・エミッタ間電圧Vbeが等しいものとす
ると、 I1＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R1 ＝（Vin1−Vin2）/R1 ……（１） I2＝（VCC−Vbe（Q1）−Vin1）/R2 ……（２） I3＝（Vout−Vbe（Q2）−Vin2）/R3 ……（３） となる。
（ただし電流の方向はトランジスタQ1のエミッタからト
ランジスタQ2のエミッタに向かう方向とする）、抵抗R2
に流れる電流I2（ただし電流の方向は電源ライン13から
トランジスタQ1のエミッタに向かう方向とする）、抵抗
R3に流れる電流I3（ただし電流の方向は出力側OUTから
トランジスタQ2のエミッタに向かう方向とする）は、第
１及び第２の信号源11,12からの入力電圧をそれぞれVin
1,Vin2、出力電圧をVoutとし、それぞれのトランジスタ
Q1〜Q4のベース・エミッタ間電圧Vbeが等しいものとす
ると、 I1＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R1 ＝（Vin1−Vin2）/R1 ……（１） I2＝（VCC−Vbe（Q1）−Vin1）/R2 ……（２） I3＝（Vout−Vbe（Q2）−Vin2）/R3 ……（３） となる。
また、トランジスタQ1のコレクタで流をIc（Q1）とする
と、そのエミッタにおいてキルヒホッフの法則により、 I2＝Ic（Q1）＋I1 ……（４） が成立する。同様に、トランジスタQ2のコレクタ電流を
Ic（Q2）とすると、そのエミッタにおいてキルヒホッフ
の法則により、 Ic（Q2）＝I1＋I3 ……（５） が成立する。さらに、トランジスタQ1,Q2のコレクタと
トランジスタQ3,Q4との間の駆動回路における増幅段の
利得は十分に高いので、 Ic（Q1）＝Ic（Q2） ……（６） と考えることができる。
と、そのエミッタにおいてキルヒホッフの法則により、 I2＝Ic（Q1）＋I1 ……（４） が成立する。同様に、トランジスタQ2のコレクタ電流を
Ic（Q2）とすると、そのエミッタにおいてキルヒホッフ
の法則により、 Ic（Q2）＝I1＋I3 ……（５） が成立する。さらに、トランジスタQ1,Q2のコレクタと
トランジスタQ3,Q4との間の駆動回路における増幅段の
利得は十分に高いので、 Ic（Q1）＝Ic（Q2） ……（６） と考えることができる。
ここで、（４）〜（６）式よりIc（Q1）,Ic（Q2）を消
去してI1,I2,I3の関係を求めると、 I2＝2I1＋I3 となるが、この式に（１）〜（３）式を代入すると （VCC−Vbe−Vin1）/R2 ＝２（Vin1−Vin2）/R1＋（Vout−Vbe−Vin2）/R3 となり、これを整理してVoutについて解くと、 Vout＝（R3/R2）（Vcc−Vbe−Vin1） −（2R3/R1）（Vin1−Vin2）＋Vbe＋Vin2 ＝（R3/R2）Vcc＋｛１−（R3/R2）｝Vbe −（R3/R2＋2R3/R1）Vin1 ＋（2R3/R1＋１）Vin2 ……（７） となる。
去してI1,I2,I3の関係を求めると、 I2＝2I1＋I3 となるが、この式に（１）〜（３）式を代入すると （VCC−Vbe−Vin1）/R2 ＝２（Vin1−Vin2）/R1＋（Vout−Vbe−Vin2）/R3 となり、これを整理してVoutについて解くと、 Vout＝（R3/R2）（Vcc−Vbe−Vin1） −（2R3/R1）（Vin1−Vin2）＋Vbe＋Vin2 ＝（R3/R2）Vcc＋｛１−（R3/R2）｝Vbe −（R3/R2＋2R3/R1）Vin1 ＋（2R3/R1＋１）Vin2 ……（７） となる。
ところで、この場合、Voutは出力の変化分のみを表わし
ているため、VCCとVbeは一定と考えて差し支えないの
で、（７）式からVccがかかる項とVbeがかかる項とを削
除すると、 Vout＝−（R3/R2＋2R3/R1）Vin1 ＋（2R3/R1＋１）Vin2 ……（８） となる。そして、 2R3/R1》1,2R3/R1》R3/R2 という定数設定がなされていると、（８）式は、 Vout＝２（R3/R1）（Vin2−Vin1） ……（９） と表わすことができ、このことは取りも直さず、第９図
に示す回路が差動増幅回路になっていることを示してい
る。
ているため、VCCとVbeは一定と考えて差し支えないの
で、（７）式からVccがかかる項とVbeがかかる項とを削
除すると、 Vout＝−（R3/R2＋2R3/R1）Vin1 ＋（2R3/R1＋１）Vin2 ……（８） となる。そして、 2R3/R1》1,2R3/R1》R3/R2 という定数設定がなされていると、（８）式は、 Vout＝２（R3/R1）（Vin2−Vin1） ……（９） と表わすことができ、このことは取りも直さず、第９図
に示す回路が差動増幅回路になっていることを示してい
る。
一方、出力電圧Voutの直流成分Vout（DC）は、（７）式
から変化成分であるVin1,Vin2がかかる項を削除して、 Vout（DC）＝（R3/R2）Vcc＋｛１−（R3/R2）｝Vbe となる。ここで、 R3/R2＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2） となり、Vcc》Vbeであれば、Vout（DC）はほぼVcc/2と
なって、出力電圧Voutの振幅を最も大きくとれるように
なるものである。
から変化成分であるVin1,Vin2がかかる項を削除して、 Vout（DC）＝（R3/R2）Vcc＋｛１−（R3/R2）｝Vbe となる。ここで、 R3/R2＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2） となり、Vcc》Vbeであれば、Vout（DC）はほぼVcc/2と
なって、出力電圧Voutの振幅を最も大きくとれるように
なるものである。
また、第10図は、この種の増幅回路の他の例を示すもの
である。すなわち、図中Q5,Q6はPNP形のトランジスタ
で、各ベースはそれぞれ第３及び第４の信号源17,18を
介して接地されている。これらトランジスタQ5,Q6の各
エミッタ間には、抵抗R4が介挿接続されており、該抵抗
R4と各トランジスタQ5,Q6のエミッタとの各接続点は、
それぞれ第１及び第２の定電流源19,20を介して電源電
圧Vccの印加された電源ライン21に接続されている。そ
して、上記トランジスタQ5,Q6,抵抗R4及び第１及び第２
の定電流源19,20よりなる回路が、入力差動回路22を構
成するものである。
である。すなわち、図中Q5,Q6はPNP形のトランジスタ
で、各ベースはそれぞれ第３及び第４の信号源17,18を
介して接地されている。これらトランジスタQ5,Q6の各
エミッタ間には、抵抗R4が介挿接続されており、該抵抗
R4と各トランジスタQ5,Q6のエミッタとの各接続点は、
それぞれ第１及び第２の定電流源19,20を介して電源電
圧Vccの印加された電源ライン21に接続されている。そ
して、上記トランジスタQ5,Q6,抵抗R4及び第１及び第２
の定電流源19,20よりなる回路が、入力差動回路22を構
成するものである。
ここで、上記トランジスタQ5,Q6の各コレクタは、駆動
回路とPNP形の出力段トランジスタQ7及びNPN形の出力段
トランジスタQ8とよりなる出力回路23に接続されてい
る。この出力回路23は、トランジスタQ7,Q8の各エミッ
タを電源ライン21及び接地端にそれぞれ接続し、各コレ
クタを共通接続してその接続点から出力信号を得るよう
にしたものである。そして、このトランジスタQ7,Q8の
コレクタ共通接続点は、抵抗R5よりなる帰還回路24を介
して、上記トランジスタQ6のエミッタ，抵抗R4及び第２
の定電流源20の共通接続点に接続されている。
回路とPNP形の出力段トランジスタQ7及びNPN形の出力段
トランジスタQ8とよりなる出力回路23に接続されてい
る。この出力回路23は、トランジスタQ7,Q8の各エミッ
タを電源ライン21及び接地端にそれぞれ接続し、各コレ
クタを共通接続してその接続点から出力信号を得るよう
にしたものである。そして、このトランジスタQ7,Q8の
コレクタ共通接続点は、抵抗R5よりなる帰還回路24を介
して、上記トランジスタQ6のエミッタ，抵抗R4及び第２
の定電流源20の共通接続点に接続されている。
なお、図中NPN形のトランジスタQ9,Q10及び抵抗R6より
なるカレントミラー回路25は、出力電圧Voutの直流電位
を決定する作用を行なうものである。
なるカレントミラー回路25は、出力電圧Voutの直流電位
を決定する作用を行なうものである。
このような増幅回路において、抵抗R4に流れる電流I4
（ただし電流の方向はトランジスタQ5のエミッタからト
ランジスタQ6のエミッタに向かう方向とする）、抵抗R5
に流れる電流I5（ただし電流の方向は出力側OUTからト
ランジスタQ6のエミッタに向かう方向とする）、抵抗R6
に流れる電流I6（ただし電流の方向は電源ライン21から
トランジスタQ10のコレクタ・ベースに向かう方向とす
る）は、第１及び第２の信号源11,12からの入力電圧を
それぞれVin1,Vin2、第１及び第２の定電流源19,20に流
れる電流をそれぞれIa,Ib、トランジスタQ10のコレクタ
電流をIc（Q10）とし、それぞれのトランジスタQ5〜Q10
のベース・エミッタ間電圧Vbeが等しいものとすると、 I4＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R4 ＝（Vin1−Vin2）/R4 ……（10） I5＝（Vout−Vbe−Vin2）/R5 ……（11） I6＝Ic（Q10）＝（Vcc−Vbe）/R6 ……（12） となる。
（ただし電流の方向はトランジスタQ5のエミッタからト
ランジスタQ6のエミッタに向かう方向とする）、抵抗R5
に流れる電流I5（ただし電流の方向は出力側OUTからト
ランジスタQ6のエミッタに向かう方向とする）、抵抗R6
に流れる電流I6（ただし電流の方向は電源ライン21から
トランジスタQ10のコレクタ・ベースに向かう方向とす
る）は、第１及び第２の信号源11,12からの入力電圧を
それぞれVin1,Vin2、第１及び第２の定電流源19,20に流
れる電流をそれぞれIa,Ib、トランジスタQ10のコレクタ
電流をIc（Q10）とし、それぞれのトランジスタQ5〜Q10
のベース・エミッタ間電圧Vbeが等しいものとすると、 I4＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R4 ＝（Vin1−Vin2）/R4 ……（10） I5＝（Vout−Vbe−Vin2）/R5 ……（11） I6＝Ic（Q10）＝（Vcc−Vbe）/R6 ……（12） となる。
ここで、トランジスタQ9,Q11は、1:1のカレントミラー
を構成しているので、トランジスタQ9のコレクタ電流Ic
（Q9）は、 Ic（Q9）＝Ic（Q10） である。また、トランジスタQ5のコレクタ電流をIc（Q
5）とすると、そのエミッタにおいてキルヒホッフの法
則により、 Ia＝Ic（Q5）＋I4 ……（13） が成立する。同様に、トランジスタQ6のコレクタ電流を
Ic（Q6）とすると、そのエミッタにおいてキルヒホッフ
の法則により、 I4＋I5＋Ib＝Ic（Q6）＋Ic（Q9） ……（14） が成立する。さらに、トランジスタQ5,Q6のコレクタと
トランジスタQ7,Q8との間の駆動回路における増幅段の
利得は十分に高いので、 Ic（Q5）＝Ic（Q6） ……（15） と考えられ、また、一般的にIaとIbとは等しく設定され
るので、 Ia＝Ib ……（16） である。
を構成しているので、トランジスタQ9のコレクタ電流Ic
（Q9）は、 Ic（Q9）＝Ic（Q10） である。また、トランジスタQ5のコレクタ電流をIc（Q
5）とすると、そのエミッタにおいてキルヒホッフの法
則により、 Ia＝Ic（Q5）＋I4 ……（13） が成立する。同様に、トランジスタQ6のコレクタ電流を
Ic（Q6）とすると、そのエミッタにおいてキルヒホッフ
の法則により、 I4＋I5＋Ib＝Ic（Q6）＋Ic（Q9） ……（14） が成立する。さらに、トランジスタQ5,Q6のコレクタと
トランジスタQ7,Q8との間の駆動回路における増幅段の
利得は十分に高いので、 Ic（Q5）＝Ic（Q6） ……（15） と考えられ、また、一般的にIaとIbとは等しく設定され
るので、 Ia＝Ib ……（16） である。
ここで、（13）〜（16）式よりIa,Ib,Ic（Q5）,Ic（Q
6）を消去してI4,I5,Ic（Q9）の関係を求めると、 I4＋I5＋（Ic（Q5）＋I4）＝Ic（Q5）＋Ic（Q9） ∴2I4＋I5＝Ic（Q9） となるが、この式に（12），（13）式を適用すると 2I4＋I5＝（VCC−Vbe）/R6 となる。この式に（11），（12）式を代入すると ２（Vin1−Vin2）/R4＋（Vout−Vbe−Vin2）/R5 ＝（Vcc−Vbe）/R6 となるが、これを整理してVoutについて解くと、 Vout＝（R5/R6）（Vcc−Vbe） −（2R5/R4）（Vin1−Vin2）＋Vbe＋Vin2 ＝（R5/R6）Vcc＋｛１−（R5/R6）｝Vbe −（2R5/R4）Vin1 ＋（2R5/R4＋１）Vin2 ……（17） となる。
6）を消去してI4,I5,Ic（Q9）の関係を求めると、 I4＋I5＋（Ic（Q5）＋I4）＝Ic（Q5）＋Ic（Q9） ∴2I4＋I5＝Ic（Q9） となるが、この式に（12），（13）式を適用すると 2I4＋I5＝（VCC−Vbe）/R6 となる。この式に（11），（12）式を代入すると ２（Vin1−Vin2）/R4＋（Vout−Vbe−Vin2）/R5 ＝（Vcc−Vbe）/R6 となるが、これを整理してVoutについて解くと、 Vout＝（R5/R6）（Vcc−Vbe） −（2R5/R4）（Vin1−Vin2）＋Vbe＋Vin2 ＝（R5/R6）Vcc＋｛１−（R5/R6）｝Vbe −（2R5/R4）Vin1 ＋（2R5/R4＋１）Vin2 ……（17） となる。
ところで、この場合、Voutは出力の変化分のみを表わし
ているため、VccとVbeは一定と考えて差し支えないの
で、（17）式からVccがかかる項とVbeがかかる項とを削
除すると、 Vout＝−（2R5/R4）Vin1 ＋（2R5/R4＋１）Vin2 ……（18） となる。そして、 2R5/R4》１ という定数設定がなされていると、（18）式は、 Vout＝２（R5/R4）（Vin2−Vin1） ……（19） と表わすことができ、このことは取りも直さず、第10図
に示す回路が差動増幅回路になっていることを示してい
る。
ているため、VccとVbeは一定と考えて差し支えないの
で、（17）式からVccがかかる項とVbeがかかる項とを削
除すると、 Vout＝−（2R5/R4）Vin1 ＋（2R5/R4＋１）Vin2 ……（18） となる。そして、 2R5/R4》１ という定数設定がなされていると、（18）式は、 Vout＝２（R5/R4）（Vin2−Vin1） ……（19） と表わすことができ、このことは取りも直さず、第10図
に示す回路が差動増幅回路になっていることを示してい
る。
一方、出力電圧Voutの直流成分Vout（DC）は、（17）式
から変化成分であるVin,Vin2がかかる項を削除して、 Vout（DC）＝（R5/R6）Vcc＋｛１−（R5/R6）｝Vbe となる。ここで、 R5/R6＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2） となり、Vcc》Vbeであれば、Vout（DC）はほぼVcc/2と
なって、出力電圧Voutの振幅を最も大きくとれるように
なるものである。
から変化成分であるVin,Vin2がかかる項を削除して、 Vout（DC）＝（R5/R6）Vcc＋｛１−（R5/R6）｝Vbe となる。ここで、 R5/R6＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2） となり、Vcc》Vbeであれば、Vout（DC）はほぼVcc/2と
なって、出力電圧Voutの振幅を最も大きくとれるように
なるものである。
しかしながら、上記のような従来の増幅回路では、電源
電圧Vccがトランジスタのベース・エミッタ間電圧Vbeに
比して十分に大きいという条件で、Vout（DC）をほぼVc
c/2にとることができるものであって、電源電圧Vccを低
くするとVout（DC）がVcc/2から大きくずれてしまい、
出力電圧Voutの最大振幅レベルが低下してしまうという
問題が生じる。すなわち、一般に増幅回路において、出
力電圧の振幅レベルは、その直流電位が電源電圧の1/2
のときに最大となり、該直流電位が高くなっても低くな
っても低下してしまうことが知られている。
電圧Vccがトランジスタのベース・エミッタ間電圧Vbeに
比して十分に大きいという条件で、Vout（DC）をほぼVc
c/2にとることができるものであって、電源電圧Vccを低
くするとVout（DC）がVcc/2から大きくずれてしまい、
出力電圧Voutの最大振幅レベルが低下してしまうという
問題が生じる。すなわち、一般に増幅回路において、出
力電圧の振幅レベルは、その直流電位が電源電圧の1/2
のときに最大となり、該直流電位が高くなっても低くな
っても低下してしまうことが知られている。
このため、上記のように、電源電圧Vccが低下してその
直流電位Vout（DC）がVcc/2からずれるということは、
ただでさえ電源電圧Vccが低下して出力振幅レベルが低
下するというのに、なお一層出力振幅レベルを低下させ
てしまうことを意味している。そして、この問題は、例
えば電力増幅回路等において最大出力電力の低下を招く
ことになり、特に深刻なものとなっている。
直流電位Vout（DC）がVcc/2からずれるということは、
ただでさえ電源電圧Vccが低下して出力振幅レベルが低
下するというのに、なお一層出力振幅レベルを低下させ
てしまうことを意味している。そして、この問題は、例
えば電力増幅回路等において最大出力電力の低下を招く
ことになり、特に深刻なものとなっている。
この発明は上記事情を考慮してなされたもので、低電源
電圧でも出力電圧の振幅レベルを効率よくとれるように
し得る極めて良好な増幅回路を提供することを目的とす
る。
電圧でも出力電圧の振幅レベルを効率よくとれるように
し得る極めて良好な増幅回路を提供することを目的とす
る。
すなわち、この発明に係る増幅回路は、互いに同極性で
各制御電極にそれぞれ入力信号が供給される第１及び第
２のトランジスタと、この第１及び第２のトランジスタ
の各第１の出力電極間に介挿接続される第１の抵抗と、
第１のトランジスタの第１の出力電極と基準電位点との
間に介挿接続される第２の抵抗と、第１及び第２のトラ
ンジスタの各第２の出力電極に接続される出力回路と、
この出力回路の出力信号を帰還抵抗を介して第２のトラ
ンジスタの第１の出力電極に帰還する帰還回路と、第２
のトランジスタの第１の出力電極に、該第２のトランジ
スタの制御電極と第１の出力電極との間の電圧に比例
し、帰還抵抗の２倍に反比例する定電流を供給する電流
供給回路とを備えることにより、低電源電圧でも出力電
圧の振幅レベルを効率よくとれるようにしたものであ
る。
各制御電極にそれぞれ入力信号が供給される第１及び第
２のトランジスタと、この第１及び第２のトランジスタ
の各第１の出力電極間に介挿接続される第１の抵抗と、
第１のトランジスタの第１の出力電極と基準電位点との
間に介挿接続される第２の抵抗と、第１及び第２のトラ
ンジスタの各第２の出力電極に接続される出力回路と、
この出力回路の出力信号を帰還抵抗を介して第２のトラ
ンジスタの第１の出力電極に帰還する帰還回路と、第２
のトランジスタの第１の出力電極に、該第２のトランジ
スタの制御電極と第１の出力電極との間の電圧に比例
し、帰還抵抗の２倍に反比例する定電流を供給する電流
供給回路とを備えることにより、低電源電圧でも出力電
圧の振幅レベルを効率よくとれるようにしたものであ
る。
また、この発明に係る増幅回路は、互いに同極性で各制
御電極にそれぞれ入力信号が供給される第１及び第２の
トランジスタと、この第１及び第２のトランジスタの各
第１の出力電極間に介挿接続される第１の抵抗と、第１
のトランジスタの第１の出力電極と基準電位点との間に
介挿接続される第２の抵抗と、第１及び第２のトランジ
スタの各第２の出力電極に接続される出力回路と、この
出力回路の出力信号を帰還抵抗を介して第２のトランジ
スタの第１の出力電極に帰還する帰還回路と、第１のト
ランジスタの第１の出力電極から、該第２のトランジス
タの制御電極と第１の出力電極との間の電圧に比例し、
帰還抵抗の２倍に反比例する定電流を流出させる電流源
回路とを備えることにより、低電源電圧でも出力電圧の
振幅レベルを効率よくとれるようにしたものである。
御電極にそれぞれ入力信号が供給される第１及び第２の
トランジスタと、この第１及び第２のトランジスタの各
第１の出力電極間に介挿接続される第１の抵抗と、第１
のトランジスタの第１の出力電極と基準電位点との間に
介挿接続される第２の抵抗と、第１及び第２のトランジ
スタの各第２の出力電極に接続される出力回路と、この
出力回路の出力信号を帰還抵抗を介して第２のトランジ
スタの第１の出力電極に帰還する帰還回路と、第１のト
ランジスタの第１の出力電極から、該第２のトランジス
タの制御電極と第１の出力電極との間の電圧に比例し、
帰還抵抗の２倍に反比例する定電流を流出させる電流源
回路とを備えることにより、低電源電圧でも出力電圧の
振幅レベルを効率よくとれるようにしたものである。
さらに、この発明に係る増幅回路は、互いに同極性で各
制御電極にそれぞれ入力信号が供給される第１及び第２
のトランジスタと、この第１及び第２のトランジスタの
各第１の出力電極間に介挿接続される抵抗と、第１及び
第２のトランジスタの各第１の出力電極にそれぞれ定電
流を供給する第１及び第２の電流供給回路と、第１及び
第２のトランジスタの各第２の出力電極に接続される出
力回路と、この出力回路の出力信号を帰還抵抗を介して
第２のトランジスタの第１の出力電極に帰還する帰還回
路と、第２のトランジスタの第１の出力電極に、該第２
のトランジスタの制御電極と第１の出力電極との間の電
圧に比例し、帰還抵抗の２倍に反比例する定電流を供給
する第３の電流供給回路とを備えることにより、低電源
電圧でも出力電圧の振幅レベルを効率よくとれるように
したものである。
制御電極にそれぞれ入力信号が供給される第１及び第２
のトランジスタと、この第１及び第２のトランジスタの
各第１の出力電極間に介挿接続される抵抗と、第１及び
第２のトランジスタの各第１の出力電極にそれぞれ定電
流を供給する第１及び第２の電流供給回路と、第１及び
第２のトランジスタの各第２の出力電極に接続される出
力回路と、この出力回路の出力信号を帰還抵抗を介して
第２のトランジスタの第１の出力電極に帰還する帰還回
路と、第２のトランジスタの第１の出力電極に、該第２
のトランジスタの制御電極と第１の出力電極との間の電
圧に比例し、帰還抵抗の２倍に反比例する定電流を供給
する第３の電流供給回路とを備えることにより、低電源
電圧でも出力電圧の振幅レベルを効率よくとれるように
したものである。
以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、Q11,Q12はPNP形のトラン
ジスタで、各ベースはそれぞれ第５及び第６の信号源2
6,27を介して接地されている。これらトランジスタQ11,
Q12の各エミッタ間には、抵抗R11が介挿接続されてお
り、該抵抗R11と各トランジスタQ11,Q12のエミッタとの
各接続点は、それぞれ抵抗R12及び第３の定電流源28を
介して電源電圧Vccの印加された電源ライン29に接続さ
れている。そして、上記トランジスタQ11,Q12,抵抗R11,
R12及び第３の定電流源28よりなる回路が、入力差動回
路30を構成するものである。
に説明する。第１図において、Q11,Q12はPNP形のトラン
ジスタで、各ベースはそれぞれ第５及び第６の信号源2
6,27を介して接地されている。これらトランジスタQ11,
Q12の各エミッタ間には、抵抗R11が介挿接続されてお
り、該抵抗R11と各トランジスタQ11,Q12のエミッタとの
各接続点は、それぞれ抵抗R12及び第３の定電流源28を
介して電源電圧Vccの印加された電源ライン29に接続さ
れている。そして、上記トランジスタQ11,Q12,抵抗R11,
R12及び第３の定電流源28よりなる回路が、入力差動回
路30を構成するものである。
ここで、上記トランジスタQ11,Q12の各コレクタは、駆
動回路とPNP形の出力段トランジスタQ13及びNPN形の出
力段トランジスタQ14とよりなる出力回路31に接続され
ている。この出力回路31は、トランジスタQ13,Q14の各
エミッタを電源ライン29及び接地端にそれぞれ接続し、
各コレクタを共通接続してその接続点から出力信号を得
るようにしたものである。そして、このトランジスタQ1
3,Q14のコレクタ共通接続点は、抵抗R13よりなる帰還回
路32を介して、上記トランジスタQ12のエミッタ、抵抗R
11及び第３の定電流源28の共通接続点に接続されてい
る。
動回路とPNP形の出力段トランジスタQ13及びNPN形の出
力段トランジスタQ14とよりなる出力回路31に接続され
ている。この出力回路31は、トランジスタQ13,Q14の各
エミッタを電源ライン29及び接地端にそれぞれ接続し、
各コレクタを共通接続してその接続点から出力信号を得
るようにしたものである。そして、このトランジスタQ1
3,Q14のコレクタ共通接続点は、抵抗R13よりなる帰還回
路32を介して、上記トランジスタQ12のエミッタ、抵抗R
11及び第３の定電流源28の共通接続点に接続されてい
る。
このような増幅回路において、抵抗R11に流れる電流I11
（ただし電流の方向はトランジスタQ11のエミッタから
トランジスタQ12のエミッタに向かう方向とする）、抵
抗R12に流れる電流I12（ただし電流の方向は電源ライン
29からトランジスタQ11のエミッタに向かう方向とす
る）、抵抗R13に流れる電流I13（ただし電流の方向は出
力側OUTからトランジスタQ12のエミッタに向かう方向と
する）は、第３の定電流源28に流れる電流をIo、出力電
圧をVoutとし、それぞれのトランジスタQ11〜Q14のベー
ス・エミッタ間電圧Vbeが等しいものとすると、 I11＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R11 ＝（Vin1−Vin2）/R11 ……（20） I12＝（Vcc−Vbe−Vin1）/R12 ……（21） I13＝（Vout−Vbe−Vin2）/R13 ……（22） となる。
（ただし電流の方向はトランジスタQ11のエミッタから
トランジスタQ12のエミッタに向かう方向とする）、抵
抗R12に流れる電流I12（ただし電流の方向は電源ライン
29からトランジスタQ11のエミッタに向かう方向とす
る）、抵抗R13に流れる電流I13（ただし電流の方向は出
力側OUTからトランジスタQ12のエミッタに向かう方向と
する）は、第３の定電流源28に流れる電流をIo、出力電
圧をVoutとし、それぞれのトランジスタQ11〜Q14のベー
ス・エミッタ間電圧Vbeが等しいものとすると、 I11＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R11 ＝（Vin1−Vin2）/R11 ……（20） I12＝（Vcc−Vbe−Vin1）/R12 ……（21） I13＝（Vout−Vbe−Vin2）/R13 ……（22） となる。
また、トランジスタQ11のコレクタ電流をIc（Q11）とす
ると、そのエミッタにおいてキルヒホッフの法則によ
り、 I12＝Ic（Q11）＋I11 ……（23） が成立する。同様に、トランジスタQ12のコレクタ電流
をIc（Q12）とすると、そのエミッタにおいてキルヒホ
ッフの法則により、 Io＋I11＋I13＝Ic（Q12） ……（24） が成立する。さらに、トランジスタQ11,Q12のコレクタ
とトランジスタQ13,Q14との間の駆動回路における増幅
段の利得は十分に高いので、 Ic（Q11）＝Ic（Q12） ……（25） と考えられる。
ると、そのエミッタにおいてキルヒホッフの法則によ
り、 I12＝Ic（Q11）＋I11 ……（23） が成立する。同様に、トランジスタQ12のコレクタ電流
をIc（Q12）とすると、そのエミッタにおいてキルヒホ
ッフの法則により、 Io＋I11＋I13＝Ic（Q12） ……（24） が成立する。さらに、トランジスタQ11,Q12のコレクタ
とトランジスタQ13,Q14との間の駆動回路における増幅
段の利得は十分に高いので、 Ic（Q11）＝Ic（Q12） ……（25） と考えられる。
ここで、（23）〜（25）式よりIc（Q11）,Ic（Q12）を
消去してI11,I12,I13,Ioの関係を求めると、 I12＝（Io＋I11＋I13）＋I11 ＝2I11＋I13＋Io となるが、この式に（20）〜（22）式を適用すると （Vcc−Vbe−Vin1）/R12 ＝２（Vin1−Vin2）/R11 ＋（Vout−Vbe−Vin2）/R13＋Io となる。この式を整理してVoutについて解くと、 Vout＝（R13/R12）（Vcc−Vbe−Vin1） −（2R13/R11）（Vin1−Vin2） ＋Vbe＋Vin2−IoR13 ＝（R13/R12）Vcc＋｛１−（R13/R12）｝Vbe−IoR13 −｛（R13/R12）＋（2R13/R11）｝Vin1 ＋（2R13/R11＋１）Vin2 ……（26） となる。
消去してI11,I12,I13,Ioの関係を求めると、 I12＝（Io＋I11＋I13）＋I11 ＝2I11＋I13＋Io となるが、この式に（20）〜（22）式を適用すると （Vcc−Vbe−Vin1）/R12 ＝２（Vin1−Vin2）/R11 ＋（Vout−Vbe−Vin2）/R13＋Io となる。この式を整理してVoutについて解くと、 Vout＝（R13/R12）（Vcc−Vbe−Vin1） −（2R13/R11）（Vin1−Vin2） ＋Vbe＋Vin2−IoR13 ＝（R13/R12）Vcc＋｛１−（R13/R12）｝Vbe−IoR13 −｛（R13/R12）＋（2R13/R11）｝Vin1 ＋（2R13/R11＋１）Vin2 ……（26） となる。
ところで、この場合、Voutは出力の変化分のみを表わし
ているため、VCCとVbeは一定と考えて差し支えなく、Io
R13も一定であるので、（26）式からVccがかかる項とVb
eがかかる項とIoR13とを削除すると、 Vout＝−｛（R13/R12）＋（2R13/R11）｝Vin1 ＋（2R13/R11＋１）Vin2 ……（27） となる。そして、 2R13/R11》R13/R12,2R13/R11》１ という定数設定がなされていると、（27）式は、 Vout＝２（R13/R11）（Vin2−Vin1） ……（28） と表わすことができ、このことは取りも直さず、第１図
に示す回路が差動増幅回路になっていることを示してい
る。
ているため、VCCとVbeは一定と考えて差し支えなく、Io
R13も一定であるので、（26）式からVccがかかる項とVb
eがかかる項とIoR13とを削除すると、 Vout＝−｛（R13/R12）＋（2R13/R11）｝Vin1 ＋（2R13/R11＋１）Vin2 ……（27） となる。そして、 2R13/R11》R13/R12,2R13/R11》１ という定数設定がなされていると、（27）式は、 Vout＝２（R13/R11）（Vin2−Vin1） ……（28） と表わすことができ、このことは取りも直さず、第１図
に示す回路が差動増幅回路になっていることを示してい
る。
また、通常、無信号時には、トランジスタQ11,Q12の各
エミッタ電流が等しくなるように（これは駆動回路の構
成によって変わる）設計するので、トランジスタQ11,Q1
2の各エミッタ電位は等しく、抵抗R11に電流が流れない
ようになる。このため、無信号時には、トランジスタQ1
1のエミッタに流れる電流は、電源ライン29より抵抗R12
を介して流れる電流のみとなり、またトランジスタQ12
のエミッタに流れる電流は第３の定電流源28の出力電流
Ioと出力端（トランジスタQ13,Q14のコレクタ共通接続
点）より抵抗R13を介して流れる電流との和になり、両
電流は等しくなる。このことを式に置き換えると、トラ
ンジスタQ11,Q12のベース・エミッタ間電圧をそれぞれV
be11,Vbe12とし、出力電圧Voutの直流成分をVout（DC）
とすると、 （Vcc−Vbe11）/R12＝Io＋（Vout（DC）−Vbe12）/R13 となる。そして、 Vbe11＝Vbe12＝Vbe として、Vout（DC）について解くと、 Vout（DC）＝（R13/R12）Vcc ＋｛１−（R13/R12）｝Vbe−IoR13 となり、ここで、 R13/R12＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2）−IoR13 となる。ここにおいて、 Io＝Vbe/2R13 ……（29） とすれば、Vout（DC）は電源電圧Vccの大きさにかかわ
らず、常にVcc/2となり、電源電圧Vccが低下しても出力
電圧Voutの振幅を効率よくとれるようになるものであ
る。
エミッタ電流が等しくなるように（これは駆動回路の構
成によって変わる）設計するので、トランジスタQ11,Q1
2の各エミッタ電位は等しく、抵抗R11に電流が流れない
ようになる。このため、無信号時には、トランジスタQ1
1のエミッタに流れる電流は、電源ライン29より抵抗R12
を介して流れる電流のみとなり、またトランジスタQ12
のエミッタに流れる電流は第３の定電流源28の出力電流
Ioと出力端（トランジスタQ13,Q14のコレクタ共通接続
点）より抵抗R13を介して流れる電流との和になり、両
電流は等しくなる。このことを式に置き換えると、トラ
ンジスタQ11,Q12のベース・エミッタ間電圧をそれぞれV
be11,Vbe12とし、出力電圧Voutの直流成分をVout（DC）
とすると、 （Vcc−Vbe11）/R12＝Io＋（Vout（DC）−Vbe12）/R13 となる。そして、 Vbe11＝Vbe12＝Vbe として、Vout（DC）について解くと、 Vout（DC）＝（R13/R12）Vcc ＋｛１−（R13/R12）｝Vbe−IoR13 となり、ここで、 R13/R12＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2）−IoR13 となる。ここにおいて、 Io＝Vbe/2R13 ……（29） とすれば、Vout（DC）は電源電圧Vccの大きさにかかわ
らず、常にVcc/2となり、電源電圧Vccが低下しても出力
電圧Voutの振幅を効率よくとれるようになるものであ
る。
また、第３の定電流源28の出力電流Ioを上記Vbeに依存
させるようにすれば、Vout（DC）は温度の変化にも無関
係に、常にVcc/2となる。すなわち、出力電流Ioの実際
の温度特性は、（29）式を温度Ｔで偏微分することで表
わされる。ただし、Vbe及びR13も温度の関数なので、 ∂Io/∂Ｔ＝∂／∂Ｔ・Tbe/2R13 ＝1/2・∂／∂Ｔ・Vbe/R13 ＝1/2｛（1/R13・∂Vbe/∂Ｔ） ＋（Vbe・∂／∂Ｔ・1/R13）｝ ＝1/2（1/R13・∂Vbe/∂Ｔ −Vbe/R132・∂R13/∂Ｔ） ＝1/2R13（∂Vbe/∂Ｔ −Vbe/R13・∂R13/∂Ｔ） ……（30） と表わすことができる。そして、（30）式の両辺をIoで
割ることにより、 1/Io・∂Io/∂Ｔ ＝I/Io・1/2R13（∂Vbe/∂Ｔ−Vbe/R13・∂R13/∂Ｔ） ＝2R13/Vbe・1/2R13（∂Vbe/∂Ｔ−Vbe /R13・∂R13/∂Ｔ） ＝1/Vbe・∂Vbe/∂Ｔ−1/R13・∂R13/∂Ｔ ……（31） となる。
させるようにすれば、Vout（DC）は温度の変化にも無関
係に、常にVcc/2となる。すなわち、出力電流Ioの実際
の温度特性は、（29）式を温度Ｔで偏微分することで表
わされる。ただし、Vbe及びR13も温度の関数なので、 ∂Io/∂Ｔ＝∂／∂Ｔ・Tbe/2R13 ＝1/2・∂／∂Ｔ・Vbe/R13 ＝1/2｛（1/R13・∂Vbe/∂Ｔ） ＋（Vbe・∂／∂Ｔ・1/R13）｝ ＝1/2（1/R13・∂Vbe/∂Ｔ −Vbe/R132・∂R13/∂Ｔ） ＝1/2R13（∂Vbe/∂Ｔ −Vbe/R13・∂R13/∂Ｔ） ……（30） と表わすことができる。そして、（30）式の両辺をIoで
割ることにより、 1/Io・∂Io/∂Ｔ ＝I/Io・1/2R13（∂Vbe/∂Ｔ−Vbe/R13・∂R13/∂Ｔ） ＝2R13/Vbe・1/2R13（∂Vbe/∂Ｔ−Vbe /R13・∂R13/∂Ｔ） ＝1/Vbe・∂Vbe/∂Ｔ−1/R13・∂R13/∂Ｔ ……（31） となる。
（31）式において、左辺は出力電流Ioの温度特性を示
し、右辺第１項目はVbeの温度特性を示し、右辺第２項
目は抵抗R13の温度特性を示している。つまり、これは
トランジスタQ12のベースとエミッタとの間に抵抗を介
在させ、この抵抗を流れる電流によって出力電流が制御
される電流源を上記第３の定電流源28として用いるよう
にすればよいということである。
し、右辺第１項目はVbeの温度特性を示し、右辺第２項
目は抵抗R13の温度特性を示している。つまり、これは
トランジスタQ12のベースとエミッタとの間に抵抗を介
在させ、この抵抗を流れる電流によって出力電流が制御
される電流源を上記第３の定電流源28として用いるよう
にすればよいということである。
第２図は、第１図をより具体的に示したものである。す
なわち、抵抗R14〜R16,トランジスタQ15〜Q19,トランジ
スタQ15,Q16のベース、コレクタ間の各抵抗及び第４の
定電流源33よりなる増幅回路部34と、トランジスタQ20
〜Q24,Q26よりなるドライバー回路部35とが、上記出力
回路31を構成する駆動回路に相当し、トランジスタQ25,
Q27よりなる出力回路部36が上記出力回路31を構成する
トランジスタQ13,Q14に相当するものである。
なわち、抵抗R14〜R16,トランジスタQ15〜Q19,トランジ
スタQ15,Q16のベース、コレクタ間の各抵抗及び第４の
定電流源33よりなる増幅回路部34と、トランジスタQ20
〜Q24,Q26よりなるドライバー回路部35とが、上記出力
回路31を構成する駆動回路に相当し、トランジスタQ25,
Q27よりなる出力回路部36が上記出力回路31を構成する
トランジスタQ13,Q14に相当するものである。
そして、入力差動回路30を構成するトランジスタQ11,Q1
2の出力は、電流として各コレクタから取り出され、抵
抗R14,R15により電圧信号に変換される。一方、トラン
ジスタQ19と抵抗R16には、第４の定電流源33から出力さ
れる定電流が供給されているので、トランジスタQ19の
ベース・コレクタ間電圧は一定に保たれるため、トラン
ジスタQ17,Q18のベース電位は一定となる。
2の出力は、電流として各コレクタから取り出され、抵
抗R14,R15により電圧信号に変換される。一方、トラン
ジスタQ19と抵抗R16には、第４の定電流源33から出力さ
れる定電流が供給されているので、トランジスタQ19の
ベース・コレクタ間電圧は一定に保たれるため、トラン
ジスタQ17,Q18のベース電位は一定となる。
また、トランジスタQ17,Q18は、その各エミッタがそれ
ぞれ抵抗R14,R15に接続されているのでベース接地で動
作していることになり、出力は各コレクタから電流とし
て取り出される。この出力電流は、この段階ではＡ級で
あるが、トランジスタQ15,Q16,Q20,Q21よりなる差動ド
ライバ回路で増幅されることにより、Ｂ級に変換され
る。
ぞれ抵抗R14,R15に接続されているのでベース接地で動
作していることになり、出力は各コレクタから電流とし
て取り出される。この出力電流は、この段階ではＡ級で
あるが、トランジスタQ15,Q16,Q20,Q21よりなる差動ド
ライバ回路で増幅されることにより、Ｂ級に変換され
る。
そして、トランジスタQ20のコレクタから取り出された
出力電流は、トランジスタQ22,Q23よりなるカレントミ
ラー回路で折り返された後、トランジスタQ24,Q25より
なるカレントミラー回路により、そのエミッタ面積比倍
だけ増加されて出力される。また、トランジスタQ21の
コレクタから取り出された出力電流は、トランジスタQ2
6,Q27よりなるカレントミラー回路により、そのエミッ
タ面積比倍だけ増加されて出力される。
出力電流は、トランジスタQ22,Q23よりなるカレントミ
ラー回路で折り返された後、トランジスタQ24,Q25より
なるカレントミラー回路により、そのエミッタ面積比倍
だけ増加されて出力される。また、トランジスタQ21の
コレクタから取り出された出力電流は、トランジスタQ2
6,Q27よりなるカレントミラー回路により、そのエミッ
タ面積比倍だけ増加されて出力される。
今、例えばトランジスタQ12のベース電位が一定のま
ま、トランジスタQ11のベース電位が上昇したとする
と、トランジスタQ11のエミッタ電位も上昇するが、ト
ランジスタQ12のエミッタ電位はそのままなので、トラ
ンジスタQ11のコレクタ電流は減少し、トランジスタQ12
のコレクタ電流は増加することになる。このため、抵抗
R14の電圧降下は減少してトランジスタQ17のエミッタ電
位は低下し、逆に抵抗R15の電圧降下は増加してトラン
ジスタQ18のエミッタ電位は上昇することになる。とこ
ろが、トランジスタQ17,Q18はベース接地で動作してい
るので、トランジスタQ17のコレクタ電流は増加し、ト
ランジスタQ18のコレクタ電流は減少することになる。
ま、トランジスタQ11のベース電位が上昇したとする
と、トランジスタQ11のエミッタ電位も上昇するが、ト
ランジスタQ12のエミッタ電位はそのままなので、トラ
ンジスタQ11のコレクタ電流は減少し、トランジスタQ12
のコレクタ電流は増加することになる。このため、抵抗
R14の電圧降下は減少してトランジスタQ17のエミッタ電
位は低下し、逆に抵抗R15の電圧降下は増加してトラン
ジスタQ18のエミッタ電位は上昇することになる。とこ
ろが、トランジスタQ17,Q18はベース接地で動作してい
るので、トランジスタQ17のコレクタ電流は増加し、ト
ランジスタQ18のコレクタ電流は減少することになる。
一方、トランジスタQ15,Q16は、ベース及びエミッタが
それぞれ共通接続されているので動作電流は常に等し
く、トランジスタQ17の増加したコレクタ電流とトラン
ジスタQ18の減少したコレクタ電流との差電流は、トラ
ンジスタQ15,Q16のベース・コレクタ間の各抵抗に流
れ、トランジスタQ15のコレクタ電位を引き下げ、トラ
ンジスタQ16のコレクタ電位を上昇させるように作用す
る。このことは、トランジスタQ20のベース・エミッタ
間電圧Vbeが減少し、トランジスタQ21のベース・エミッ
タ間電圧Vbeが増加することに等しいので、トランジス
タQ20のコレクタ電流が減少し、トランジスタQ21のコレ
クタ電流が増加することになる。
それぞれ共通接続されているので動作電流は常に等し
く、トランジスタQ17の増加したコレクタ電流とトラン
ジスタQ18の減少したコレクタ電流との差電流は、トラ
ンジスタQ15,Q16のベース・コレクタ間の各抵抗に流
れ、トランジスタQ15のコレクタ電位を引き下げ、トラ
ンジスタQ16のコレクタ電位を上昇させるように作用す
る。このことは、トランジスタQ20のベース・エミッタ
間電圧Vbeが減少し、トランジスタQ21のベース・エミッ
タ間電圧Vbeが増加することに等しいので、トランジス
タQ20のコレクタ電流が減少し、トランジスタQ21のコレ
クタ電流が増加することになる。
このようにトランジスタQ20のコレクタ電流が減少する
ことで、トランジスタQ22,Q23よりなるカレントミラー
回路の折り返し出力電流が減少し、トランジスタQ24,Q2
5よりなるカレントミラー回路のエミッタ面積比倍の折
り返し出力電流も減少する。また、トランジスタQ21の
コレクタ電流が増加することで、トランジスタQ26,Q27
よりなるカレントミラー回路のエミッタ面積比倍の折り
返し出力電流は増加する。このため、トランジスタQ25,
Q27のコレクタ接続点の電位、つまり出力電圧Voutは低
下することになる。
ことで、トランジスタQ22,Q23よりなるカレントミラー
回路の折り返し出力電流が減少し、トランジスタQ24,Q2
5よりなるカレントミラー回路のエミッタ面積比倍の折
り返し出力電流も減少する。また、トランジスタQ21の
コレクタ電流が増加することで、トランジスタQ26,Q27
よりなるカレントミラー回路のエミッタ面積比倍の折り
返し出力電流は増加する。このため、トランジスタQ25,
Q27のコレクタ接続点の電位、つまり出力電圧Voutは低
下することになる。
次に、出力電圧Voutの直流成分Vout（DC）について説明
する。第１図での説明と同様に R13/R12＝1/2 とし、また、 R14＝R15 とすると、トランジスタQ17,Q18のエミッタ電位は等し
いので、抵抗R14,R15の電圧降下は等しいことになっ
て、これにより、トランジスタQ11,Q12のコレクタ電流I
c（Q11）,Ic（Q12）は等しく、 Ic（Q11）＝Ic（Q12） となる。また、トランジスタQ11,Q12のエミッタ電位も
等しいので、抵抗R11には電流が流れず、抵抗R12に流れ
る電流I12は全てトランジスタQ11に流れ、抵抗R13に流
れる電流I13と第３の定電流源28から出力される電流I28
とは全てトランジスタQ12に流れることになり、 I12＝Ic（Q11） I13＋I28＝Ic（Q12） となる。ここで、 I12＝（Vcc−Vbe）/R12 I13＝（Vout（DC）−Vbe）/R13 なので、以上の式より、 （Vcc−Vbe）/R12＝｛（Vout（DC）−Vbe）/R13｝ ＋I28 が得られる。これをVout（DC）について解くと、 Vout（DC）＝｛（R13/R12）Vcc｝＋｛１−（R13/R1
2）｝Vbe −I28・R13 ＝｛（1/2）Vcc｝＋｛（1/2）Vbe｝−I28・R13 となる。そして、第１図のときと同様に、 I28＝Vbe/2R13 とすれば、 Vout（DC）＝（1/2）Vcc となり、直流成分Vout（DC）は電源電圧Vccの大きさに
よらず、常に（1/2）Vccとなる。
する。第１図での説明と同様に R13/R12＝1/2 とし、また、 R14＝R15 とすると、トランジスタQ17,Q18のエミッタ電位は等し
いので、抵抗R14,R15の電圧降下は等しいことになっ
て、これにより、トランジスタQ11,Q12のコレクタ電流I
c（Q11）,Ic（Q12）は等しく、 Ic（Q11）＝Ic（Q12） となる。また、トランジスタQ11,Q12のエミッタ電位も
等しいので、抵抗R11には電流が流れず、抵抗R12に流れ
る電流I12は全てトランジスタQ11に流れ、抵抗R13に流
れる電流I13と第３の定電流源28から出力される電流I28
とは全てトランジスタQ12に流れることになり、 I12＝Ic（Q11） I13＋I28＝Ic（Q12） となる。ここで、 I12＝（Vcc−Vbe）/R12 I13＝（Vout（DC）−Vbe）/R13 なので、以上の式より、 （Vcc−Vbe）/R12＝｛（Vout（DC）−Vbe）/R13｝ ＋I28 が得られる。これをVout（DC）について解くと、 Vout（DC）＝｛（R13/R12）Vcc｝＋｛１−（R13/R1
2）｝Vbe −I28・R13 ＝｛（1/2）Vcc｝＋｛（1/2）Vbe｝−I28・R13 となる。そして、第１図のときと同様に、 I28＝Vbe/2R13 とすれば、 Vout（DC）＝（1/2）Vcc となり、直流成分Vout（DC）は電源電圧Vccの大きさに
よらず、常に（1/2）Vccとなる。
第３図は、第１図に示した実施例の変形例を示すもので
ある。すなわち、前記第３の定電流源28をトランジスタ
Q11のエミッタと接地端との間に介在させ、トランジス
タQ12のエミッタを抵抗R17を介して電源ライン29に接続
するようにしたものである。なお、抵抗R17は、Vout（D
C）がVbeよりも低くなる場合に必要な抵抗で、Vout（D
C）がVbeよりも低くならない場合（最低動作電源電圧Vc
cが2Vbe以上のとき）は必要のないものである。
ある。すなわち、前記第３の定電流源28をトランジスタ
Q11のエミッタと接地端との間に介在させ、トランジス
タQ12のエミッタを抵抗R17を介して電源ライン29に接続
するようにしたものである。なお、抵抗R17は、Vout（D
C）がVbeよりも低くなる場合に必要な抵抗で、Vout（D
C）がVbeよりも低くならない場合（最低動作電源電圧Vc
cが2Vbe以上のとき）は必要のないものである。
第３図に示すような増幅回路において、抵抗R11に流れ
る電流I11（ただし電流の方向はトランジスタQ11のエミ
ッタからトランジスタQ12のエミッタに向かう方向とす
る）、抵抗R12に流れる電流I12（ただし電流の方向は電
源ライン29からトランジスタQ11のエミッタに向かう方
向とする）、抵抗R13に流れる電流I13（ただし電流の方
向は出力側OUTからトランジスタQ12のエミッタに向かう
方向とする）、抵抗R17に流れる電流I17（ただし電流の
方向は電源ライン29からトランジスタQ12のエミッタに
向かう方向とする）は、 I11＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R11 ＝（Vin1−Vin2）/R11 ……（32） I12＝（Vcc−Vbe−Vin1）/R12 ……（33） I13（Vout−Vbe−Vin2）/R13 ……（34） I17（Vcc−Vbe−Vin2）/R17 ……（35） となる。
る電流I11（ただし電流の方向はトランジスタQ11のエミ
ッタからトランジスタQ12のエミッタに向かう方向とす
る）、抵抗R12に流れる電流I12（ただし電流の方向は電
源ライン29からトランジスタQ11のエミッタに向かう方
向とする）、抵抗R13に流れる電流I13（ただし電流の方
向は出力側OUTからトランジスタQ12のエミッタに向かう
方向とする）、抵抗R17に流れる電流I17（ただし電流の
方向は電源ライン29からトランジスタQ12のエミッタに
向かう方向とする）は、 I11＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R11 ＝（Vin1−Vin2）/R11 ……（32） I12＝（Vcc−Vbe−Vin1）/R12 ……（33） I13（Vout−Vbe−Vin2）/R13 ……（34） I17（Vcc−Vbe−Vin2）/R17 ……（35） となる。
また、トランジスタQ11のエミッタにおいてキルヒホッ
フの法則により、 I12＝Ic（Q11）＋I11＋Io ……（36） が成立する。同様に、トランジスタQ12のエミッタにお
いてキルヒホッフの法則により、 I11＋I13＋I17＝Ic（Q12） ……（37） が成立する。さらに、トランジスタQ11,Q12のコレクタ
とトランジスタQ13,Q14との間の駆動回路における増幅
段の利得は十分に高いので、 Ic（Q11）＝Ic（Q12） ……（38） と考えられる。
フの法則により、 I12＝Ic（Q11）＋I11＋Io ……（36） が成立する。同様に、トランジスタQ12のエミッタにお
いてキルヒホッフの法則により、 I11＋I13＋I17＝Ic（Q12） ……（37） が成立する。さらに、トランジスタQ11,Q12のコレクタ
とトランジスタQ13,Q14との間の駆動回路における増幅
段の利得は十分に高いので、 Ic（Q11）＝Ic（Q12） ……（38） と考えられる。
ここで、（36）〜（38）式よりIc（Q11）,Ic（Q12）を
消去して、I11,I12,I13,Ioの関係を求めると、 I12＝（I11＋I13＋I17）＋I11＋Io ＝2I11＋I13＋I17＋Io となるが、この式に（32）〜（35）式を適用すると （Vcc−Vbe−Vin1）/R12 ＝２（Vin1−Vin2）/R11 ＋（Vout−Vbe−Vin2）/R13 ＋（Vcc−Vbe−Vin2）/R17＋Io となる。この式を整理してVoutについて解くと、 Vout＝（R13/R12）（Vcc−Vbe−Vin1） −（2R13/R11）（Vin1−Vin2） −（R13/R17）（Vcc−Vbe−Vin2） −IoR13＋Vin2＋Vbe ＝｛（R13/R12）−（R13/R17）｝Vcc ＋｛１−（R13/R12）＋（R13/R17）｝Vbe −｛（R13/R12）＋（2R13/R11）｝Vin1 ＋｛（2R13/R11）＋（R13/R17）＋１｝Vin2 −IoR13 ……（39） となる。
消去して、I11,I12,I13,Ioの関係を求めると、 I12＝（I11＋I13＋I17）＋I11＋Io ＝2I11＋I13＋I17＋Io となるが、この式に（32）〜（35）式を適用すると （Vcc−Vbe−Vin1）/R12 ＝２（Vin1−Vin2）/R11 ＋（Vout−Vbe−Vin2）/R13 ＋（Vcc−Vbe−Vin2）/R17＋Io となる。この式を整理してVoutについて解くと、 Vout＝（R13/R12）（Vcc−Vbe−Vin1） −（2R13/R11）（Vin1−Vin2） −（R13/R17）（Vcc−Vbe−Vin2） −IoR13＋Vin2＋Vbe ＝｛（R13/R12）−（R13/R17）｝Vcc ＋｛１−（R13/R12）＋（R13/R17）｝Vbe −｛（R13/R12）＋（2R13/R11）｝Vin1 ＋｛（2R13/R11）＋（R13/R17）＋１｝Vin2 −IoR13 ……（39） となる。
ところで、この場合、Voutは出力の変化分のみを表わし
ているため、VCCとVbeは一定と考えて差し支えなく、Io
R13も一定であるので、（39）式からVccがかかる項とVb
eがかかる項とIoR13とを削除すると、 Vout＝−｛（R13/R12）＋（2R13/R11）｝Vin1 ＋｛（2R13/R11）＋（R13/R17）＋１｝Vin2 ……（40） となる。そして、 2R13/R11》１＋（R13/R17）,2R13/R11》R13/R12 という定数設定がなされていると、（40）式は、 Vout＝２（R13/R11）（Vin2−Vin1） ……（41） と表わすことができ、このことは取りも直さず、第３図
に示す回路が差動増幅回路になっていることを示してい
る。
ているため、VCCとVbeは一定と考えて差し支えなく、Io
R13も一定であるので、（39）式からVccがかかる項とVb
eがかかる項とIoR13とを削除すると、 Vout＝−｛（R13/R12）＋（2R13/R11）｝Vin1 ＋｛（2R13/R11）＋（R13/R17）＋１｝Vin2 ……（40） となる。そして、 2R13/R11》１＋（R13/R17）,2R13/R11》R13/R12 という定数設定がなされていると、（40）式は、 Vout＝２（R13/R11）（Vin2−Vin1） ……（41） と表わすことができ、このことは取りも直さず、第３図
に示す回路が差動増幅回路になっていることを示してい
る。
ここで、直流的には、第１図と同様に考えることがで
き、無信号時には、（39）式からVin1がかかる項とVin2
がかかる項とを削除すると、 Vout（DC）＝｛（R13/R12）−（R13/R17）｝Vcc ＋｛１−（R13/R12）＋（R13/R17）｝Vbe −IoR13 ……（42） が成立し、ここで、 （R13/R12）−（R13/R17）＝1/2 とおくと、 Vout（DC）＝（Vcc/2）＋（Vbe/2）−IoR13 となる。ここにおいて、 Io＝Vbe/2R13 ……（43） とすれば、Vout（DC）は電源電圧Vccの大きさにかかわ
らず、常にVcc/2となり、電源電圧Vccが低下しても出力
電圧Voutの振幅を効率よくとれるようになるものであ
る。
き、無信号時には、（39）式からVin1がかかる項とVin2
がかかる項とを削除すると、 Vout（DC）＝｛（R13/R12）−（R13/R17）｝Vcc ＋｛１−（R13/R12）＋（R13/R17）｝Vbe −IoR13 ……（42） が成立し、ここで、 （R13/R12）−（R13/R17）＝1/2 とおくと、 Vout（DC）＝（Vcc/2）＋（Vbe/2）−IoR13 となる。ここにおいて、 Io＝Vbe/2R13 ……（43） とすれば、Vout（DC）は電源電圧Vccの大きさにかかわ
らず、常にVcc/2となり、電源電圧Vccが低下しても出力
電圧Voutの振幅を効率よくとれるようになるものであ
る。
また、第３の定電流源28の出力電流Ioを上記Vbeに依存
させるようにすれば、前述したように全温度範囲でVout
（DC）を電源電圧Vccの1/2にすることができる。なお、
抵抗R17の設定に際しては、（42）式より、 R17≦R13（Vcc−Vbe）／（Vbe−Vout（DC）） ……（4
4） を満足する必要がある。ただし、（44）式でのVccは最
低動作電源電圧であり、Vout（DC）はこのときの出力直
流電圧を表わしている。このため、Vout（DC）がVbeよ
りも低くなる場合は、（44）式を満足しなくてもよいも
のである。
させるようにすれば、前述したように全温度範囲でVout
（DC）を電源電圧Vccの1/2にすることができる。なお、
抵抗R17の設定に際しては、（42）式より、 R17≦R13（Vcc−Vbe）／（Vbe−Vout（DC）） ……（4
4） を満足する必要がある。ただし、（44）式でのVccは最
低動作電源電圧であり、Vout（DC）はこのときの出力直
流電圧を表わしている。このため、Vout（DC）がVbeよ
りも低くなる場合は、（44）式を満足しなくてもよいも
のである。
第４図は、第３図をより具体的にして示したものであ
る。すなわち、第５及び第６の信号源26,27の出力は、P
NP形のトランジスタQ28,Q29を介してトランジスタQ11,Q
12の各ベースに供給されるようになされている。また、
トランジスタQ30,Q31よりなるカレントミラー回路部37
と、トランジスタQ32〜Q34及び第５の定電流源38よりな
るドライバー回路部39とが、上記出力回路31を構成する
駆動回路に相当し、トランジスタQ35,Q36よりなる出力
回路部40が上記出力回路31を構成するトランジスタQ13,
Q14に相当するものである。
る。すなわち、第５及び第６の信号源26,27の出力は、P
NP形のトランジスタQ28,Q29を介してトランジスタQ11,Q
12の各ベースに供給されるようになされている。また、
トランジスタQ30,Q31よりなるカレントミラー回路部37
と、トランジスタQ32〜Q34及び第５の定電流源38よりな
るドライバー回路部39とが、上記出力回路31を構成する
駆動回路に相当し、トランジスタQ35,Q36よりなる出力
回路部40が上記出力回路31を構成するトランジスタQ13,
Q14に相当するものである。
なお、第４図に示されるトランジスタQ11,Q12,Q28,Q29
は、第３図に示したトランジスタQ11,Q12に完全に１対
１に対応しているわけではないが、第４図の方は単に入
力差動回路30がダーリントン接続になっているだけなの
で、実質的には同じと考えて良い。また、第３図では、
トランジスタQ13,Q14のコレクタ同士が接続されている
のに対し、第４図では、トランジスタQ35,Q36のエミッ
タ同士が接続される構成となっているが、いずれもSEPP
（シングル・エンディッド・プッシュプル）出力段のト
ランジスタを構成するものであるから、実質的には同じ
と考えて良い。
は、第３図に示したトランジスタQ11,Q12に完全に１対
１に対応しているわけではないが、第４図の方は単に入
力差動回路30がダーリントン接続になっているだけなの
で、実質的には同じと考えて良い。また、第３図では、
トランジスタQ13,Q14のコレクタ同士が接続されている
のに対し、第４図では、トランジスタQ35,Q36のエミッ
タ同士が接続される構成となっているが、いずれもSEPP
（シングル・エンディッド・プッシュプル）出力段のト
ランジスタを構成するものであるから、実質的には同じ
と考えて良い。
すなわち、ダーリントン接続された入力差動回路30の出
力は、トランジスタQ11,Q12のコレクタから電流として
取り出され、トランジスタQ30,Q31よりなるカレントミ
ラー回路部37に供給された後、トランジスタQ12,Q31の
コレクタ接続点から出力される。そして、この出力電流
は、トランジスタQ32のベースに供給されることで電流
増幅され、そのコレクタから取り出される。トランジス
タQ32の負荷は第５の定電流源38なので、トランジスタQ
32のコレクタ電流の増減により、トランジスタQ35,Q36
のベース電流も変化し、そのエミッタに出力が現われる
ようになる。
力は、トランジスタQ11,Q12のコレクタから電流として
取り出され、トランジスタQ30,Q31よりなるカレントミ
ラー回路部37に供給された後、トランジスタQ12,Q31の
コレクタ接続点から出力される。そして、この出力電流
は、トランジスタQ32のベースに供給されることで電流
増幅され、そのコレクタから取り出される。トランジス
タQ32の負荷は第５の定電流源38なので、トランジスタQ
32のコレクタ電流の増減により、トランジスタQ35,Q36
のベース電流も変化し、そのエミッタに出力が現われる
ようになる。
今、例えばトランジスタQ29のベース電位が一定のま
ま、トランジスタQ28のベース電位が上昇したとする
と、トランジスタQ11のエミッタ電位も上昇するが、ト
ランジスタQ12のエミッタ電位はそのままであるので、
トランジスタQ11のコレクタ電流は減少し、トランジス
タQ12のコレクタ電流は増加することになる。そして、
トランジスタQ11のコレクタ電流は、トランジスタQ30,Q
31よりなるカレントミラー回路部37で折り返されるの
で、トランジスタQ31のコレクタ電流は減少することに
なる。
ま、トランジスタQ28のベース電位が上昇したとする
と、トランジスタQ11のエミッタ電位も上昇するが、ト
ランジスタQ12のエミッタ電位はそのままであるので、
トランジスタQ11のコレクタ電流は減少し、トランジス
タQ12のコレクタ電流は増加することになる。そして、
トランジスタQ11のコレクタ電流は、トランジスタQ30,Q
31よりなるカレントミラー回路部37で折り返されるの
で、トランジスタQ31のコレクタ電流は減少することに
なる。
また、トランジスタQ12のコレクタ電流は増加するの
で、トランジスタQ32のベース電流が増加し、トランジ
スタQ32のコレクタ電流も増加する。また、第５の定電
流源38の出力電流値は一定であるので、トランジスタQ3
2のコレクタ電流が増加すると、トランジスタQ36のベー
ス電流は増加する方向に働き、トランジスタQ35のベー
ス電流は減少する方向に働くことになる。このため、ト
ランジスタQ35,Q36のエミッタ接続点の電位、つまり出
力電圧Voutは低下することになる。
で、トランジスタQ32のベース電流が増加し、トランジ
スタQ32のコレクタ電流も増加する。また、第５の定電
流源38の出力電流値は一定であるので、トランジスタQ3
2のコレクタ電流が増加すると、トランジスタQ36のベー
ス電流は増加する方向に働き、トランジスタQ35のベー
ス電流は減少する方向に働くことになる。このため、ト
ランジスタQ35,Q36のエミッタ接続点の電位、つまり出
力電圧Voutは低下することになる。
次に、出力電圧Voutの直流成分Vout（DC）について説明
する、第３図での説明と同様に R13/R12＝1/2 とし、また、トランジスタQ30,Q31のカレントミラーの
比が1:1とすると、トランジスタQ11,Q12のコレクタ電流
Ic（Q11）,Ic（Q12）は等しく、 Ic（Q11）＝Ic（Q12） となる。また、トランジスタQ11,Q12のエミッタ電位も
等しいので、抵抗R11には電流が流れず、抵抗R12に流れ
る電流I12は全てトランジスタQ11と第３の定電流源28と
に流れ、抵抗R13に流れる電流I13は全てトランジスタQ1
2に流れることになり、 I12＝Ic（Q11）＋I28 I13＝Ic（Q12） となる。ここで、 I12＝（Vcc−2Vbe）/R12 I13＝（Vout（DC）−2Vbe）/R13 なので、以上の式より、 ｛（Vcc−2Vbe）/R12｝−I28＝（Vout（DC） −2Vbe）/R13 が得られる。これをVout（DC）について解くと、 Vout（DC）＝｛（R13/R12）Vcc｝＋２｛１ −（R13/R12）｝Vbe −I28・R13 ＝｛（1/2）Vcc｝＋Vbe−I28・R13 となる。そして、 I28＝Vbe/R13 とすれば（第３図のときの式と異なるのは、入力差動回
路30がダーリントン構成になっているので、トランジス
タQ11,Q12のエミッタ電位が2Vbeになっているため）、 Vout（DC）＝（1/2）Vcc となり、直流成分Vout（DC）は電源電圧Vccの大きさに
よらず、常に（1/2）Vccとなる。
する、第３図での説明と同様に R13/R12＝1/2 とし、また、トランジスタQ30,Q31のカレントミラーの
比が1:1とすると、トランジスタQ11,Q12のコレクタ電流
Ic（Q11）,Ic（Q12）は等しく、 Ic（Q11）＝Ic（Q12） となる。また、トランジスタQ11,Q12のエミッタ電位も
等しいので、抵抗R11には電流が流れず、抵抗R12に流れ
る電流I12は全てトランジスタQ11と第３の定電流源28と
に流れ、抵抗R13に流れる電流I13は全てトランジスタQ1
2に流れることになり、 I12＝Ic（Q11）＋I28 I13＝Ic（Q12） となる。ここで、 I12＝（Vcc−2Vbe）/R12 I13＝（Vout（DC）−2Vbe）/R13 なので、以上の式より、 ｛（Vcc−2Vbe）/R12｝−I28＝（Vout（DC） −2Vbe）/R13 が得られる。これをVout（DC）について解くと、 Vout（DC）＝｛（R13/R12）Vcc｝＋２｛１ −（R13/R12）｝Vbe −I28・R13 ＝｛（1/2）Vcc｝＋Vbe−I28・R13 となる。そして、 I28＝Vbe/R13 とすれば（第３図のときの式と異なるのは、入力差動回
路30がダーリントン構成になっているので、トランジス
タQ11,Q12のエミッタ電位が2Vbeになっているため）、 Vout（DC）＝（1/2）Vcc となり、直流成分Vout（DC）は電源電圧Vccの大きさに
よらず、常に（1/2）Vccとなる。
次に、第５図は、この発明の他の実施例を示すものであ
る。すなわち、図中Q37,Q38はPNP形のトランジスタで、
各ベースはそれぞれ第７及び第８の信号源41,42を介し
て接地されている。これらトランジスタQ37,Q38の各エ
ミッタ間には、抵抗R18が介挿接続されており、該抵抗R
18と各トランジスタQ37,Q38のエミッタとの各接続点
は、それぞれ第６及び第７の定電流源43,44を介して電
源電圧Vccの印加された電源ライン45に接続されてい
る。そして、上記トランジスタQ37,Q38,抵抗R18及び第
6,第７の定電流源43,44よりなる回路が、入力差動回路4
6を構成するものである。
る。すなわち、図中Q37,Q38はPNP形のトランジスタで、
各ベースはそれぞれ第７及び第８の信号源41,42を介し
て接地されている。これらトランジスタQ37,Q38の各エ
ミッタ間には、抵抗R18が介挿接続されており、該抵抗R
18と各トランジスタQ37,Q38のエミッタとの各接続点
は、それぞれ第６及び第７の定電流源43,44を介して電
源電圧Vccの印加された電源ライン45に接続されてい
る。そして、上記トランジスタQ37,Q38,抵抗R18及び第
6,第７の定電流源43,44よりなる回路が、入力差動回路4
6を構成するものである。
ここで、上記トランジスタQ37,Q38の各コレクタは、駆
動回路とPNP形の出力段トランジスタQ39及びNPN形の出
力段トランジスタQ40とよりなる出力回路47に接続され
ている。この出力回路47は、トランジスタQ39,Q40の各
エミッタを電源ライン45及び接地端にそれぞれ接続し、
各コレクタを共通接続してその接続点から出力信号を得
るようにしたものである。そして、このトランジスタQ3
9,Q40のコレクタ共通接続点は、抵抗R19よりなる帰還回
路48を介して、上記トランジスタQ38のエミッタ，抵抗R
18及び第７の定電流源44の共通接続点に接続されてい
る。
動回路とPNP形の出力段トランジスタQ39及びNPN形の出
力段トランジスタQ40とよりなる出力回路47に接続され
ている。この出力回路47は、トランジスタQ39,Q40の各
エミッタを電源ライン45及び接地端にそれぞれ接続し、
各コレクタを共通接続してその接続点から出力信号を得
るようにしたものである。そして、このトランジスタQ3
9,Q40のコレクタ共通接続点は、抵抗R19よりなる帰還回
路48を介して、上記トランジスタQ38のエミッタ，抵抗R
18及び第７の定電流源44の共通接続点に接続されてい
る。
また、上記抵抗R19とトランジスタQ38のエミッタとの接
続点は、第８の定電流源49を介して上記電源ライン45に
接続されるとともに、NPN形のトランジスタQ41のコレク
タに接続されている。このトランジスタQ41のエミッタ
は接地され、ベースは他のNPN形のトランジスタQ42のベ
ースに接続されている。ここで、このトランジスタQ42
は、そのベースとコレクタとが接続されてダイオード構
成となされており、そのエミッタは接地され、コレクタ
は抵抗R20を介して上記電源ライン45に接続されてい
る。そして、上記トランジスタQ41,Q42,抵抗R20及び第
８の定電流源49よりなる回路が、カレントミラー回路50
を構成し、特に、第８の定電流源49の出力電流は、出力
電圧Voutの直流電位Vout（DC）を決定する作用を行なう
ものである。
続点は、第８の定電流源49を介して上記電源ライン45に
接続されるとともに、NPN形のトランジスタQ41のコレク
タに接続されている。このトランジスタQ41のエミッタ
は接地され、ベースは他のNPN形のトランジスタQ42のベ
ースに接続されている。ここで、このトランジスタQ42
は、そのベースとコレクタとが接続されてダイオード構
成となされており、そのエミッタは接地され、コレクタ
は抵抗R20を介して上記電源ライン45に接続されてい
る。そして、上記トランジスタQ41,Q42,抵抗R20及び第
８の定電流源49よりなる回路が、カレントミラー回路50
を構成し、特に、第８の定電流源49の出力電流は、出力
電圧Voutの直流電位Vout（DC）を決定する作用を行なう
ものである。
上記のような構成において、抵抗R18に流れる電流I18
（ただし電流の方向はトランジスタQ37のエミッタから
トランジスタQ38のエミッタに向かう方向とする）、抵
抗R19に流れる電流I19（ただし電流の方向は出力側OUT
からトランジスタQ38のエミッタに向かう方向とす
る）、抵抗R20に流れる電流I20（ただし電流の方向は電
源ライン45からトランジスタQ42のベース・コレクタに
向かう方向とする）は、出力電圧をVout、トランジスタ
Q42のコレクタ電流をIc（Q42）とし、それぞれのトラン
ジスタQ37〜Q42のベースエミッタ間電圧Vbeが等しいも
のとすると、 I18＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R18 ＝（Vin1−Vin2）/R18 ……（45） I19＝（Vout−Vbe−Vin2）/R19 ……（46） I20＝Ic（Q42）＝（Vcc−Vbe）/R20 ……（47） となる。
（ただし電流の方向はトランジスタQ37のエミッタから
トランジスタQ38のエミッタに向かう方向とする）、抵
抗R19に流れる電流I19（ただし電流の方向は出力側OUT
からトランジスタQ38のエミッタに向かう方向とす
る）、抵抗R20に流れる電流I20（ただし電流の方向は電
源ライン45からトランジスタQ42のベース・コレクタに
向かう方向とする）は、出力電圧をVout、トランジスタ
Q42のコレクタ電流をIc（Q42）とし、それぞれのトラン
ジスタQ37〜Q42のベースエミッタ間電圧Vbeが等しいも
のとすると、 I18＝｛（Vin1＋Vbe）−（Vin2＋Vbe）｝/R18 ＝（Vin1−Vin2）/R18 ……（45） I19＝（Vout−Vbe−Vin2）/R19 ……（46） I20＝Ic（Q42）＝（Vcc−Vbe）/R20 ……（47） となる。
ここで、トランジスタQ41,Q42は、1:1のカレントミラー
を構成しているので、トランジスタQ41のコレクタ電流I
c（Q41）は、 Ic（Q41）＝Ic（Q42） ……（48） である。また、第６及び第７の定電流源43,44を流れる
電流をそれぞれI1,I2、トランジスタQ37のコレクタ電流
をIc（Q37）とすると、そのエミッタにおいてキルヒホ
ッフの法則により、 I1＝Ic（Q37）＋I18 ……（49） が成立する。同様に、トランジスタQ38のコレクタ電流
をIc（Q38）とすると、そのエミッタにおいてキルヒホ
ッフの法則により、 I2＋I3＋I18＋I19＝Ic（Q38）＋Ic（Q41） ……（50） が成立する。さらに、トランジスタQ37,Q38のコレクタ
とトランジスタQ39,Q40との間の駆動回路における増幅
段の利得は十分に高いので、 Ic（Q37）＝Ic（Q38） ……（51） と考えられ、また、一般的にI1とI2とは等しく設定され
るので、 I1＝I2 ……（52） である。
を構成しているので、トランジスタQ41のコレクタ電流I
c（Q41）は、 Ic（Q41）＝Ic（Q42） ……（48） である。また、第６及び第７の定電流源43,44を流れる
電流をそれぞれI1,I2、トランジスタQ37のコレクタ電流
をIc（Q37）とすると、そのエミッタにおいてキルヒホ
ッフの法則により、 I1＝Ic（Q37）＋I18 ……（49） が成立する。同様に、トランジスタQ38のコレクタ電流
をIc（Q38）とすると、そのエミッタにおいてキルヒホ
ッフの法則により、 I2＋I3＋I18＋I19＝Ic（Q38）＋Ic（Q41） ……（50） が成立する。さらに、トランジスタQ37,Q38のコレクタ
とトランジスタQ39,Q40との間の駆動回路における増幅
段の利得は十分に高いので、 Ic（Q37）＝Ic（Q38） ……（51） と考えられ、また、一般的にI1とI2とは等しく設定され
るので、 I1＝I2 ……（52） である。
ここで、第８の定電流源49に流れる電流をI3とし、（4
9）〜（52）式よりI1,I2,Ic（Q37）,Ic（Q38）を消去し
てI18,I19,Ic（Q41）の関係を求めると、 （Ic（Q37）＋I18）＋I3＋I18＋I19＝Ic（Q37） ＋Ic（Q41） ∴I3＋2I18＋I19＝Ic（Q41） となるが、この式に（47），（48）式を適用すると I3＋2I18＋I19＝（Vcc−Vbe）/R20 となる。この式に（46），（47）式を代入すると I3＋２（Vin1−Vin2）/R18＋（Vout−Vbe−Vin2）/R19 ＝（Vcc−Vbe）/R20 となるが、この式を整理してVoutについて解くと、 Vout＝（R19/R20）（Vcc−Vbe）−13R19 −（2R19/R18）（Vin1−Vin2） ＋Vbe−Vin2 ＝（R19/R20）Vcc＋｛１−（R19/R20）｝Vbe−13R19 −（2R19/R18）Vin1 ＋｛１＋（R19/R18）｝Vin2 ……（53） となる。
9）〜（52）式よりI1,I2,Ic（Q37）,Ic（Q38）を消去し
てI18,I19,Ic（Q41）の関係を求めると、 （Ic（Q37）＋I18）＋I3＋I18＋I19＝Ic（Q37） ＋Ic（Q41） ∴I3＋2I18＋I19＝Ic（Q41） となるが、この式に（47），（48）式を適用すると I3＋2I18＋I19＝（Vcc−Vbe）/R20 となる。この式に（46），（47）式を代入すると I3＋２（Vin1−Vin2）/R18＋（Vout−Vbe−Vin2）/R19 ＝（Vcc−Vbe）/R20 となるが、この式を整理してVoutについて解くと、 Vout＝（R19/R20）（Vcc−Vbe）−13R19 −（2R19/R18）（Vin1−Vin2） ＋Vbe−Vin2 ＝（R19/R20）Vcc＋｛１−（R19/R20）｝Vbe−13R19 −（2R19/R18）Vin1 ＋｛１＋（R19/R18）｝Vin2 ……（53） となる。
ところで、この場合、Voutは出力の変化分のみを表わし
ているため、VCCとVbeは一定と考えて差し支えなく、I3
R19も一定であるので、（53）式からVccがかかる項とVb
eがかかる項とI3R19とを削除すると、 Vout＝−（2R19/R18）Vin1 ＋｛１＋（R19/R18）｝Vin2 ……（54） となる。そして、 R19/R18》１ という定数設定がなされていると、（54）式は、 Vout＝２（R19/R18）（Vin2−Vin1） ……（55） と表わすことができ、このことは取りも直さず、第５図
に示す回路が差動増幅回路になっていることを示してい
る。
ているため、VCCとVbeは一定と考えて差し支えなく、I3
R19も一定であるので、（53）式からVccがかかる項とVb
eがかかる項とI3R19とを削除すると、 Vout＝−（2R19/R18）Vin1 ＋｛１＋（R19/R18）｝Vin2 ……（54） となる。そして、 R19/R18》１ という定数設定がなされていると、（54）式は、 Vout＝２（R19/R18）（Vin2−Vin1） ……（55） と表わすことができ、このことは取りも直さず、第５図
に示す回路が差動増幅回路になっていることを示してい
る。
また、通常、無信号時には、トランジスタQ37,Q38の各
エミッタ電流が等しくなるように（これは駆動回路の構
成によって変わる）設計するので、トランジスタQ37,Q3
8の各エミッタ電位は等しく、抵抗R18に電流が流れない
ようになる。このため、無信号時における出力電圧Vout
の直流成分Vout（DC）は、上記（53）式から変化成分で
あるVin1,Vin2のかかる項を削除して、 Vout（DC）＝（R19/R20）Vcc＋｛１−（R19 /R20）｝Vbe−I3R19 となる。ここで、 R19/R20＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2）−I3R19 となる。ここにおいて、 I3＝Vbe/2R19 とすれば、Vout（DC）は電源電圧Vccの大きさにかかわ
らず、常にVcc/2となり、電源電圧Vccが低下しても出力
電圧Voutの振幅を効率よくとれるようになるものであ
る。
エミッタ電流が等しくなるように（これは駆動回路の構
成によって変わる）設計するので、トランジスタQ37,Q3
8の各エミッタ電位は等しく、抵抗R18に電流が流れない
ようになる。このため、無信号時における出力電圧Vout
の直流成分Vout（DC）は、上記（53）式から変化成分で
あるVin1,Vin2のかかる項を削除して、 Vout（DC）＝（R19/R20）Vcc＋｛１−（R19 /R20）｝Vbe−I3R19 となる。ここで、 R19/R20＝1/2 に設定すると、 Vout（DC）＝（Vcc/2）＋（Vbe/2）−I3R19 となる。ここにおいて、 I3＝Vbe/2R19 とすれば、Vout（DC）は電源電圧Vccの大きさにかかわ
らず、常にVcc/2となり、電源電圧Vccが低下しても出力
電圧Voutの振幅を効率よくとれるようになるものであ
る。
ここで、第５図に示す実施例においても、第１図に示し
た実施例と同様に、第７の定電流源44の出力電流I2を上
記Vbeに依存させるようにすれば、Vout（DC）は温度の
変化にも無関係に、常にVcc/2となる。すなわち、出力
電流I2の実際の温度特性は、先に出力電流Ioを温度Ｔで
偏微分して表わしたのと同様に、 ∂I2/∂Ｔ＝1/2R19（∂Vbe/∂Ｔ −Vbe/R19・∂R19/∂Ｔ） と表わすことができ、この式の両辺をI3で割ることによ
り、 1/I2・∂I2/∂Ｔ ＝1/Vbe・∂Vbe/∂Ｔ−1/R19・∂R19/∂Ｔ ……（56） となる。
た実施例と同様に、第７の定電流源44の出力電流I2を上
記Vbeに依存させるようにすれば、Vout（DC）は温度の
変化にも無関係に、常にVcc/2となる。すなわち、出力
電流I2の実際の温度特性は、先に出力電流Ioを温度Ｔで
偏微分して表わしたのと同様に、 ∂I2/∂Ｔ＝1/2R19（∂Vbe/∂Ｔ −Vbe/R19・∂R19/∂Ｔ） と表わすことができ、この式の両辺をI3で割ることによ
り、 1/I2・∂I2/∂Ｔ ＝1/Vbe・∂Vbe/∂Ｔ−1/R19・∂R19/∂Ｔ ……（56） となる。
（56）式において、左辺は出力電流I2の温度特性を示
し、右辺第１項目はVbeの温度特性を示し、右辺第２項
目は抵抗R19の温度特性を示している。つまり、これは
トランジスタQ38のベースとエミッタとの間に抵抗を介
在させ、この抵抗を流れる電流によって出力電流が制御
される電流源を上記第７の定電流源44として用いるよう
にすればよいということである。
し、右辺第１項目はVbeの温度特性を示し、右辺第２項
目は抵抗R19の温度特性を示している。つまり、これは
トランジスタQ38のベースとエミッタとの間に抵抗を介
在させ、この抵抗を流れる電流によって出力電流が制御
される電流源を上記第７の定電流源44として用いるよう
にすればよいということである。
また、第５図に示す実施例では、これまで説明してきた
ように、３つの定電流源43,44,49を用いて、第６の定電
流源43の出力電流I1と第７の定電流源44の出力電流I2と
が等しいとして考えてきたが、第８の定電流源49は第７
の定電流源44と並列に入っていることから、ひとつにま
とめることもできる。それを回路に表わすと第５図から
第８の定電流源49を取り去った形になるが、その場合は
第７の定電流源44の出力電流I2は、 I2＝I1＋（Vbe/2R19） に設定すればよい。すなわち、換言すれば、第６及び第
７の定電流源43,44の出力電流I1,I2を、I2の方がVbe/2R
19だけI1よりも大きい値に設定すればよいということで
ある。
ように、３つの定電流源43,44,49を用いて、第６の定電
流源43の出力電流I1と第７の定電流源44の出力電流I2と
が等しいとして考えてきたが、第８の定電流源49は第７
の定電流源44と並列に入っていることから、ひとつにま
とめることもできる。それを回路に表わすと第５図から
第８の定電流源49を取り去った形になるが、その場合は
第７の定電流源44の出力電流I2は、 I2＝I1＋（Vbe/2R19） に設定すればよい。すなわち、換言すれば、第６及び第
７の定電流源43,44の出力電流I1,I2を、I2の方がVbe/2R
19だけI1よりも大きい値に設定すればよいということで
ある。
第６図は、第５図をより具体的にして示したものであ
る。すなわち、抵抗R21〜R23,トランジスタQ43〜Q47,ト
ランジスタQ43,Q44のベース・コレクタ間の各抵抗及び
第９の定電流源51よりなる増幅回路部52と、トランジス
タQ48〜Q52,Q54よりなるドライバー回路部53とが、上記
出力回路47を構成する駆動回路に相当し、トランジスタ
Q53,Q55よりなる出力回路部54が上記出力回路47を構成
するトランジスタQ39,Q40に相当するものである。
る。すなわち、抵抗R21〜R23,トランジスタQ43〜Q47,ト
ランジスタQ43,Q44のベース・コレクタ間の各抵抗及び
第９の定電流源51よりなる増幅回路部52と、トランジス
タQ48〜Q52,Q54よりなるドライバー回路部53とが、上記
出力回路47を構成する駆動回路に相当し、トランジスタ
Q53,Q55よりなる出力回路部54が上記出力回路47を構成
するトランジスタQ39,Q40に相当するものである。
そして、入力差動回路46を構成するトランジスタQ37,Q3
8の出力は、電流として各コレクタから取り出され、抵
抗R21,R22により電圧信号に変換される。一方、トラン
ジスタQ47と抵抗R23には、第９の定電流源51から出力さ
れる定電流が供給されているので、トランジスタQ47の
ベース・コレクタ間電圧は一定に保たれるため、トラン
ジスタQ45,Q46のベース電位は一定となる。
8の出力は、電流として各コレクタから取り出され、抵
抗R21,R22により電圧信号に変換される。一方、トラン
ジスタQ47と抵抗R23には、第９の定電流源51から出力さ
れる定電流が供給されているので、トランジスタQ47の
ベース・コレクタ間電圧は一定に保たれるため、トラン
ジスタQ45,Q46のベース電位は一定となる。
また、トランジスタQ45,Q46は、その各エミッタがそれ
ぞれ抵抗R21,R22に接続されているのでベース接地で動
作していることになり、出力は各コレクタから電流とし
て取り出される。この出力電流は、この段階ではＡ級で
あるが、トランジスタQ43,Q44,Q48,Q49よりなる差動ド
ライバ回路で増幅されることにより、Ｂ級に変換され
る。
ぞれ抵抗R21,R22に接続されているのでベース接地で動
作していることになり、出力は各コレクタから電流とし
て取り出される。この出力電流は、この段階ではＡ級で
あるが、トランジスタQ43,Q44,Q48,Q49よりなる差動ド
ライバ回路で増幅されることにより、Ｂ級に変換され
る。
そして、トランジスタQ48のコレクタから取り出された
出力電流は、トランジスタQ50,Q51よりなるカレントミ
ラー回路で折り返された後、トランジスタQ52,Q53より
なるカレントミラー回路により、そのエミッタ面積比倍
だけ増加されて出力される。また、トランジスタQ49の
コレクタから取り出された出力電流は、トランジスタQ5
4,Q55よりなるカレントミラー回路により、そのエミッ
タ面積比倍だけ増加されて出力される。
出力電流は、トランジスタQ50,Q51よりなるカレントミ
ラー回路で折り返された後、トランジスタQ52,Q53より
なるカレントミラー回路により、そのエミッタ面積比倍
だけ増加されて出力される。また、トランジスタQ49の
コレクタから取り出された出力電流は、トランジスタQ5
4,Q55よりなるカレントミラー回路により、そのエミッ
タ面積比倍だけ増加されて出力される。
今、例えばトランジスタQ38のベース電位が一定のま
ま、トランジスタQ37のベース電位が上昇したとする
と、トランジスタQ37のエミッタ電位も上昇するが、ト
ランジスタQ38のエミッタ電位はそのままなので、トラ
ンジスタQ37のコレクタ電流は減少し、トランジスタQ38
のコレクタ電流は増加することになる。このため、抵抗
R21の電圧降下は減少してトランジスタQ45のエミッタ電
位は低下し、逆に抵抗R22の電圧降下は増加してトラン
ジスタQ46のエミッタ電位は上昇することになる。とこ
ろが、トランジスタQ45,Q46はベース接地で動作してい
るので、トランジスタQ45のコレクタ電流は増加し、ト
ランジスタQ46のコレクタ電流は減少することになる。
ま、トランジスタQ37のベース電位が上昇したとする
と、トランジスタQ37のエミッタ電位も上昇するが、ト
ランジスタQ38のエミッタ電位はそのままなので、トラ
ンジスタQ37のコレクタ電流は減少し、トランジスタQ38
のコレクタ電流は増加することになる。このため、抵抗
R21の電圧降下は減少してトランジスタQ45のエミッタ電
位は低下し、逆に抵抗R22の電圧降下は増加してトラン
ジスタQ46のエミッタ電位は上昇することになる。とこ
ろが、トランジスタQ45,Q46はベース接地で動作してい
るので、トランジスタQ45のコレクタ電流は増加し、ト
ランジスタQ46のコレクタ電流は減少することになる。
一方、トランジスタQ43,Q44は、ベース及びエミッタが
それぞれ共通接続されているので動作電流は常に等し
く、トランジスタQ45の増加したコレクタ電流とトラン
ジスタQ46の減少したコレクタ電流との差電流は、トラ
ンジスタQ43,Q44のベース・コレクタ間の各抵抗に流
れ、トランジスタQ43のコレクタ電位を引き下げ、トラ
ンジスタQ44のコレクタ電位を上昇させるように作用す
る。このことは、トランジスタQ48のベース・エミッタ
間電圧Vbeが減少し、トランジスタQ49のベース・エミッ
タ間電圧Vbeが増加することに等しいので、トランジス
タQ48のコレクタ電流が減少し、トランジスタQ49のコレ
クタ電流が増加することになる。
それぞれ共通接続されているので動作電流は常に等し
く、トランジスタQ45の増加したコレクタ電流とトラン
ジスタQ46の減少したコレクタ電流との差電流は、トラ
ンジスタQ43,Q44のベース・コレクタ間の各抵抗に流
れ、トランジスタQ43のコレクタ電位を引き下げ、トラ
ンジスタQ44のコレクタ電位を上昇させるように作用す
る。このことは、トランジスタQ48のベース・エミッタ
間電圧Vbeが減少し、トランジスタQ49のベース・エミッ
タ間電圧Vbeが増加することに等しいので、トランジス
タQ48のコレクタ電流が減少し、トランジスタQ49のコレ
クタ電流が増加することになる。
このようにトランジスタQ48のコレクタ電流が減少する
ことで、トランジスタQ50,Q51よりなるカレントミラー
回路の折り返し出力電流が減少し、トランジスタQ52,Q5
3よりなるカレントミラー回路のエミッタ面積比倍の折
り返し出力電流も減少する。また、トランジスタQ49の
コレクタ電流が増加することで、トランジスタQ54,Q55
よりなるカレントミラー回路のエミッタ面積比倍の折り
返し出力電流は増加する。このため、トランジスタQ53,
Q55のコレクタ接続点の電位、つまり出力電圧Voutは低
下することになる。
ことで、トランジスタQ50,Q51よりなるカレントミラー
回路の折り返し出力電流が減少し、トランジスタQ52,Q5
3よりなるカレントミラー回路のエミッタ面積比倍の折
り返し出力電流も減少する。また、トランジスタQ49の
コレクタ電流が増加することで、トランジスタQ54,Q55
よりなるカレントミラー回路のエミッタ面積比倍の折り
返し出力電流は増加する。このため、トランジスタQ53,
Q55のコレクタ接続点の電位、つまり出力電圧Voutは低
下することになる。
次に、出力電圧Voutの直流成分Vout（DC）について説明
する。第５図での説明と同様に R19/R20＝1/2 とし、また、 R21＝R22 とすると、トランジスタQ45,Q46のエミッタ電位は等し
いので、抵抗R21,R22の電圧降下は等しいことになっ
て、これにより、トランジスタQ37,Q38のコレクタ電流I
c（Q37）,Ic（Q38）は等しく、 Ic（Q37）＝Ic（Q38） となる。また、トランジスタQ37,Q38のエミッタ電位も
等しいので、抵抗R18には電流が流れず、第６の定電流
源43から出力される定電流I1は全てトランジタQ37に流
れ、抵抗R19に流れる電流I19と第７の定電流源44から出
力される定電流I2とは全てトランジスタQ38,Q41に流れ
ることになり、 I1＝Ic（Q37） I2＋I19＝Ic（Q38）＋Ic（Q41） となる。ここで、 I19＝（Vout（DC）−Vbe）/R19） Ic（Q41）＝Ic（Q42）＝（Vcc−Vbe）/R20 なので、以上の式より、 I1＝I2＋｛（Vout（DC）−Vbe）/R19｝−｛（Vcc −Vbe）/R20｝ が得られる。これをVout（DC）について解くと、 Vout（DC）＝｛（R19/R20）Vcc｝＋｛１−（R19 /R20）｝Vbe ＋（I1−I2）R19 ＝｛（1/2）Vcc｝＋｛（1/2）Vbe｝ ＋（I1−I2）R19 となる。そして、 I2＝（Vbe/2R19）＋I1 とすれば、 Vout（DC）＝（1/2）Vcc となり、直流成分Vout（DC）は電源電圧Vccの大きさに
よらず、常に（1/2）Vccとなる。
する。第５図での説明と同様に R19/R20＝1/2 とし、また、 R21＝R22 とすると、トランジスタQ45,Q46のエミッタ電位は等し
いので、抵抗R21,R22の電圧降下は等しいことになっ
て、これにより、トランジスタQ37,Q38のコレクタ電流I
c（Q37）,Ic（Q38）は等しく、 Ic（Q37）＝Ic（Q38） となる。また、トランジスタQ37,Q38のエミッタ電位も
等しいので、抵抗R18には電流が流れず、第６の定電流
源43から出力される定電流I1は全てトランジタQ37に流
れ、抵抗R19に流れる電流I19と第７の定電流源44から出
力される定電流I2とは全てトランジスタQ38,Q41に流れ
ることになり、 I1＝Ic（Q37） I2＋I19＝Ic（Q38）＋Ic（Q41） となる。ここで、 I19＝（Vout（DC）−Vbe）/R19） Ic（Q41）＝Ic（Q42）＝（Vcc−Vbe）/R20 なので、以上の式より、 I1＝I2＋｛（Vout（DC）−Vbe）/R19｝−｛（Vcc −Vbe）/R20｝ が得られる。これをVout（DC）について解くと、 Vout（DC）＝｛（R19/R20）Vcc｝＋｛１−（R19 /R20）｝Vbe ＋（I1−I2）R19 ＝｛（1/2）Vcc｝＋｛（1/2）Vbe｝ ＋（I1−I2）R19 となる。そして、 I2＝（Vbe/2R19）＋I1 とすれば、 Vout（DC）＝（1/2）Vcc となり、直流成分Vout（DC）は電源電圧Vccの大きさに
よらず、常に（1/2）Vccとなる。
第７図は、第５図をより具体的にした他の例を示すもの
である。すなわち、第７及び第８の信号源41,42の出力
は、PNP形のトランジスタQ56,Q57を介してトランジスタ
Q37,Q38の各ベースに供給されるようになされている。
また、トランジスタQ58,Q59よりなるカレントミラー回
路部55と、り出され、トランジスタQ60〜Q62及び第10の
定電流源56よりなるドライバー回路部57とが、上記出力
回路47を構成する駆動回路に相当し、トランジスタQ63,
Q64よりなる出力回路部58が上記出力回路47を構成する
トランジスタQ39,Q40に相当するものである。
である。すなわち、第７及び第８の信号源41,42の出力
は、PNP形のトランジスタQ56,Q57を介してトランジスタ
Q37,Q38の各ベースに供給されるようになされている。
また、トランジスタQ58,Q59よりなるカレントミラー回
路部55と、り出され、トランジスタQ60〜Q62及び第10の
定電流源56よりなるドライバー回路部57とが、上記出力
回路47を構成する駆動回路に相当し、トランジスタQ63,
Q64よりなる出力回路部58が上記出力回路47を構成する
トランジスタQ39,Q40に相当するものである。
なお、第７図に示されるトランジスタQ37,Q38,Q56,Q57
は、第５図に示したトランジスタQ37,Q38に完全に１対
１に対応しているわけではないが、第７図の方は単に入
力差動回路46がダーリントン接続になっているだけなの
で、実質的には同じと考えて良い。また、第５図では、
トランジスタQ39,Q40のコレクタ同士が接続されている
のに対し、第７図では、トランジスタQ63,Q64のエミッ
タ同士が接続される構成となっているが、いずれもSEPP
出力段のトランジスタを構成するものであるから、実質
的には同じと考えて良い。
は、第５図に示したトランジスタQ37,Q38に完全に１対
１に対応しているわけではないが、第７図の方は単に入
力差動回路46がダーリントン接続になっているだけなの
で、実質的には同じと考えて良い。また、第５図では、
トランジスタQ39,Q40のコレクタ同士が接続されている
のに対し、第７図では、トランジスタQ63,Q64のエミッ
タ同士が接続される構成となっているが、いずれもSEPP
出力段のトランジスタを構成するものであるから、実質
的には同じと考えて良い。
すなわち、ダーリントン接続された入力差動回路46の出
力は、トランジスタQ37,Q38のコレクタから電流として
取り出され、トランジスタQ58,Q59よりなるカレントミ
ラー回路部55に供給された後、トランジスタQ38,Q59の
コレクタ接続点から出力される。そして、この出力電流
は、トランジスタQ60のベースに供給されることで電流
増幅され、そのコレクタから取り出される。トランジス
タQ60の負荷は第10の定電流源56なので、トランジスタQ
60のコレクタ電流の増減により、トランジスタQ63,Q64
のベース電流も変化し、そのエミッタに出力が現われる
ようになる。
力は、トランジスタQ37,Q38のコレクタから電流として
取り出され、トランジスタQ58,Q59よりなるカレントミ
ラー回路部55に供給された後、トランジスタQ38,Q59の
コレクタ接続点から出力される。そして、この出力電流
は、トランジスタQ60のベースに供給されることで電流
増幅され、そのコレクタから取り出される。トランジス
タQ60の負荷は第10の定電流源56なので、トランジスタQ
60のコレクタ電流の増減により、トランジスタQ63,Q64
のベース電流も変化し、そのエミッタに出力が現われる
ようになる。
今、例えばトランジスタQ57のベース電位が一定のま
ま、トランジスタQ56のベース電位が上昇したとする
と、トランジスタQ37のエミッタ電位も上昇するが、ト
ランジスタQ38のエミッタ電位はそのままであるので、
トランジスタQ37のコレクタ電流は減少し、トランジス
タQ38のコレクタ電流は増加することになる。
ま、トランジスタQ56のベース電位が上昇したとする
と、トランジスタQ37のエミッタ電位も上昇するが、ト
ランジスタQ38のエミッタ電位はそのままであるので、
トランジスタQ37のコレクタ電流は減少し、トランジス
タQ38のコレクタ電流は増加することになる。
そして、トランジスタQ37のコレクタ電流は、トランジ
スタQ58,Q59よりなるカレントミラー回路部55で折り返
されるので、トランジスタQ59のコレクタ電流は減少す
ることになる。
スタQ58,Q59よりなるカレントミラー回路部55で折り返
されるので、トランジスタQ59のコレクタ電流は減少す
ることになる。
また、トランジスタQ38のコレクタ電流は増加するの
で、トランジスタQ60のベース電流が増加し、トランジ
スタQ60のコレクタ電流も増加する。また、第10の定電
流源56の出力電流値は一定であるので、トランジスタQ6
0のコレクタ電流が増加すると、トランジスタQ64のベー
ス電流は増加する方向に働き、トランジスタQ63のベー
ス電流は減少する方向に働くことになる。このため、ト
ランジスタQ63,Q64のエミッタ接続点の電位、つまり出
力電圧Voutは低下することになる。
で、トランジスタQ60のベース電流が増加し、トランジ
スタQ60のコレクタ電流も増加する。また、第10の定電
流源56の出力電流値は一定であるので、トランジスタQ6
0のコレクタ電流が増加すると、トランジスタQ64のベー
ス電流は増加する方向に働き、トランジスタQ63のベー
ス電流は減少する方向に働くことになる。このため、ト
ランジスタQ63,Q64のエミッタ接続点の電位、つまり出
力電圧Voutは低下することになる。
この場合、トランジスタQ65〜Q68及び抵抗R24,R25より
なる回路が、前述したVbe依存の電流を生成するもの
で、トランジスタQ65の出力電流を第７の定電流源44の
出力電流I2に加算するようにしているものである。そし
て、トランジスタQ65,Q66のエミッタ面積比を1:2にし
て、R19＝R25に設定すれば、トランジスタQ58のコレク
タ電流Ic（Q58）は、 Ic（Q58）＝Vbe/2R19 となるものである。
なる回路が、前述したVbe依存の電流を生成するもの
で、トランジスタQ65の出力電流を第７の定電流源44の
出力電流I2に加算するようにしているものである。そし
て、トランジスタQ65,Q66のエミッタ面積比を1:2にし
て、R19＝R25に設定すれば、トランジスタQ58のコレク
タ電流Ic（Q58）は、 Ic（Q58）＝Vbe/2R19 となるものである。
第８図は、第５図に示した実施例の変形例を示すもので
ある。すなわち、前記第８の定電流源49をトランジスタ
Q37のエミッタと接地端との間に介在させるようにした
ものである。この場合にも、第８の定電流源49は第６の
定電流源43といっしょにすることができる。ただし、こ
のときには、第６の定電流源43の出力電流I1は、 I1＝I2−（Vbe/2R19） に設定すればよいものである。
ある。すなわち、前記第８の定電流源49をトランジスタ
Q37のエミッタと接地端との間に介在させるようにした
ものである。この場合にも、第８の定電流源49は第６の
定電流源43といっしょにすることができる。ただし、こ
のときには、第６の定電流源43の出力電流I1は、 I1＝I2−（Vbe/2R19） に設定すればよいものである。
なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
したがって、以上詳述したようにこの発明によれば、低
電源電圧でも出力電圧の振幅を効率よくとれるようにし
得る極めて良好な増幅回路を提供することができる。
電源電圧でも出力電圧の振幅を効率よくとれるようにし
得る極めて良好な増幅回路を提供することができる。
第１図はこの発明に係る増幅回路の一実施例を示す回路
構成図、第２図は同実施例のより具体的な例を示す回路
構成図、第３図は同実施例の変形例を示す回路構成図、
第４図は同変形例のより具体的な例を示す回路構成図、
第５図はこの発明の他の実施例を示す回路構成図、第６
図及び第７図はそれぞれ同他の実施例のより具体的な例
を示す回路構成図、第８図は同他の実施例の変形例を示
す回路構成図、第９図及び第10図はそれぞれ従来の増幅
回路を示す回路構成図である。 11……第１の信号源、12……第２の信号源、13……電源
ライン、14……入力差動回路、15……出力回路、16……
帰還回路、17……第３の信号源、18……第４の信号源、
19……第１の定電流源、20……第２の定電流源、21……
電源ライン、22……入力差動回路、23……出力回路、24
……帰還回路、25……カレントミラー回路、26……第５
の信号源、27……第６の信号源、28……第３の定電流
源、29……電源ライン、30……入力差動回路、31……出
力回路、32……帰還回路、33……第４の定電流源、34…
…増幅回路部、35……ドライバー回路部、36……出力回
路部、37……カレントミラー回路部、38……第５の定電
流源、39……ドライバー回路部、40……出力回路部、41
……第７の信号源、42……第８の信号源、43……第６の
定電流源、44……第７の定電流源、45……電源ライン、
46……入力差動回路、47……出力回路、48……帰還回
路、49……第８の定電流源、50……カレントミラー回路
部、51……第９の定電流源、52……増幅回路部、53……
ドライバー回路部、54……出力回路部、55……カレント
ミラー回路部、56……第10の定電流源、57……ドライバ
ー回路部、58……出力回路部。
構成図、第２図は同実施例のより具体的な例を示す回路
構成図、第３図は同実施例の変形例を示す回路構成図、
第４図は同変形例のより具体的な例を示す回路構成図、
第５図はこの発明の他の実施例を示す回路構成図、第６
図及び第７図はそれぞれ同他の実施例のより具体的な例
を示す回路構成図、第８図は同他の実施例の変形例を示
す回路構成図、第９図及び第10図はそれぞれ従来の増幅
回路を示す回路構成図である。 11……第１の信号源、12……第２の信号源、13……電源
ライン、14……入力差動回路、15……出力回路、16……
帰還回路、17……第３の信号源、18……第４の信号源、
19……第１の定電流源、20……第２の定電流源、21……
電源ライン、22……入力差動回路、23……出力回路、24
……帰還回路、25……カレントミラー回路、26……第５
の信号源、27……第６の信号源、28……第３の定電流
源、29……電源ライン、30……入力差動回路、31……出
力回路、32……帰還回路、33……第４の定電流源、34…
…増幅回路部、35……ドライバー回路部、36……出力回
路部、37……カレントミラー回路部、38……第５の定電
流源、39……ドライバー回路部、40……出力回路部、41
……第７の信号源、42……第８の信号源、43……第６の
定電流源、44……第７の定電流源、45……電源ライン、
46……入力差動回路、47……出力回路、48……帰還回
路、49……第８の定電流源、50……カレントミラー回路
部、51……第９の定電流源、52……増幅回路部、53……
ドライバー回路部、54……出力回路部、55……カレント
ミラー回路部、56……第10の定電流源、57……ドライバ
ー回路部、58……出力回路部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋山 智 神奈川県横浜市磯子区新磯子町33番地 東 芝オーデイオ・ビデオエンジニアリング株 式会社音響事業所内 (56)参考文献 特開 昭59−181802（ＪＰ，Ａ) 特開 昭59−54304（ＪＰ，Ａ)
Claims (3)
- 【請求項１】互いに同極性で各制御電極にそれぞれ入力
信号が供給される第１及び第２のトランジスタと、この
第１及び第２のトランジスタの各第１の出力電極間に介
挿接続される第１の抵抗と、前記第１のトランジスタの
第１の出力電極と基準電位点との間に介挿接続される第
２の抵抗と、前記第１及び第２のトランジスタの各第２
の出力電極に接続される出力回路と、この出力回路の出
力信号を帰還抵抗を介して前記第２のトランジスタの第
１の出力電極に帰還する帰還回路と、前記第２のトラン
ジスタの第１の出力電極に、該第２のトランジスタの制
御電極と第１の出力電極との間に電圧に比例し、前記帰
還抵抗の２倍に反比例する定電流を供給する電流供給回
路とを具備してなることを特徴とする増幅回路。 - 【請求項２】互いに同極性で各制御電極にそれぞれ入力
信号が供給される第１及び第２のトランジスタと、この
第１及び第２のトランジスタの各第１の出力電極間に介
挿接続される第１の抵抗と、前記第１のトランジスタの
第１の出力電極と基準電位点との間に介挿接続される第
２の抵抗と、前記第１及び第２のトランジスタの各第２
の出力電極に接続される出力回路と、この出力回路の出
力信号を帰還抵抗を介して前記第２のトランジスタの第
１の出力電極に帰還する帰還回路と、前記第１のトラン
ジスタの第１の出力電極から、該第２のトランジスタの
制御電極と第１の出力電極との間の電圧に比例し、前記
帰還抵抗の２倍に反比例する定電流を流出させる電流源
回路とを具備してなることを特徴とする増幅回路。 - 【請求項３】互いに同極性で各制御電極にそれぞれ入力
信号が供給される第１及び第２のトランジスタと、この
第１及び第２のトランジスタの各第１の出力電極間に介
挿接続される抵抗と、前記第１及び第２のトランジスタ
の各第１の出力電極にそれぞれ定電流を供給する第１及
び第２の電流供給回路と、前記第１及び第２のトランジ
スタの各第２の出力電極に接続される出力回路と、この
出力回路の出力信号を帰還抵抗を介して前記第２のトラ
ンジスタの第１の出力電極に帰還する帰還回路と、前記
第２のトランジスタの第１の出力電極に、該第２のトラ
ンジスタの制御電極と第１の出力電極との間の電圧に比
例し、前記帰還抵抗の２倍に反比例する定電流を供給す
る第３の電流供給回路とを具備してなることを特徴とす
る増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276052A JPH0680992B2 (ja) | 1984-12-28 | 1984-12-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276052A JPH0680992B2 (ja) | 1984-12-28 | 1984-12-28 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61157012A JPS61157012A (ja) | 1986-07-16 |
| JPH0680992B2 true JPH0680992B2 (ja) | 1994-10-12 |
Family
ID=17564119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276052A Expired - Lifetime JPH0680992B2 (ja) | 1984-12-28 | 1984-12-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680992B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954304A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | 増幅回路 |
| JPS59181802A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 電流入力型増幅装置 |
-
1984
- 1984-12-28 JP JP59276052A patent/JPH0680992B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61157012A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| US5754039A (en) | Voltage-to-current converter using current mirror circuits | |
| US4654602A (en) | Current mirror circuit | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPH1197774A (ja) | 出力回路装置 | |
| JPH0680992B2 (ja) | 増幅回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4626795A (en) | Differential amplifier | |
| US5684414A (en) | Voltage level interface circuit with separate reference signal input and folded cascode structure | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JPS60177711A (ja) | デイジタル制御増幅器 | |
| KR20040063982A (ko) | 온도보상기능 부착 차동증폭기 | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JP3906711B2 (ja) | プッシュプル出力回路およびオペアンプ | |
| JPH0851324A (ja) | バッファアンプ | |
| US6392489B1 (en) | Precise integrated current mirrors | |
| JP4066516B2 (ja) | 電圧−電流変換回路およびこれを用いたガンマ補正回路 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2604530Y2 (ja) | 出力回路 | |
| JP3244074B2 (ja) | 出力レベル制御回路 | |
| JPH1051248A (ja) | 差動増幅回路 | |
| JPH10242783A (ja) | 電圧制限回路 | |
| JP2723824B2 (ja) | Ｅｃｌ出力回路 | |
| JPH0315844B2 (ja) |