JPS5954304A

JPS5954304A - 増幅回路

Info

Publication number: JPS5954304A
Application number: JP57163865A
Authority: JP
Inventors: Kazuya Takahashi; 一哉高橋; Tokuo Minami; 南　徳雄; Teruo Onodera; 小野寺　輝雄
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-09-22
Filing date: 1982-09-22
Publication date: 1984-03-29
Also published as: JPS6252489B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、増幅回路に関し、特に出力回路を含み、かつ
電源電圧が２ｖ程度においても、正常に動作する増幅回
路に関する。

従来、′電源電圧が２ｖ程度においても、正常に動作す
る増幅回路は、舷多く存在する。しかしながら、増幅回
路の条件として、（リ　出力回路を含んでいる事（２）　　モノリシックＩＣ伺きの回路である事（３）
入力結合コンデン→ノ゛を省略できる回路構成である事等を満足し、なおかつ、′は原電用が２Ｖ程度において
も、正常に動作する増幅回路を得ようとする場合には、
回路設訂−ト非常な困難があった。

以下、図面を用いて従来の増幅回路について説明する。

図面において、１．１５はコンデンサ、２は半固定抵抗
器、３は入力端子、４，９は第１および第２のトランジ
スタ、５，８，１０．１１は第１〜第４の抵抗、６はタ
イオード、７は第５の抵抗、１２は増幅器、１３は電源
入力端子、１４は出力端子、１６は負荷を示す。

コンデンサ１および半固定抵抗器２を通って、入力端子
３に印加される人力オーディオ信号はまず第１のトラン
ジスタ４および第２のトランジスタ９からなる差動増幅
回路で増ｎ１ｔｉされて、後段の増幅器１２（こ供給さ
れる。

前−１シ瑠幅器１２の出力は、出力端子１４より取出さ
れ、コンチン→）“１５を介して、負荷１６に供給され
る。

この第１図の従来回路では、第４の抵抗１１と第５の抵
抗７によって、帰還回路が形成されている。したがつＣ
１この回路全体の電圧利得Ａ、ｖは、（１１式で求めら
れる。

ＩＬｌｔＡｖ＝−−・・（１）１（，７Ｒｙは第５の抵抗７の抵抗値を示す。

また、出力端子１４における直流電位Ｖｏは、増幅器１
２を理想的な状態きし、かつ第２の抵抗８と第３の抵抗
１０の値をそれぞれ同じ値にすると、（従来このように
されていた）（２）式により求められる。

Ｖｃｃ−２ＶＢＥＶｏ　＝□・Ｈ，ｔｌ十ＶＢＥ　　　・・・（２）５ただし、ここてＶｃｃは電源電圧Ｖｓｇは第１および第２のトランジスタ４および９のペースエミッタ間ト圧またはダイオ −１−’　６の順方向電圧几５は第１の抵抗５の抵抗値を示す。

ところで、出力を最大限に得る為には、直流電圧ＶＯを
）’２　Ｖｃｃに設定する必要があるが、この条件を（
２）式に代入すると、（３）式が成立する。

＝２　　　　　　・・・（３）几１１ここで、第１図の従来回路が、増幅回路としての役目を
果さ７ａ’　くなる限界、すなわち電源電圧Ｖｃｃが低
ドしてきた時、増幅器１２の出カ亀圧がほぼＯｖになる
時点の電源電圧Ｖｃｃについて考える。この時の第１の
トランジスタ４のエミッタ電位は、はぼＶＩＣＨに等し
い。したがって、この時のＶｃｃは（４）式のようにな
る。

Ｖｃｃ　　＝　　２ＶｎＥ　　＋　ｌＲ５ｋＬ５　　　
　　　　　　　　　　　−（４）たたし、ここでｌＲ５
は第１の抵抗５に流れる１１１、流を示す。また、以下
１こ述べるＩｎｓ、Ｉｎｔｏ、ＬＲ＋１は、それぞれＨ
＜　２〜第４の抵抗８，１０．ｉｌに流れ。

る電流を示し、１ｔ８．几＋ｏ、Ｉｔ、ｔｔは、第２〜
第４の抵抗８　、１０．１１の抵抗値を示す。

前述したように、増幅器１２を理想的な状態とし、かつ
第２の抵抗８と第３の抵抗１（＋の値を、従来回路では
、それぞれ同じ値としたことがら（５）式が成立する。

Ｉｎｓ　　　＊　　　Ｉもｓ　　　＝　　　Ｉｎｔｏ　
　　ｏ　　　ｒも１０　　　　　　　　　　　　　　　
　　　　・　、（５）才た、この場合（６）式が成立す
ることも明らかである。

ｌＲ８＝　ｌＲ５、ＩＲｌ、Ｏ＝　Ｉ旧１　　　　　　
・・・（６）さらに、この時の第２の１ランシフ、夕９
のエミッタ電位は、はぼＶＢＥζこ等しいから、（７）
式が成立する。

ＩＲＩＩ　ａＲ＋＋　＝　ＶｎＥ、、、（７）したがっ
て、（５）〜（７）式より（８）式が成立することとな
る。

ｌＲ１１−Ｉｔｓ　＝　−”！２−−−肛＊　Ｖｕｒ＞
■七８　　　　１も、、　　　　　　　　　　　　　　
　　　−（８１よって、（４）式および（８）式より、
（９）式が成立する。

Ｖｃｃ　＝　２ＶＩｌＥ　＋−Ｂ！−！ｉ”Ａ−＊　Ｖ
ＩＩＥ　　　　　−＝　（９１１（，８−Ｒｌｌところで、従来回路では、１ｔｓ−Ｒ＋ｏの関係がある
ので、ＰｌｉＪ述した出力を最大限に得ることをも勘案
すると、従来回路が、Ｊ汐幅１回路さしての役目を果さ
なくなる限界のＶｃｃは、（９）式から（１ｏ）式に示
すようになる。

Ｖｃｃ　→：４■ＢＥ：ン二　１ｇ３　ｖ　　　　　　　　　　　　　　　　
・・・　（ｌＯ）ずｌ、［わら、従来回路では、軍源亀
圧Ｖｃｃが、はぼ２．８Ｖ以下に低下すると、増幅回路
としての役目を果さｔ、−１′いＪ−いう欠点があった
。

本発明の目的は、前ｄ己した従来技術の欠点を除去し、
第１図の回路においＣも、（＋０）式で示したＶｃｃの
限界１１μよりも低いＶｃｃで、正常に動ｆ’ｒ；−４
る１９す幅回路を圀供するにある。

本発明は、第１図の回路（ここでは、本発明の一実施例
を示す回路である）において、Ａｉｌ述した（９）式か
ら明らかなように、第２の抵抗８および第３の抵抗１（
）のイＩ＃Ｉを従来技術のように、同じ値とぜずに、Ｆ
記の（１１）式が成り立つよう（Ｃ第４の抵抗１１およ
び第１の抵抗５古の糾合せてその値を設冗するものであ
る。

１ｔ１０°ｌ（′５　　　　　　　　　　　　　　・・
・（１１）１８・Ｌｔ、ｕ　　””’ ずブｊわち、（１１）式において、等号が成り立一つ時
のＶｃｃが、ｔＬ米と同じ限界のＶｅｃであり、本発明
により、これを２未満とした時が、限界のＶｃｃが改Ｒ
（低減）されたηｆ１こ７［る。

／ｊお、以上の説明では、第１および第２のトランジス
ク４．．ｌＤよび９が、１）１１ｐ形トう／ジスタの場
合であったか、４＞、　’、Ｈら明（・Ｊ、これ（この
みＩ沢られ６もの−ＣはＩ′よく、１りりえは、Ｉｔ　
ｐ　ｎ形トランジスタ等Ｃ゛もよいことは勿圃Ｃ汐）る
。

以上のＩ況明カ）う明らかなよ・うに、本発明では限ｙ
゛１１の１Ｌ１１０′耽庄’Ｊｃｃを、例えは、２■程
度以−トにできく）効果が３：Ｉえ〕。

また、七記効来から、本発明（Ｚ−１よれは、セントの
長寿命化に貢献するこ々と￥）ｔｆる。

【図面の簡単な説明】

図［１１ｊは匠来および本ｈ〜［３ｉのＪ胃唱ＬＬす路
の丸ス↓ψを説明Ａるための回路図であと・。４．９・第１右Ｊひ第２の（・ランシスタ５　、８　、
　ｉ、０．１１・・・第１〜第４の抵抗６・・・タイオ
ート　　　７・・・絹５の抵抗１２・・増幅器代１里人Ｑ＋’＋！土　薄　Ｉｆｊ　　烈、　・？；（
７、゛多−・１

Claims

【特許請求の範囲】

（１１それぞれ同じ極性を有するトランジスタであって
、信号が入力される第１のトランジスタおよび第４の抵
抗を介してその出力が帰還されている第２のトランジス
タから成る差動増幅回路き、前記第１のトランジスタの
電源側端子および前ｉ１′、第２のトランジスタの第４
の抵抗１１１０端子間に設けられた第５の抵抗と、前記
第１のトランジスタの電源（１１！ｌ端子およびＭＬ掠
シライン間に直列に接続された第１の抵抗およびタイオ
ードと、前記第１のトランジスタおよび第２のトランジ
スタのそれぞれの出力を２人力とし、前記第４の抵抗を
介して１１１１記第２のトランジスタに帰還している増
幅器と、前記第１のトランジスタおよび第２のトランジ
スタの出力側であって、前記増幅器の入力側接続点およ
びアース間にそれぞれ設けられた第２の抵抗および第３
の抵抗とを有する増幅回路において、前記第１の抵抗お
よび第３の抵抗の値のυｉを、前記第２の抵抗および第
４の抵抗の値の積で割った値が２未満となるように設定
したことを特徴とする増幅回路。