JPH04266207A - 直流オフセット補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流オフセット補償回
路に関する。より詳細には、本発明は、差動増幅器のオ
フセット電圧調整を自動的に行う機能を有する新規な直
流オフセット回路の構成に関する。

【０００２】

【従来の技術】集積化された差動増幅器では、入力バイ
アスの差異、負荷およびＦＥＴの特性のばらつき等のた
めに、差動入力が零のときの出力が必ずしも零にならな
い。そこで、このような出力電圧のオフセットを補償す
るために、差動増幅回路には、種々の直流オフセット補
償回路が設けられている。尚、具体的にオフセットを調
整する方法としては、「データブック（アナログ・デバ
イセズ社）」第４版の第４章第９３頁等に記載されてい
るように、オペアンプに設けられたバランスピンを用い
て調整する方法や、電源電圧を参照する低い電圧を正相
入力に印加する方法等がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
ような従来のオフセット調整法は、差動増幅器の出力を
実際に監視しながら製品毎に行う必要があり、製造工程
中でオフセット調整のためにかかる時間が大きく、生産
性を向上させるためには好ましい構成とはいえなかった
。

【０００４】そこで、本発明は、上記従来技術の問題点
を解決し、差動増幅器におけるオフセット電圧の補償を
自動的に行うことができる新規な直流オフセット補償回
路を提供することをその目的としている。

【０００５】

【課題を解決するための手段】即ち、本発明に従うと、
差動増幅回路の出力電圧の直流オフセットを自動的に安
定させる機能を有する直流オフセット補償回路であって
、差動増幅回路の出力電圧の直流成分を抽出する抽出回
路と、該抽出回路の出力を制御電圧として差動増幅回路
に対する入力信号の信号電圧を帰還制御する入力回路と
を備え、前記差動増幅回路の出力電圧の直流成分が増加
したときには前記入力回路の出力電圧を低下させ、前記
差動増幅回路の出力電圧の直流成分が低下したときには
前記入力回路の出力電圧を上昇させるように構成されて
いることを特徴とする直流オフセット補償回路が提供さ
れる。

【０００６】

【作用】本発明に係る直流オフセット補償回路は、差動
増幅回路の出力信号からその直流成分を抽出する抽出回
路と、この直流成分レベルに基づいて差動増幅回路に対
する入力信号レベルを帰還制御する入力回路とを具備し
ていることをその特徴としている。

【０００７】即ち、本発明に係る直流オフセット補償回
路を備えた差動増幅回路では、差動増幅回路の出力信号
から抽出回路が出力信号の直流成分のレベルを抽出する
。一方、入力回路は、抽出回路が抽出した直流成分電圧
に基づいて、直流成分の変動を打ち消すように、差動増
幅回路に対する入力信号の信号電圧を帰還制御する。 従って、この直流オフセット補償回路を備えた差動回路
では、出力信号の直流オフセットが自動的に補償される
。

【０００８】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎず
、本発明の技術的範囲を何ら限定するものではない。

【０００９】

【実施例】図１は、本発明に係る直流オフセット補償回
路を備えた差動増幅回路の基本的な構成を示す図である
。

【００１０】同図に示すように、この回路は、相補的な
１対の入力と出力とを備えた差動増幅回路ＩＣ１　と、
差動増幅回路ＩＣ１　に対する入力信号の信号電圧を制
御する入力回路ＩＣ２　と、差動増幅回路ＩＣ１　の出
力から、その出力信号の直流成分を抽出して入力回路Ｉ
Ｃ２　に帰還する１対の帰還回路Ｆ１　、Ｆ２　から主
に構成されている。

【００１１】図２は、図１に示した回路で使用すること
ができる差動増幅回路ＩＣ１　として使用することがで
きる回路の具体例を示す図である。

【００１２】同図に示すように、この回路は、それぞれ
の制御端子に、後述する入力回路ＩＣ２　たらの入力ｖ
ｉｎ、ｖｉｎ＊　を受ける１対のトランジスタＱ１　、
Ｑ２　と、それぞれトランジスタＱ３　、Ｑ４　および
レベルシフト素子Ｓ１　、Ｓ２　から構成された出力回
路とから構成されている。

【００１３】ここで、トランジスタＱ１　、Ｑ２　の一
端は、電流源Ｉ１　を介して共通に接地されている。ま
た、トランジスタＱ１　、Ｑ２　の他端は、それぞれ負
荷Ｒ１１、Ｒ１２に接続され、整流器Ｄを介して電圧源
に接続されている。更に、トランジスタＱ１　と負荷１
１との接続点は、トランジスタＱ３　の制御端子に接続
されており、トランジスタＱ３　の一端は、レベルシフ
ト素子Ｓ１　および電流源Ｉ２　を介して接地されてい
る。同様に、トランジスタＱ２　と負荷１２との接続点
は、トランジスタＱ４　の制御端子に接続されており、
トランジスタＱ４の一端は、レベルシフト素子Ｓ２　お
よび電流源Ｉ３　を介して接地されている。尚、トラン
ジスタＱ３　及び４　の他端は、それぞれ電圧源に接続
されている。また、この回路の出力Ｖｏｕｔ　、Ｖｏｕ
ｔ　＊　は、レベルシフト素子Ｓ１　、Ｓ２　と電流源
Ｉ１　、Ｉ３　との接続点から取り出されている。

【００１４】尚、図１に示した回路において、点線で囲
った範囲の回路ＩＣ０　は、集積回路に造り込むことが
できるが、容量Ｃ１　、Ｃ２　は、外付けの素子とする
ことが実際的である。

【００１５】図３は、図１に示した入力回路ＩＣ２　と
して使用できる回路の具体例を示す図である。

【００１６】同図に示すように、この回路は、電圧源と
接地との間に、負荷Ｒｔ　、レベルシフト素子Ｓ０　お
よびトランジスタＱ０　によって形成された電流路によ
って構成されており、入力Ｖｉｎに印加された入力信号
電圧を、レベルシフト素子Ｓ０　を介することにより、
適切なレベルで出力ｖｏｕｔ　に出力する。ここで、出
力ｖｏｕｔ　から出力される信号の信号電圧は、電流源
であるトランジスタＱ０の制御端子に印加される制御電
圧Ｖｃ　によって調整できる。尚、図１に示した回路で
は、差動増幅回路ＩＣ１　の１対の入力の各々に対して
、図３に示した入力回路がそれぞれ１つづつ接続されて
、差動増幅回路ＩＣ１　の入力信号ｖｉｎを供給するも
のとする。また、入力回路の制御電圧Ｖｃ　としては、
後述する帰還回路Ｆ１　、Ｆ２　に出力が印加されてい
る。

【００１７】帰還回路Ｆ１　、Ｆ２　は、図１に示すよ
うに、差動増幅回路ＩＣ１　の出力に一端を接続された
抵抗Ｒ１　、Ｒ２　と、一端を抵抗Ｒ１　、Ｒ２　に接
続され他端を入力回路ＩＣ２　に接続された抵抗Ｒ３　
、Ｒ４　と、抵抗Ｒ１　、Ｒ２　と抵抗Ｒ３　、Ｒ４　
との接続点に一端を接続され、他端を接地された容量Ｃ
１　、Ｃ２　とから主に構成されている。また、抵抗Ｒ
３　、Ｒ４　の一端は、抵抗Ｒ５　、Ｒ６　を介して電
圧源に接続されている。

【００１８】以上のように構成された帰還回路Ｆ１　、
Ｆ２　は、その容量Ｃ１　、Ｃ２　および抵抗Ｒ１　、
Ｒ２　によりローパスフィルタを形成しており、差動増
幅回路ＩＣ１　の出力信号から、その直流成分を抽出し
て入力回路ＩＣ２　に印加する。

【００１９】尚、上記回路において、ローパスフィルタ
のカットオフ周波数ｆＣ　は、下記の式１のように表す
ことができる。

【００２０】 　　ｆＣ　＝１／２πＲ１　Ｃ１　またはｆＣ　＝１／
２πＲ２　Ｃ２　・・・式１但し、回路の各素子は下記
の条件を満たすものとする。 　　　　Ｒ３　＋Ｒ５　≫｜１／２πｆＣ　Ｃ１　｜、
Ｒ６　＋Ｒ６　≫｜１／２πｆＣ　Ｃ２　｜また、式１
において、Ｒ１　、Ｒ２　、Ｒ３　、Ｒ４　、Ｒ５　、
Ｒ６　、Ｃ１　およびＣ２は、それぞれ各素子の抵抗値
または容量値を示すものとする。

【００２１】また、図１に示す回路において、入力回路
ＩＣ２　に制御電圧Ｖｃ　として帰還される帰還電圧は
下記の式２のように表すことができる。

【００２２】 　　Ｖｃ　＝（Ｒ５　／Ｒ１　＋Ｒ３　＋Ｒ５　＋Ｒ１
０）Ｖｏｕｔ　または、　　Ｖｃ　＝（Ｒ６　／Ｒ２　
＋Ｒ４　＋Ｒ６　＋Ｒ１０）Ｖｏｕｔ　＊　　　・・・
・式２但し、Ｒ１　、Ｒ２　、Ｒ３　、Ｒ４　、Ｒ５　
およびＲ６　は、各抵抗の抵抗値を示し、Ｒ１０は、差
動増幅回路ＩＣ１　の出力インピーダンスを表す。

【００２３】上述のような特性を有する図１に示した回
路において、差動増幅回路ＩＣ１　の出力信号の直流成
分がΔｖｏｕｔ　だけ変化したとすると、入力回路ＩＣ
２　が出力して差動増幅回路ＩＣ１　の入力に印加され
る電圧の変化ｖｉｎは、下記の式３のように表すことが
できる。

【００２４】 ｖｉｎ＝−（ｇｍ　Ｒｔ　ΔＶｏｕｔ　）・・・・式３
但し、ｇｍ　は、トランジスタＱ０　の利得を表す。

【００２５】即ち、式３に示すように、差動増幅回路Ｉ
Ｃ１　の出力信号の直流成分が増加すると、入力回路Ｉ
Ｃ２　から差動増幅回路ＩＣ１　に供給される入力信号
ｖｉｎの電圧が減少する。従って、図１に示した回路で
は、出力信号の直流オフセットが自動的に補償される。

【００２６】図４は、差動増幅回路を多段に接続した状
態を示しており、実際には、直流オフセット補償回路を
備えていない通常の差動増幅回路を使用した場合と、本
発明に係る直流オフセット補償回路を備えた差動増幅回
路を使用した場合との２種類の多段差動増幅回路を作製
した。

【００２７】図４に示すように構成した回路の各段の差
動増幅回路において、第２段から第４段の差動増幅回路
ＩＣ１２、ＩＣ１３およびＩＣ１４の負荷抵抗（Ｒ１１
とＲ１２とに相当）の抵抗値と、初段の差動増幅回路Ｉ
Ｃ１１の負荷抵抗のうち、図２に示した差動増幅回路の
抵抗Ｒ１１に相当する負荷抵抗の抵抗値とを　１．５ｋ
Ωに固定し、初段の差動増幅回路ＩＣ１１の負荷抵抗Ｒ
１２の抵抗値を変化させることにより、本発明に係る直
流オフセット補償回路の動作を検証した。尚、直流オフ
セット補償回路を構成する各素子の値は下記の表１に示
す通りとした。

【００２８】

【表１】

【００２９】以上のような操作による、差動増幅回路の
特性の変化と出力電圧の直流オフセットの変化との関係
を、直流オフセット補償回路の有無で比較できるように
、図５に併せて示した。

【００３０】同図に示すように、本発明に係る直流オフ
セット補償回路を備えた差動増幅器は、一切の調整なし
に、出力信号のオフセット電圧の変動が極めて少ない。

【００３１】

【発明の効果】以上説明したように、本発明に係る直流
オフセット補償回路は、差動増幅回路の出力電圧の直流
オフセットを自動的に安定させる機能を有している。従
って、差動増幅回路の製品毎に直流オフセットを調整す
る必要がなくなり、その取扱いを極めて容易にすること
ができる。

【００３２】このような本発明に係る直流オフセット補
償回路は、集積回路として大量に供給される差動増幅回
路において、特に有利に使用することができる。

【図面の簡単な説明】

【図１】本発明に係る直流オフセット補償回路を含む差
動増幅回路の基本的な構成例を示す図である。

【図２】図１に示した回路において使用することができ
る差動増幅回路の具体的な構成例を示す図である。

【図３】図１に示した回路において使用することができ
る入力回路の具体的な構成例を示す図である。

【図４】本発明の実施例を説明するための図である。

【図５】図４に示した回路の動作を説明するためのグラ
フである。

【符号の説明】

ＩＣ１　、ＩＣ１１〜ＩＣ１４　　　　差動増幅回路、
ＩＣ２　　　　　入力回路、

Claims (1)

【特許請求の範囲】
1. 【請求項１】差動増幅回路の出力電圧の直流オフセット
   を自動的に安定させる機能を有する直流オフセット補償
   回路であって、差動増幅回路の出力電圧の直流成分を抽
   出する抽出回路と、該抽出回路の出力を制御電圧として
   差動増幅回路に対する入力信号の信号電圧を帰還制御す
   る入力回路とを備え、前記差動増幅回路の出力電圧の直
   流成分が増加したときには前記入力回路の出力電圧を低
   下させ、前記差動増幅回路の出力電圧の直流成分が低下
   したときには前記入力回路の出力電圧を上昇させるよう
   に構成されていることを特徴とする直流オフセット補償
   回路。