JPH0680790B2

JPH0680790B2 - 混成集積回路装置

Info

Publication number: JPH0680790B2
Application number: JP15622389A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-06-19
Filing date: 1989-06-19
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH0321051A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEPROM（紫外線消去形プログラマブル・リード・オ
ンリ・メモリー）を実装してなる消去、書込み及び再書
込み可能なEPROM内蔵型の混成集積回路装置に関する。

（ロ）従来の技術最近マイクロコンピュータを使用した電子機器はエレク
トロニクス、航空、機械及び自動車等の多分野に使用さ
れている。その背景はマイクロコンピュータを用いるこ
とで多機能の動作を容易に実現することができるからで
ある。その動作を決めるプログラム・データは電子機器
の多機能化に伴って年々大容量化になる傾向がある。更
にマイクロコンピュータを動作させるプログラム・デー
タは電子機器の設計から必らずしも一定でなく、電子機
器が完成するまでには数回あるいは数十回におよぶプロ
グラム設計変更が実際にはありうる。

上述の如き、電子機器分野において、ますますEPROM搭
載の集積回路が必要とされる傾向にある。

紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第14図に従って説
明すると、第14図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）を有し、前記ヘッダー（45）はセラミ
ック基材（47）に外部導出リード（48）から低融点ガラ
ス材で接着されている。又このヘッダー（45）はガラス
に金粉が多量に混入したいわゆる金ペーストを焼結した
素子搭載部（50）が前記低融点ガラス材上或はセラミッ
ク基材（47）上に接着されており、この素子搭載部（5
0）にEPROMチップ（51）が紫外線照射面を上にして装着
され、このチップ（51）の電極と前記外部導出リード
（48）とが金属細線（52）によって接続されている。前
記キャップ（46）は蓄部材であって、前記EPROMチップ
（51）の紫外線照射面と対向する部分に窓（53）を有す
るセラミック基材（54）を含み、このキャップ（46）は
低融点ガラスによってヘッダー（45）に配置されたEPRO
Mチップ（51）を密封している。この様にEPROMチップ
（51）を密封したEPROM素子（44）は、前記絶縁性基板
（42）のスルーホール（43）に外部導出リード（48）を
挿通させ半田によって固定される。このスルーホール
（43）は導電性配線パターン（41）によって所要の配線
引回しが施され、前記絶縁性基板の端部に設けられた雄
型コネクタ端子部（55）から図示しない雌型コネクタへ
と接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第15図に示したEPROM実装構
造がある。

以下に第15図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部材と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度掘れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第14図および第15図で示したEPROM実装構造は特開昭60
−83393号公報（HO5K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第15図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
5図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。

更に第15図で示したEPROM実装構造ではEPROMチップがダ
イボンディングされているのでEPROMチップのプログラ
ム・データの消去は容易に行えるが、消去後に再書込み
する場合の書込みが非常に困難であるため、例えば、EP
ROMチップ及びマイクロコンピュータを搭載した多機能
の集積回路を完成するまでには、上述した様に数回ある
いは、数十回の設計変更、即ち、プログラム・データの
変更があり、その都度に消去・書込みの作業があるため
に設計変更時、即ち、プログラム・データ変更時に容易
に対応することができない大きな問題がある。

更に、第14図に示した実装構造においても第15図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第14図および第15図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第14図および第15図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のEPROMを搭載すると共にそのEPROMチッ
プと接続されるマイクロコンピュータおよびその周辺の
回路素子を搭載し、且つ、ケース材によってマイクロコ
ンピュータおよびその周辺の回路素子全てが密封封止さ
れてEPROMチップだけがケース材に設けられた孔によっ
て露出された基板上に搭載された構造を有し、且つ、EP
ROMチップとマイクロコンピュータ間の接続は基板領域
上で行わないことを特徴とする。即ち、EPROMチップ及
びマイクロコンピュータとを接続する導電路はEPROMチ
ップ及びマイクロコンピュータの夫々から独立して延在
形成されて外部で夫々の導電路が接続されることを特徴
とする。

従ってEPROMチップを搭載した混成集積回路を極めて小
型化にでき且つEPROMチップの消去が容易に行えるEPROM
チップ内蔵の混成集積回路装置を提供することができ
る。

また、EPROMチップとマイクロコンピュータ間を接続す
る導電路はEPROMチップ及びマイクロコンピュータの夫
々から独立して延在され基板上で接続されないために、
EPROMチップ及びマイクロコンピュータを接続する専用
の導電路が夫々絶縁されており、EPROMチップと接続さ
れる専用の導電路を用いてEPROMチップ内にプログラム
・データを書込みすることができる。

（ホ）作用この様に本発明に依れば、基板上の導電路にEPROMチッ
プを接続し、隣接する導電路とワイヤ線で接続している
のでEPROMチップの載置位置を任意に設定できるので、
内蔵するマイクロコンピュータとの電気的接続を考慮し
て、効率良くEPROMとマイクロコンピュータとを接続す
ることができ、信号線即ち導電路の引回し線を不要にす
ることができる。更にEPROMチップの隣接する位置に最
も関連の深いマイクロコンピュータを配置でき、EPROM
チップとマイクロコンピュータ間のデータのやりとりを
行うデータ線を最短距離あるいは最小距離で実現でき、
データ線の引回しによる実装密度のロスを最小限に抑制
することになり、高密度の実装が行える。

更に本発明ではEPROMチップ以外の全ての素子がチップ
状で且つケース材と基板で形成された封止空間内に収納
されるため小型化でしかも取扱い性の優れた混成集積回
路装置を提供することができる。

更に本発明では基板上でEPROMチップとマイクロコンピ
ュータが接続されず夫々の独立した導電路で外部で両者
間を接続する構造を有しているため、EPROMチップ専用
の導電路を用いてEPROMチップを固着したままの状態でE
PROMチップ内にプログラム・データを書込みすることが
できる。

（ヘ）実施例以下に第１図乃至第12図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、導電路（３）
と接続された不揮発性メモリーチップ（４）と、メモリ
ーチップ（４）からデータを供給され且つ基板（２）上
の導電路（３）と接続されたマイクロコンピュータ
（５）およびその周辺回路素子（６）と、基板（２）に
一体化され所定の位置に孔（７）が設けられたケース材
（８）とをから構成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第３図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂層（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（３）が形成される。こ
こでスクリーン印刷による導電路（３）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（３）の形成が可能となる。

導電路（３）上の所定の位置には不揮発性メモリーチッ
プ（４）とメモリーチップ（４）からデータを供給され
るマイクロコンピュータ（５）とその周辺の回路素子
（６）が搭載され導電路（３）と接続されている。導電
路（３）は基板（２）の略全面に延在形成され、基板
（２）の周端部に延在される導電路（３）の先端部はリ
ード固着パッドが形成され、そのパッドには外部リード
端子（12）が固着されている。その外部リード（12）は
取付け基板に取付けるために略直角に折曲げ形成されて
いる。

また、メモリーチップ（４）とマイクロコンピュータ
（５）とは基板（２）上では接続されない様に積極的に
設計してある。即ち、メモリーチップ（４）及びマイク
ロコンピュータ（５）の夫々の周辺には第１図の如く、
複数の導電路（３）が形成されている。この夫々の周辺
に形成された導電路（３）は夫々独立して基板（２）の
一辺に延在され、上述した様に外部リード端子（12）が
固着される。メモリーチップ（４）とマイクロコンピュ
ータ（５）間の接続は夫々の独立した導電路（３）の先
端部に固着された外部リード端子（12）を用いて外部で
接続されることになる。

不揮発性メモリーチップ（４）としてEPROM（Erasable
Programable Read Only Memory）チップが用いられる
（以下不揮発性メモリーチップ（４）をEPROMチップと
いう）。このEPROMチップ（４）は周知の如く、フロー
ティングゲートに蓄積されている電子（プログラム・デ
ータ）を光に照射して励起させて未記憶状態のペレット
に戻し再書込みして利用できる素子である。EPROMチッ
プ（４）は市販されているもので、その形状はチップ型
であれば限定されるものではなく、本実施例ではEPROM
チップ（４）の説明を省略する。

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（８）間に所定の封止空間部（14）が
形成されることになる。更に本実施例のケース材（８）
の所定位置には孔（７）が設けられている。その孔
（７）はEPROMチップ（４）及びEPROMチップ（４）と導
電路（３）とを接続するボンディングワイヤ線を露出す
る様な大きさで形成されている。即ち、EPROMチップ
（４）よりも大きく形成されることになる。

ケース材（８）の孔（７）で露出した基板（２）上の導
電路（３）にはEPROMチップ（４）がAgペースト、半田
等のろう材によって固着搭載され、孔（７）で露出した
基板（２）にはEPROMチップ（４）と接続される複数の
導電路（３）の一端が形成される。その導電路（３）の
一端とEPROMチップ（４）とはAlワイヤ等のボンディン
グワイヤ線で超音波ボンディング接続が行われる。EPRO
Mチップ（４）とボンディング接続された導電路（３）
の他端はEPROMチップ（４）に接続して配置されたマイ
クロコンピュータ（５）の近傍に効率よく引回しされチ
ップ状のマイクロコンピュータ（５）とAlボンディング
ワイヤを用いて超音波接続され電気に接続される。

ここでEPROMチップ（４）とマイクロコンピュータ
（５）との位置関係について述べる。第１図に示す如
く、EPROMチップ（４）とマイクロコンピュータ（５）
とは上述した様に基板（２）上で接続されない構造とな
っている。

第１図からあきらかな如く、EPROMチップ（４）とマイ
クロコンピュータ（５）の夫々から独立した複数の導電
路（３）が基板（２）の一辺に延材形成されている。即
ち、EPROMチップ（４）とマイクロコンピュータ（５）
とは上述した様に基板（２）上では接続されないもので
ある。

従ってEPROMチップ（４）とマイクロコンピュータ
（５）を接続する導電路の引回し線が不要となり基板上
の実装面積を向上することができる。

また、EPROMチップ（４）とマイクロコンピュータ
（５）とは夫々独立した導電路（３）を有して基板
（２）外で接続されるためにその位置関係は特に限定さ
れないため、パターン設計を容易に行える。

EPROMチップ（４）は第１図及び第２図から明らかな如
く、ケース材（８）に設けた孔（７）で露出した基板
（２）上に搭載され、孔（７）を形成する壁体（7a）に
よって周囲を囲まれた構造となる。更に詳述すると壁体
（7a）によって囲まれるのはEPROMチップ（４）とそのE
PROMチップ（４）と近傍の導電路（３）とボンディング
接続するワイヤ線が囲まれることになる。

更に壁体（7a）によって囲まれた空間（7b）には１層以
上の樹脂が充填され、EPROMチップ（４）及びワイヤ線
がその樹脂によって完全に樹脂被覆されている。EPROM
チップ（４）上に直接被覆される第１層目の樹脂はEPRO
Mチップ（４）のデータを消去する場合に紫外線を透過
する必要があるため紫外線透過性樹脂（15a）が用いら
れる。紫外線透過性樹脂（15a）は非芳香族系であれば
限定されず、例えばメチル系シリコンゴムあるいはシリ
コンゲルが用いられる。

本実施例では第１層目の紫外線透過性樹脂（15a）上に
第２層目の樹脂層（15b）が充填されている。第２層目
の樹脂層は第１層とは異なりEPROMチップ（４）誤消去
を防止するために紫外線を遮断する紫外線不透過性樹脂
（15b）が用いられる。この紫外線性不透過性樹脂（15
b）は芳香環（ベンゼン環）を含んだ樹脂であれば限定
されず、例えばエポキシ系あるいはポリイミド系の樹脂
が用いられ、ケース材（８）の上面と略一致するまで充
填されている。

従ってEPROMチップ（４）だけが壁体（7a）によって囲
まれ且つ樹脂被覆されて、他のマイクロコンピュータ
（５）およびその周辺の回路素子（６）はケース材
（８）と基板（２）とで形成される封止空間（14）内に
配置されることになる。

上述の如くEPROMチップ（４）と接続されるマイクロコ
ンピュータ（５）及びその周辺の回路素子（６）は基板
（２）とケース材（８）で形成された封止空間部（14）
に配置する様に設定されている。即ち、チップ状の電子
部品および印刷抵抗、メッキ抵抗等の抵抗素子の全ての
素子が封止空間部（14）内に設けられている。

ところで、本実施例では壁体（7a）で囲まれた空間（7
b）に紫外線透過性樹脂（15a）及び不透過性樹脂（15
b）の２層の樹脂構造からなるが、不透過性樹脂（15b）
の代りに第４図に示す如く、遮光用のシール材（16）を
ケース材（８）の孔（７）上に接着しても不透過性樹脂
（15b）と同様に紫外線を完全に遮断することができ
る。

本実施例でEPROMチップ（４）のデータ消去を行う場合
は紫外線不透過性樹脂（15b）あるいはシール材（16）
を剥して紫外線を所定の時間照射して消去する。紫外線
透過性樹脂（15a）を剥す場合、樹脂（15a）は弱い接着
力のためにワイヤ線が切断することはない。

次にEPROMチップ（４）のデータ消去後の再書込みにつ
いて説明する。

第５図は上述した混成集積回路を示すブロック図であ
る。

〜は外部リード（12）が接続される入出力端子、
（５）はマイクロコンピュータ、（４）はEPROM、（1
8）は周辺回路である。

端子は電源端子であり例えば＋5Vの電圧を周辺回路
（18）、マイクロコンピュータ（５）及びEPROM（４）
に印加する。また端子〜は通常動作時のみに使用さ
れる端子である。

EPROM（４）からはプログラム・データを書込みする際
に必要なアドレス・データ等の複数の端子を有してお
り、例えば128KビットEPROMの場合、アドレスＡφ〜A₁₃
（端子〜）、データＤφ〜D₇（端子〜）、書込
み・読出しのための制御と電源V_PP,PGM,▲▼，▲
▼（端子，，，）を有している。

またマイクロコンピュータ（５）からもEPROM（４）と
外部で接続するためにアドレスＡφ〜A₁₃（端子〜
）、データＤφ〜D₇（端子〜）、制御（端子，
）を有している。マイクロコンピュータ（５）のアド
レス，データ，▲▼，▲▼とEPROM（４）のア
ドレス，データ，▲▼，▲▼とは夫々外部で接
続される。

次に実際の書込み方を説明する。

EPROM（４）へのプログラム・データの書込み操作はま
ず第１にハイブリッドICに内蔵されている、EPROMチッ
プのデータ消去から行う。

データの消去は紫外線発生機、通常EPROMイレサーを準
備しハイブリッドICのパッケージにつけている紫外線照
射孔（７）に向って、紫外線の照射を30分程度行うこと
でEPROM（４）に書込まれたデータは全て「１」のレベ
ルとなる。普通データの消去もれが無いように照射時間
は十分余裕をもって行われる。

次に、通称、EPROM WRITERを準備し、EPROM（４）に記
憶させたいプログラム・データを入力する。EPROM WRIT
ERへデータを入力するのはEPROMのアドレスに対しデー
タを１つづつ手操作で入力することも可能であるが時間
的にまた操作の信頼性から、普通はプログラムを開発す
るホストコンピュータとROM WRITERを電気的に接続し
て、コンピュータから直接ROM WRITER内部のメモリにデ
ータを転送しデータを蓄える。ハイブリッドICとROM WR
ITERの接続は、第６図に示す如く、ROM WRITER（20a）
に接続されているハイブリッド接続用ソケット（20）と
の間で行う。

通常、ハイブリッドICではなくEPROM単体の書込みであ
れば書込みたいEPROMをROM WRITERのソケットに挿入し
て、即時データ書込み動作に入れる。しかし、ハイブリ
ッドICの場合、ROM WRITERについているEPROMソケット
と、アドレスＡφ〜A₁₃の14本、データＤφ〜D₇の８
本、制御信号CE,OE,PGMの３本、合計25の信号、制御線
を、ROM WRITER（20a）のソケット（20）にハイブリッ
ドICの入出力端子〜を挿入してそれぞれ接続する。
書込みする場合には端子からEPROM（４）のV_PP入力端
子に＋21Vが供給される。

この状態の電気的接続状態は、ROM WRITERで単体のEPRO
Mを書込み、読出しを行う時と全く等価の状態となって
おり次の操作からは、通常のROM WRITER操作と同じにな
る。

次に、ROM WRITER（20a）側の操作として、既にROM WRI
TER（20a）のメモリ内にはEPROMに書込みたいデータは
準備されていることからデータ書込みをスタートをす
る。

実際のROM WRITERの書込み動作は、次の手順で自動的に
行なわれる。

（ｉ）EPROMを読出し状態（PGM端は「Ｌ」のままOE,CE
をACTIVE「Ｌ」にしてＡφ〜A₁₃へアドレスデータを入
れる）にしてEPROMの全メモリが、完全に消去されてい
るかどうかの確認。もし、消去不完全なところがあると
ROM WRITERは警告音を発し、次のデータ書込みのステッ
プには入らない。

（ii）EPROMのアドレスの若い順（OEは「Ｈ」、CEは
「Ｌ」）からデータの書込みを開始する。ROM WRITERか
らアドレスＡφ〜A₁₃、データＤφ〜D₇をEPROMへ印加し
たまま約1msec幅のPGMパルスをEPROMに一回印加EPROMに
PATAを書込む。

（iii）（ii）と同一アドレスで、EPROMを読出し状態
（（ｉ）と同じ状態）にして、（ii）で書込まれたデー
タの読出しを行い、読出されたデータが（ii）で書込ん
だものと同じになったかどうか比較する。

同じデータになっていない時は（ii）の動作にもどり同
一のアドレスとデータで書込みを行う。書込んだデータ
と書込まれたデータが同一になると、EPROMのデータ保
持の安定性、信頼性向上のためのマージン確保のために
さらに（ii）の書込み動作を何回か自動的に行ない、一
つのアドレスの書込みを終了する。

（iv）アドレスを１カウントアップし、そのデータの書
込みを、（ii）の手順から繰り返す。

（ｉ）〜（iv）の書込み動作はROM WRITERが自動的に進
行し、EPROMの全アドレスデータ書込みが終了確認出来
ると自動的にROM WRITERの動作は停止する。

以上の動作でハイブリッドICの中のEPROMに新らたなデ
ータを書込むことが出来、ROM WRITER（20a）のソケッ
ト（20）から各端子〜に接続され外部リード（12）
を取りはずせばハイブリッドICの内に搭載されたEPROM
（４）のデータ書込みは終了する。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第７図に示したブロック図に基づいてモデムを簡単に説
明する。

第７図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより通信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（21）と、DTEインターフェース（21）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（５）と、マイクロコンピュータ
（５）からアドレスされるデータを内蔵したEPROMチッ
プ（４）と、マイクロコンピュータ（５）からの出力信
号を変復調しNCU（NETWORK CONTROL UNIT）に出力する
第１および第２の変復調回路（22）（23）と、マイクロ
コンピュータ（５）からの出力信号に応じて所望のDTMF
信号（トーン信号）を発生するDTMF発生器（24）とをか
ら構成されている。

DTEインターフェースは例えばSTC9610（セイコーエプソ
ン）等のICより成り、第８図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ（５）へ出力する送信メモリー部
（25）と、マイクロコンピュータ（５）からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部（26）と、送信メモリー部
（25）および受信メモリー部（26）を介して入出力され
る夫々の信号を切替える制御部（27）とからなり、パソ
コン（28）とマイクロコンピュータ（５）とを接続する
ための所定の機能を有するものである。

マイクロコンピュータ（５）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第９図の如く、DTEイン
ターフェース（21）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（21）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（28）はマイクロコンピュータ（５）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（５）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（22）は30
0bpsの低速変復調回路であり、第２の変復調回路（23）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（22）（23）はマイクロコンピュータ
（５）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（24）はマイクロコンピュータ（５）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（29a）に出力して電話回線へ信号を供給する。

EPROMチップ（４）内にはモデムの各種のモードを設定
するためのプログラムデータがメモリーされており、マ
イクロコンピュータ（５）のアドレスに基づいてマイク
ロコンピュータ（５）に外部回路を介して供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて、所定のアド
レスデータがEPROMチップ（４）に供給され、そのアド
レスに基づいてEPROMチップ（４）のプログラム・デー
タが外部回路を介してマイクロコンピュータ（５）に供
給され、通信を行う夫々のモデムの通信規格（BELL/CCI
TT規格）、通信速度（300/1200bps）、データファーマ
ットの一致、デップスイッチモードの切替等の各種のモ
ードが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（21）に入力され、電話番号を解読する為にマイクロ
コンピュータ（５）に転送される。その解読した結果を
DTMF発生器（24）に送信し、DTMF発生器（24）からDTMF
信号が発信されその信号は送信AMP（29a）、ライントラ
ンス（29c）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（29c）、受信アン
プ（29b）を通り低速変復調回路（22）でそのアンサー
トーンが起呼側のモデムに対して所定のアンサートーン
であるか否かを検出する。所定のアンサートーンであれ
ば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
所定のキー入力信号に基づいてパソコンからのパラレル
データをDTEインターフェース（21）に入力し、そのデ
ータをマイクロコンピュータ（５）に転送する。ここで
パラレルデータをシリアルデータに変換する。シリアル
データに変換されたデジタル信号は低速変復調回路（2
2）に送信される。ここでデジタル信号はアナログ信号
に変換され、それに対応した通信規格に基づいて周波数
変調FSKされ、送信AMP（29）、ライントランス（32）を
介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（29c）、受信AMP（29b）を介して
低速変復調回路（22）に入力される。ここでアナログ信
号はデジタル信号に変換されDTEインターフェース（2
1）に入力され、シリアルデジタル信号からパラレルデ
ジタル信号に変換されて起呼側のパソコンに入力され
る。その結果起呼側へパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。

第10図は第７図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の図番号は同一番号とする。EPROMチップ
（４）とマイクロコンピュータ（５）との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。

第10図に示す如く、基板（２）の対向する周端部には外
部リード端子（12）が固着される複数の固着用パッド
（3a）が設けられている。固着パッド（3a）から延在さ
れる導電路（３）上所定位置には複数の回路素子および
EPROMチップ（４）が固着される。（21）はDTEインター
フェース、（22）（23）は第１および第２の変復調回
路、（24）はDTMF発生回路、（５）はマイクロコンピュ
ータ、（６）はコンデンサー等のチップ部品である。

第10図に示す如く、マイクロコンピュータ（５）の近傍
あるいは隣接する位置にEPROMチップが固着されてい
る。マイクロコンピュータ（５）とEPROMチップ（４）
とを外部回路を介して接続することで、マイクロコンピ
ュータ（５）とEPROMチップ（４）の接続が基板上で不
要となるため従来の引回し線が全く不要となり、他の実
装パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材（８）が固着される領域を示す。

第11図は第10図で示した基板（２）上にケース材（８）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材（８）の上面からはEPROMチ
ップ（４）上に被覆された第２の樹脂層（15b）の上面
のみが露出された状態となる。即ち、EPROMチップ
（４）以外の他の素子は全てケース材（８）と基板
（２）とで形成された封止空間（14）内に封止される。

ケース材（８）より露出されている多数の外部リード
（12）の一部はEPROMチップ（４）と接続された外部リ
ード及びマイクロコンピュータ（５）と接続された外部
リードである。

以上に詳述したモデム用の混成集積回路装置のEPROMに
は製品仕様の多様化に備え、仕向地、OEM、自社販売等
セットメーカ（ユーザ）が要望する仕様変更に対して容
易に対応することができる。即ち、EPROM以外の回路構
成はあらかじめ各種の仕様変更に対応する様に設計され
ていたが、特定のユーザの仕様に基づいて混成集積回路
を設計すると、他のユーザ仕様と一致しないことがあっ
た場合、従来では混成集積回路自体の設計を見なおす必
要があった。

しかし本発明の混成集積回路装置では、EPROMチップ
（４）のデータを読出す場合に用いる通常動作モードと
EPROMチップ（４）と接続されるマイクロコンピュータ
（５）は基板（２）上で接続されておらずEPROMチップ
（４）とマイクロコンピュータ（５）とが接続される導
電路（３）が夫々独立しているため、EPROMチップ
（４）と接続された導電路（３）を用いてEPROMチップ
（４）を搭載したままの状態でEPROMチップ（４）に所
定のプログラム・データを書込むことができるため、設
計変更等の変更でEPROMチップ（４）内のプログラム・
データに変更が生じた場合でもEPROMチップ（４）に容
易にプログラム・データを書込みすることができる。

以上に詳述した実施例ではEPROMとマイクロコンピュー
タとは夫々分離した個別のICであるが、不揮発性メモリ
ーの中にはEPROM内蔵のマイクロコンピュータも含まれ
る。EPROM内蔵マイクロコンピュータにおいても上述し
た如き、同様の動作を行うことができる。

第12図はEPROM内蔵マイクロコンピュータを用いた場合
のブロック図を示すものである。当然のことながら、第
12図に示したEPROM内蔵マイクロコンピュータを基板上
にハイブリット化した場合、EPROM内蔵マイクロコンピ
ュータが搭載される真上のケース材には孔が設けられて
いる。従ってEPROMのデータの消去・書込みが上述した
同様の動作で行える。

斯る本発明に依れば、ケース材（８）の所望位置に孔
（７）を設け、その孔（７）で露出した基板（２）上の
導電路（３）にEPROMチップ（４）を接続し隣接する導
電路（３）とワイヤ線で接続し、基板（２）とケース材
（８）とで形成された封止空間（14）にマイクロコンピ
ュータ（５）および他の回路素子（６）を固着すること
により、混成集積回路とEPROMチップ（４）との一体化
した装置が極めて小型化に行える大きな特徴を有する。

更に本発明では基板（２）上でEPROMチップ（４）とマ
イクロコンピュータ（５）とを接続せず夫々独立した導
電路を有してその導電路を用いて外部接続するためにEP
ROMチップ（４）と接続される導電路（３）は上述した
如き、独立しているのでその導電路（３）を用いてEPRO
Mチップ（４）を搭載した状態のままでEPROMチップ
（４）に所定のプログラム・データを書込むことができ
る。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１にケース材
（８）の所望位置に孔（７）を設け、孔（７）で露出し
た基板（２）上の導電路（３）にEPROMチップ（４）を
接続しているので、EPROMチップ（４）の載置位置を任
意に選定できる利点を有する。このため内蔵するマイク
ロコンピュータとの電気的接続を考慮して、効率良くEP
ROMチップ（４）とマイクロコンピュータ（５）とを接
続でき信号線の引回しを不要にできる。更に詳述する
と、EPROMチップ（４）の隣接する位置に最も関連の深
いマイクロコンピュータ（５）を配置でき、その結果EP
ROMチップ（４）とマイクロコンピュータ（５）間のデ
ータのやりとりを行うデータ線を最短距離あるいは最も
設計容易なレイアウトで実現でき、データ線の引回しに
よる実装密度のロスを最小限に抑制できる。

第２にケース材（８）の所望位置の孔（７）にEPROMチ
ップ（４）を配置していると共に、集積回路基板（２）
上の組込むマイクロコンピュータおよびその周辺回路素
子の実装密度を向上することにより、従来必要とされた
プリント基板を廃止でき、極めて小型化のEPROMチップ
（４）を内蔵する混成集積回路装置を実現できる。

第３にEPROMチップ（４）とマイクロコンピュータ
（５）とは基板（２）上で接続されず、夫々専用の導電
路（３）を備えているのでEPROMチップ（４）と接続さ
れた導電路（３）を用いることにより、EPROMチップ
（４）のデータを消去した後にEPROMチップ（４）を搭
載したままの状態でEPROMチップ（４）内に所定のプロ
グラム・データを書込むことができる。その結果、EPRO
Mチップ（４）を内蔵した混成集積回路装置をユーザに
納入する直前にEPROMチップ（４）のデータの仕様の変
更が発生したとしても極めて容易に対応することができ
る大きなメリットを有する。

第４に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（11）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第５にEPROMチップ（４）と接続されるマイクロコンピ
ュータ（５）およびその周辺回路素子（６）はケース材
（８）と集積回路基板（２）とで形成される封止空間
（14）にダイ形状あるいはチップ形状で組み込まれるの
で、従来のプリント基板の様に樹脂モールドしたものに
比較して極めて占有面積が小さくなり、実装密度の大幅
に向上できる利点を有する。

第６にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（14）として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。

第７にEPROMチップ（４）上には遮光用の樹脂層（15b）
が設けられているため、EPROMチップ（４）を保護する
ことができると共に遮光ができ且つEPROMチップ（４）
と孔（７）のすき間も封止できる利点を有する。

第８に集積回路基板（２）の一辺あるいは相対向する辺
更に全ての辺から外部リード（12）を導出でき、極めて
多ピンの混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は実施例で用いる基板の断面図、第４
図は他の実施例を示す断面図、第５図は本実施例を示す
ブロック図、第６図は混成集積回路装置のEPROMにデー
タを書込みする場合を示す斜視図、第７図は本実施例で
用いたモデムを示すブロック図、第８図は第７図で示し
たモデムのDTEインターフェースを示すブロック図、第
９図は第７図で示したモデムのマイクロコンピュータを
示すブロック図、第10図は第７図で示したブロック図を
基板上に実装したときの平面図、第11図は第10図に示し
た基板上にケース材を固着したときの平面図、第12図は
他実施例を示すブロック図、第13図および第14図は従来
のEPROM実装構造を示す断面図である。（１）……混成集積回路装置、（２）……集積回路基
板、（３）……導電路、（４）……EPROMチップ、
（５）……マイクロコンピュータ、（６）……回路素
子、（７）……孔、（7a）……壁体、（８）……ケース
材、（15a）……紫外線透過性樹脂、（15b）……紫外線
不透過性樹脂。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と、前記基板上に形成された所望のパターンを有する導電路
と、前記導電路に接続された不揮発性メモリーチップと、前記メモリーチップからデータを読出し且つ前記基板上
の導電路と接続されたマイクロコンピュータおよびその
周辺回路素子と、前記基板に一体化されたケース材とを具備し、前記不揮発性メモリーチップの電極と所望の前記導電路
をボンディングワイヤで接続し、前記基板と前記ケース
材で形成された封止空間に少なくとも前記マイクロコン
ピュータおよびその周辺回路素子を配置し、前記マイクロコンピュータと前記メモリーチップ間を接
続する複数の前記導電路を前記マイクロコンピュータ及
び前記メモリーチップの夫々独立させて前記基板の一辺
に延在させたことを特徴とする混成集積回路装置。
【請求項２】前記マイクロコンピュータ及び前記メモリ
ーチップの夫々独立させた導電路を用いて外部接続し、
前記マイクロコンピュータと前記メモリーチップ間を接
続することを特徴とする請求項１記載の混成集積回路装
置。
【請求項３】前記メモリーチップから延在された複数の
導電路を用いて前記メモリーチップ内に所定のプログラ
ム・データを書込むことを特徴とする請求項１記載の混
成集積回路装置。
【請求項４】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項５】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項６】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項７】前記ケース材の周端部を前記基板の周端部
と実質的に一致させたことを特徴とする請求項１記載の
混成集積回路装置。