JPH0680788B2

JPH0680788B2 - 混成集積回路装置

Info

Publication number: JPH0680788B2
Application number: JP15327189A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-06-15
Filing date: 1989-06-15
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH0319263A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型の不揮発性にモリ、例
えばEPROM（紫外線消去形プログラマブル・リード・オ
ンリ・メモリー）を実装してなる消去、書込み及び再書
込み可能なEPROM内蔵型の混成集積回路装置に関する。

（ロ）従来の技術最近マイクロコンピュータを使用した電子機器はエレク
トロニクス、航空、機械及び自動車等の多分野に使用さ
れている。その背景はマイクロコンピュータを用いるこ
とで多機能の動作を容易に実現することができるからで
ある。その動作を決めるプログラム・データは電子機器
の多機能化に伴って年々大容量化になる傾向がある。更
にマイクロコンピュータを動作させるプログラム・デー
タは電子機器の設計から必らずしも一定でなく、電子機
器が完成するまでには数回あるいは数十回におよぶプロ
グラム設計変更が実際にはありうる。

上述の如き、電子機器分野において、ますますEPROM搭
載の集積回路が必要とされる傾向にある。

紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成される。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第14図に従って説
明すると、第14図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）を有し、前記ヘッダー（45）はセラミ
ック基材（47）に外部導出リード（48）か低融点ガラス
材で接着されている。又このヘッダー（45）はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部（50）が前記低融点ガラス材上或はセラミック
基材（47）上に接着されており、この素子搭載部（50）
にEPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
チップ（51）を密封している。この様にEPROMチップ（5
1）を密封したEPROM素子（44）は、前記絶縁性基板（4
2）のスルーホール（43）に外部導出リード（48）を挿
通させ半田によって固定される。このスルーホール（4
3）は導電性配線パターン（41）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（55）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面線
率もさることながら三次元、つまり高さもチップの高さ
の数倍となり、薄型化に極めて不利である。更にスルー
ホール（43）に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、クランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第15図に示したEPROM実装構
造がある。

以下に第15図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度掘れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第14図および第15図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第15図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
5図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。

更に第15図で示したEPROM実装構造ではEPROMチップがダ
イボンディングされているのでEPROMチップのプログラ
ム・データの消去は容易に行えるが、消去後に再書込み
する場合の書込みが非常に困難であるため、例えば、EP
ROMチップ及びマイクロコンピュータを搭載した多機能
の集積回路を完成するまでには、上述した様に数回ある
いは、数十回の設計変更、即ち、プログラム・データの
変更があり、その都度に消去・書込みの作業があるため
に設計変更時、即ち、プログラム・データ変更時に容易
に対応することができない大きな問題がある。

更に、第14図に示した実装構造においても第15図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第14図および第15図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第14図および第15図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のPEROMを搭載すると共にそのEPROMチッ
プと接続されるマイクロコンピュータおよびその周辺の
回路素子を搭載し、且つ、ケース材によってマイクロコ
ンピュータおよびその周辺の回路素子全てが密封素子さ
れてEPROMチップたけがケース材に設けられた孔によっ
て露出された基板上に搭載された構造を有し、且つ、EP
ROMチップに所定のプログラム・データを書込みする書
込み動作時に用いる書込みモードとEPROMチップからデ
ータを読出し通常動作時に用いる通常モードとを任意に
変換する複数のスイッチを基板上の導電路に接続するこ
とを特徴とする。

従ってEPROMチップを搭載した混成集積回路を極めて小
型化にでき且つEPROMチップの消去が容易に行えるEPROM
チップ内蔵の混成集積回路装置を提供することができ
る。

また、書込み・通常の各モードに変換するスイッチが設
けられているので、そのスイッチの変換で各モードの設
定ができ、書込みモード時に基板に固着されている外部
リードを兼用してプログラム・データを書込みすること
ができる。

（ホ）作用この様に本発明に依れば、基板上の導電路にEPROMチッ
プを接続し、隣接する導電路とワイヤ線で接続している
のでEPROMチップの載置位置を任意に設定できるので、
内蔵するマイクロコンピュータとの電気的接続を考慮し
て、効率良くEPROMとマイクロコンピュータとを接続す
ることができ、信号線即ち導電路の引回し線を不要にす
ることができる。更にEPROMチップの隣接する位置に最
も関連の深いマイクロコンピュータを配置でき、EPROM
チップとマイクロコンピュータ間のデータのやりとりを
行うデータ線を最短距離あるいは最小距離で実現でき、
データ線の引回しによる実装密度のロスを最小限に抑制
することになり、高密度の実装が行える。

更に本発明ではEPROMチップ以外の全ての素子がチップ
状で且つケース材と基板で形成された封止空間内に収納
されるため小型化でしかも取扱い性の優れた混成集積回
路装置を提供することができる。

更に本発明では基板上に書込み・通常各モードに変換す
るスイッチが設けられているので、書込みモード時に変
換されたときに外部リードを用いてプログラム・データ
を書込みすることができ且つ、書込み後モードを通常モ
ードに変換して書込みモード時に用いた外部リードを通
常動作時にも兼用して用いることができる（ヘ）実施例以下に第１図乃至第15図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、導電路（３）
と接続された不揮発性メモリーチップ（４）と、メモリ
ーチップ（４）からデータを供給され且つ基板（２）上
の導電路（３）と接続されたマイクロコンピュータ
（５）およびその周辺回路素子（６）と、メモリーチッ
プ（４）に所定のプログラム・データを書込みする書込
み動作時に用いる書込みモードとメモリーチップ（４）
からデータを読出し通常動作時に用いる通常モードとを
変換する複数のスイッチ（17）と、基板（２）に一体化
され所定の位置に孔（７）が設けられたケース材（８）
とをから構成されている。

集積回路基板（２）はセラミックス・ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第３図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂相（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。基板
（２）の一主面上に設けられた銅箔（11）表面上にはス
クリーン印刷によって所望形状の導電路を露出してレジ
ストでマスクされ、貴金属（金、銀、白金）メッキ層が
銅箔（11）表面にメッキされる。然る後、レジストを除
去して貴金属メッキ層をマスクとして銅箔（11）のエッ
チングを行い所望の導電路（３）が形成される。ここで
スクリーン印刷による導電路（３）の細さは0.5mmが限
界であるため、極細配線パターンを必要とするときは周
知の写真蝕刻技術に依り約２μまでの極細導電路（３）
の形成が可能となる。

導電路（３）上の所定の位置には不揮発性メモリーチッ
プ（４）とメモリチップ（４）からデータを供給される
マイクロコンピュータ（５）とその周辺の回路素子
（６）と、メモリーチップ（４）にデータを書込みする
場合に用いる書込みモードとメモリーチップ（４）から
データを読出して通常動作時に用いる通常モードとのモ
ードを切替える複数のスイッチ（17）が搭載され導電路
（３）と接続されている。導電路（３）は基板（２）の
略全面に延在形成され、基板（２）の周端部に延在され
る導電路（３）の先端部はリード固着パッドが形成さ
れ、そのパッドには外部リード端子（12）が固着されて
いる。その外部リード（12）は取付け基板に取付けるた
めに略直角に折曲げ形成されている。

不揮発性メモリーチップ（４）としてEPROM（Erasable
Programable Read Only Memory）チップが用いられる
（以下不揮発性メモリーチップ（４）をEPROMチップと
いう）。このEPROMチップ（４）は周知の如く、フロー
ティングゲートに蓄積されている電子（プログラム・デ
ータ）を光を照射して励起させて未記憶状態のペレット
に戻し再書込みして利用できる素子である。EPROMチッ
プ（４）は市販されているもので、その形状はチップ型
であれば限定されるものではなく、本実施例ではEPROM
チップ（４）の説明を省略する。

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（８）間に所定の封止空間部（14）が
形成されることになる。更に本実施例のケース材（８）
の所定位置には孔（７）が設けられている。その孔
（７）はEPROMチップ（４）及びEPROMチップ（４）と導
電路（３）とを接続するボンディングワイヤ線を露出す
る様な大きさで形成されている。即ち、EPROMチップ
（４）よりも大きく形成されることになる。

ケース材（８）の孔（７）で露出した基板（２）上の導
電路（３）にはEPROMチップ（４）がAgペースト、半田
等のろう材によって固着搭載され、孔（７）で露出した
基板（２）にはEPROMチップ（４）と接続される複数の
導電路（３）の一端が形成される。その導電路（３）の
一端とEPROMチップ（４）とはAlワイヤ等のボンディン
グワイヤ線で超音波ボンディング接続が行われる。EPRO
Mチップ（４）とボンディング接続された導電路（３）
の他端はEPROMチップ（４）に接続して配置されたマイ
クロコンピュータ（５）の近傍に効率よく引回しされチ
ップ状のマイクロコンピュータ（５）とAlボンディング
ワイヤを用いて超音波接続され電気に接続される。

ここでEPROMチップ（４）とマイクロコンピュータ
（５）との位置関係について述べる。第１図に示す如
く、EPROMチップ（４）とマイクロコンピュータ（５）
とは多数本の導電路（３）を介して接続されるため、そ
の導電路（３）の引回しを短くするためにEPROMチップ
（４）とマイクロコンピュータ（５）は夫々、隣接する
位置かあるいはできるだけ近傍に位置する様に配置され
る。従ってEPROMチップ（４）とマイクロコンピュータ
（５）との導電路（３）の引回しは最短距離で形成でき
基板上の実装面積を有効に使用することができる。EPRO
Mチップ（４）とその近傍あるいは隣接した位置に配置
されたチップ状のマイクロコンピュータ（５）は第１図
の如く、マイクロコンピュータ（５）の近傍に延在され
た導電路（３）の先端部とAlワイヤ線によって超音波ボ
ンディング接続されEPROMチップ（４）と電気的に接続
される。

EPROMチップ（４）は第１図及び第２図から明らかな如
く、ケース材（８）に設けた孔（７）で露出した基板
（２）上に搭載され、孔（７）を形成する壁体（7a）に
よって周囲を囲まれた構造となる。更に詳述すると壁体
（7a）によって囲まれるのはEPROMチップ（４）とそのE
PROMチップ（４）と近傍の導電路（３）とボンディング
接続するワイヤ線が囲まれることになる。

更に壁体（7a）によって囲まれた空間（7b）には１層以
上の樹脂が充填され、EPROMチップ（４）及びワイヤ線
がその樹脂によって完全に樹脂被覆されている。EPROM
チップ（４）上に直接被覆される第１層目の樹脂はEPRO
Mチップ（４）のデータを消去する場合に紫外線を透過
する必要があるため紫外線透過性樹脂（15a）が用いら
れる。紫外線透過性樹脂（15a）は非芳香族系であれば
限定されず、例えばメチル系シリコンゴムあるいはシリ
コンゲルが用いられる。

本実施例では第１層目の紫外線透過性樹脂（15a）上に
第２層目の樹脂層（15b）が充填されている。第２層目
の樹脂層は第１層とは異なりEPROMチップ（４）誤消去
を防止するために紫外線を遮断する紫外線不透過性樹脂
（15b）が用いられる。この紫外線性不透過性樹脂（15
b）は芳香環（ベンゼン環）を含んだ樹脂であれば限定
されず、例えばエポキシ系あるいはポリイミド系の樹脂
が用いられ、ケース材（８）の上面と略一致するまで充
填されている。

従ってEPROMチップ（４）だけが壁体（7a）によって囲
まれ且つ樹脂被覆されて、他のマイクロコンピュータ
（５）およびその周辺の回路素子（６）はケース材
（８）と基板（２）とで形成される封止空間（14）内に
配置されることになる。

上述の如くEPROMチップ（４）と接続されるマイクロコ
ンピュータ（５）と、その周辺の回路素子（６）及び第
1,第２のスイッチ（17a）（17b）は基板（２）とケース
材（８）で形成された封止空間部（14）に配置する様に
設定されている。即ち、チップ状の電子部品および印刷
抵抗、メッキ抵抗等の抵抗素子の全ての素子が封止空間
部（14）内に設けられている。

ところで、本実施例では壁体（7a）で囲まれた空間（7
b）に紫外線透過性樹脂（15a）及び不透過性樹脂（15
b）の２層の樹脂構造からなるが、不透過性樹脂（15b）
の代りに第４図に示す如く、遮光用のシール材（16）を
ケース材（８）の孔（７）上に接着しても不透過性樹脂
（15b）と同様に紫外線を完全に遮断することができ
る。

本実施例でEPROMチップ（４）のデータ消去を行う場合
は紫外線不透過性樹脂（15b）あるいはシール材（16）
を剥して紫外線を所定の時間照射して消去する。紫外線
透過性樹脂（15a）を剥す場合、樹脂（15a）は弱い接着
力のためにワイヤ線が切断することはない。

次にEPROMチップ（４）のデータ消去後の再書込みにつ
いて説明する。

第５図は上述した混成集積回路を示すブロック図であ
る。

〜は外部リード（12）が接続される入出力端子、
（５）はマイクロコンピュータ、（４）はEPROM、（1
8）は周辺回路、（19）は書込み用電源回路、（17a）
（17b）は第１及び第２のスイッチである。

第１及び第２のスイッチ（17a）（17b）は第６図に示す
如く、１回路２接点を有する素子で構成され、本実施例
ではモトローラ社のCMOS MC14053のマルチプレクサー
が使用される。

第１のスイッチ（17a）はEPROM（４）とマイクロコンピ
ュータ（５）との間に接続され、EPROM（４）が通常動
作を行う時にマイクロコンピュータ（５）と電気的に接
続し、EPROM（４）にデータを書込む時にはマイクロコ
ンピュータ（５）とは電気的に切り離なされる。

第２のスイッチ（17b）は入出力端子と周辺回路（18）
間に接続され、通常動作時には周辺回路（18）と接続
し、EPROM（４）のデータ書込み動作時には入出力端子
とEPROM（４）とを接続する。第１及び第２のスイッチ
（17a）（17b）の一端は入力端子とEPROM（４）とを接
続するために夫々接続されている。

第１及び第２のスイッチ（17a）（17b）はEPROM（４）
にプログラム・データを書込みする際に必要な数だけを
有しており、例えば、128KビットEPROMの場合、アドレ
スＡφ〜A₁₃（14本）、データＤφ〜D₇（８本）の書込
み・読出しのための制御と電源のV_PP,PGM,OE,CE（４
本）の合計51個の第１及び第２のスイッチ（17a）（17
b）が必要となるが、ここでは、既製のMC 14053を使用
しているために基板上に実装されるスイッチ素子は実際
には17石となる。また実装するスイッチ素子の素子数を
減らす必要がある場合にはCMOSゲートアレー又はスタン
ダードセルの如きASIC ICを利用した方が基板の小型化
を図れる。

本実施例では入出力端子〜と周辺回路（18）間に25
個の第２のスイッチ（17b）接続され、EPROM（４）とマ
イクロコンピュータ（５）間には26個の第１のスイッチ
（17a）が接続されている。

第１及び第２のスイッチ（17a）（17b）の数はいうまで
もないがEPROMのデータ容量あるいは書込み方法によっ
て多くなったり少なくなったりする。

次に実際の書込み方を説明する。

EPROM（４）の電源V_CCとGNDを除いた端子のアドレス端
子Ａφ〜A₁₃データ端子Ｄφ〜D₇、書込み、読出し制御
端子CE,OE,PGM,V_PP合計26端子は例えば１回路２接点の
第１のスイッチ（17a）の26個に接続されている。

Ａφ〜A₁₃,Dφ〜D₇,CE,OEの24個の第１のスイッチ（17
a）の通常モード側端子はマイクロコンピュータ（５）
からの、EPROMデータ読出し動作に必要な信号線の24本
と接続されている。

EPROM（４）のPGM,V_PPに接続されている２個の第１のス
イッチ（17a）通常動作モード側端子はGNDに接地してお
り、通常モードではEPROM（４）動作が読出し動作だけ
に限られ、書込みによる事故を防ぐようにしている。

26個の第１のスイッチ（17a）の書込みモード側端子の
うちEPROM（４）のV_PPに接続している第１のスイッチ
（17a）以外の25個の第１のスイッチ（17a）の書込みモ
ード端子は、ハイブリッド入出力端子の〜端子と周
辺回路（18）間に接続された第２のスイッチ素子（17
b）の書込みモード側端子に接続され、書込みモード時
にハイブリッドICの入出力端子〜に電気的に接続さ
ていれる。

通常動作モードでは、入出力端子はハイブリッドIC内部
周辺回路に接続されている。

ハイブリッドICを通常動作モードにするか、書込みモー
ドにするかの切りかえは、モード変換専用の入力端子の
に「Ｈ」「Ｌ」レベルの信号を入れることで行う。モ
ード変換専用の入力端子に「Ｈ」レベルの信号が供給さ
れると、ハイブリッド入出力端子側の第２のスイッチ
（17a）の26個の接続は書込みモード（白点）に変換さ
れて接続される。また、EPROM（４）側の第１のスイッ
チ（17a）の26個も同時に書込みモード側（白点）に接
続される。

さらに同時に、EPROM（４）のデータ書込み時に必要と
なるV_PP入力へはトランジスタQ₁ベースに「Ｈ」レベル
の入力信号が供給されることによりトランジスタQ₁はON
状態になり、トランジスタQ₂のベースが接地されトラン
ジスタQ₂がON状態となり、入出力端子から＋21Vが通
電され、第１のスイッチ（17a）を径由してV_PP入力に書
込み用の＋21Vが供給され書込み状態がリセットされ
る。

EPROM（４）へのプログラム・データの書込み操作はま
ず第１にハイブリッドICに内蔵されている、EPROMチッ
プのデータ消去から行う。

データの消去は紫外線発生機、通常EPROMイレサーを準
備しハイブリッドICのパッケージにつけている紫外線照
射孔（７）に向って、紫外線の照射を30分程度行うこと
でEPROM（４）に書込まれたデータは全て「１」のレベ
ルとなる。普通データの消去もれが無いように照射時間
は十分余裕をもって行われる。

次に、通称、EPROM WRITERを準備し、EPROM（４）に記
載させたいプログラム・データを入力する。EPROM WRIT
ERへデータを入力するのはEPROMのアドレスに対しデー
タを１つづつ手操作で入力することも可能であるが時間
的にまた操作の信頼性から、普通はプログラムを開発す
るホストコンピュータとROM WRITERを電気的に接続し
て、コンピュータから直接ROM WRITER内部のメモリにデ
ータを転送しデータを蓄える。ハイブリッドICとROM WR
ITERの接続は、第７図に示す如く、ROM WRITER（20a）
に接続されているハイブリッド接続用ソケット（20）と
の間で行う。

通常、ハイブリッドICではなくEPROM単体の書込みであ
れば書込みたいEPROMをROM WRITERのソケットに挿入し
て、即時データ書込み動作に入れる。しかし、ハイブリ
ッドICの場合、ROM WRITERについているEPROMソケット
と、アドレスＡφ〜A₁₃の14本、データＤφ〜D₇の８
本、制御信号CE,OE,PGMの３本、合計25の信号、制御線
を、ROM WRITER（20a）のソケット（20）にハイブリッ
ドICの入出力端子〜を挿入してそれぞれ接続する。

次にハイブリッドICの入出力端子〜とROM WRITER
（20a）のソケット（20）と接続した入出力端子以外を
接続する。即ち、通常モードから書込みモードへ変換す
る必要があるため、端子に「Ｈ」「Ｌ」レベルの信号
を供給しモードを書込みモードに変換するために所定の
接続部に接続されている。モード変換専用の端子から
入力された「Ｈ」レベルの入力信号はハイブリッドICの
入出力端子側の第２のスイッチ（17b）の25個とPEROM
（４）側の第１のスイッチ（17a）の26個、合計51個の
第１及び第２のスイッチ（17a）（17b）がROM書込みモ
ード側に接続される。このとき、EPROM（４）のV_PP入力
端子に端子から＋21Vが供給される。

この状態の電気的接続状態は、ROM WRITERで単体のEPRO
Mを書込み、読出しを行う時と全く等価の状態となって
おり次の操作からは、通常のROM WRITER操作と同じにな
る。

次に、ROM WRITER（20a）側の操作として、既にROM WRI
TER（20a）のメモリ内にはEPROMに書込みたいデータは
準備されていることからデータ書込みをスタートをす
る。

実際のROM WRITERの書込み動作は、次の手順で自動的に
行なわれる。

（ｉ）EPROMを読出し状態（PGM端は「Ｌ」のままOE,CE
をACTIVE「Ｌ」にしてＡφ〜A₁₃へアドレスデータを入
れる）にしてEPROMの全メモリが、完全に消去されてい
るかどうかの確認。もし、消去不完全なところがあると
ROM WRITERは警告音を発し、次のデータ書込みのステッ
プには入らない。

（ii）EPROMのアドレスの若い順（OEは「Ｈ」、CEは
「Ｌ」）からデータの書込みを開始する。ROM WRITERか
らアドレスＡφ〜A₁₃、データＤφ〜D₇をEPROMへ印加し
たまま約1msec幅のPGMパルスをEPROMに一回印加EPROMに
PATAを書込む。

（iii）（ii）と同一アドレスで、EPROMを読出し状態
（（ｉ）と同じ状態）にして、（ii）で書込まれたデー
タ読出しを行い、読出されたデータが（ii）で書込んだ
ものと同じになったかどうか比較する。

同じデータになっていない時は（ii）の動作にもどり同
一のアドレスとデータで書込みを行う。書込んだデータ
と書込まれたデータが同一になると、EPROMのデータ保
持の安定性、信頼性向上のためのマージン確保のために
さらに（ii）の書込み動作を何回か自動的に行ない、一
つのアドレスの書込みを終了する。

（iv）アドレスを１カウントアップし、そのデータの書
込みを、（ii）の手順から繰り返す。

（ｉ）〜（iv）の書込み動作はROM WRITERが自動的に進
行し、EPROMの全アドレスデータ書込みが終了確認出来
ると自動的にROM WRITERの動作は停止する。

以上の動作でハイブリッドICの中のEPROMに新らたなデ
ータを書込むことが出来、ROM WRITER（20a）のソケッ
ト（20）から各端子〜に接続され外部リード（12）
を取りはずせばハイブリッドICの内に搭載されたEPROM
（４）のデータ書込みは終了する。

以下に本発明を用いたモデム用の混成集積回路の具体例
を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

第８図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコより送信されたデータを内蔵するメモリ
ー内に蓄積してそのデータを出力するDTEインターフェ
ース（21）と、DTEインターフェース（21）より出力さ
れたデータに基づいて所定の出力信号を出力するマイク
ロコンピュータ（５）と、マイクロコンピュータ（５）
からアドレスされるデータを内蔵したPEROMチップ
（４）と、マイクロコンピュータ（５）からの出力信号
を変復調しNCU（NETWORK CONTROL UNIT）に出力する第
１および第２の変復調回路（22）（23）と、マイクロコ
ンピュータ（５）からの出力信号に応じて所望のDTMF信
号（トーン信号）を発生するDTMF発生器（24）とをから
構成されている。更に本実施例のモデム回路内にはEPRO
M（４）のデータを読出して通常動作時に用いる通常動
作モードとEPROM（４）にプログラム・データを書込み
する際に用いる書込みモードとを変換する第１及び第２
のスイッチ（17a）（17b）と、通常動作モードと書込み
モード時の各電圧を変換する電圧切替回路（17c）を有
している。

DTEインターフェースは例えばSTC9610（セイコーエプソ
ン）等のICより成り、第９図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ（５）へ出力する送信メモリー部
（25）と、マイクロコンピュータ（５）からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部（26）と、送信メモリー部
（25）および受信メモリー部（26）を介して入出力され
る夫々の信号を切替える制御部（27）とからなり、パソ
コン（28）とマイクロコンピュータ（５）とを接続する
ための所定の機能を有するものである。

マイクロコンピュータ（５）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第10図の如く、DTEイン
ターフェース（21）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（21）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（28）はマイクロコンピュータ（５）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（５）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（22）は30
0bpsの低速変復調回路であり、第２の変復調回路（23）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（22）（23）はマイクロコンピュータ
（５）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（24）はマイクロコンピュータ（５）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（29a）に出力して電話回線へ信号を供給する。

第１及び第２のスイッチ（17a）（17b）は例えば上述し
た様にモトローラ社のマルチプレクサーCMOS MC 1405
3が用いられる。第１のスイッチ（17a）はマイクロコン
ピュータ（５）とEPROM（４）間に接続され、第２のス
イッチ（17b）はリード端子とDTEインターフェース（2
1）間に接続されている。

EPROMチップ（４）内にはモデムの各種のモードを設定
するためのプログラムデータがメモリーされており、マ
イクロコンピュータ（５）のアドレスに基づいてマイク
ロコンピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。モデムの動
作を説明するにあたり通常・書込みの各モードを変換す
る第１及び第２のスイッチ（17a）（17b）は夫々通常動
作を行う通常モード側に選択されている。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて第１のスイッ
チ（17a）を介して、所定のアドレスデータがEPROMチッ
プ（４）に供給され、そのアドレスに基づいたEPROMチ
ップ（４）のプログラム・データが第１のスイッチ（17
a）を介してマイクロコンピュータ（５）に供給され、
通信を行う夫々のモデムの通信規格（BELL/CCITT規
格）、通信速度（300/1200bps）、データファーマット
の一致、デップスイッチモードの切替等の各種のモード
が一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（21）に入力され、電話番号を解読する為にマイクロ
コンピュータ（５）に転送される。その解読した結果を
DTMF発生器（24）に送信し、DTMF発生器（24）からDTMF
信号が発信されその信号は送信AMP（29a）、ライントラ
ンス（29c）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（29c）、受信アン
プ（29b）を通り低速変復調回路（22）でそのアンサー
トーンが起呼側のモデムに対して所定のアンサートーン
であるか否かを検出する。所定のアンサートーンであれ
ば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（２）に入力し、その
データをマイクロコンピュータ（５）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（22）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（29）、ライントランス（32）
を介して応答側のモデムに送信される。一方、応答側の
パソコンのキー入力信号によって送出した周波数変調の
アナログ信号は起呼側のモデムに送出され、ライントラ
ンス（29c）、受信AMP（29b）を介して低速変復調回路
（22）に入力される。ここでアナログ信号はデジタル信
号に変換されDTEインターフェース（21）に入力され、
シリアルデジタル信号からパラレルデジタル信号に変換
されて第２のスイッチ（17b）を介して起呼側のパソコ
ンに入力される。その結果起呼側へパソコンと応答側の
パソコンは全二重通信ができる様になりパソコン通信が
実現する。

第11図は第８図で示したモデム回路の本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の図番号は同一番号とする。EPROMチップ
（４）とマイクロコンピュータ（５）との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。

第11図に示す如く、基板（２）の対向する週端部には外
部リード端子（12）が固着される複数の固着用パッド
（3a）が設けられている。固着パッド（3a）から延在さ
れる導電路（３）上所定位置には複数の回路素子および
EPROMチップ（４）が固着される。上述した如き、斯る
基板（２）上にはEPROMチップ（４）およびマイクロコ
ンピュータ（５）を含む複数の回路素子と読出し・書込
みの各モードを変換する第１及び第２のスイッチ（17
a）（17b）が固着されており、（21）はDTEインターフ
ェース、（22）（23）は第１および第２の変復調回路、
（24）はDTMF発生回路、（17a）（17b）は第１及び第２
のスイッチ、（17c）は電圧変換素子、（５）はマイク
ロコンピュータ、（６）はコンデンサー等のチップ部品
である。

第11図に示す如く、マイクロコンピュータ（５）の近傍
あるいは隣接する位置にEPROMチップ（４）が固着され
る。マイクロコンピュータ（５）の近傍あるいは隣接す
る位置にEPROMチップ（４）を固着することで、マイク
ロコンピュータ（５）とEPROMチップ（４）とのバスラ
イン、即ち導電路（３）の引回し線の距離を最短でしか
も最小の距離で引回すことができ、他の実装パターンを
有効に使用できると共に高密度実装が行える。尚、一点
鎖線で囲まれた領域は接着シートでケース材（８）が固
着される領域を示す。

更にEPROMチップ（４）とマイクロコンピュータ（５）
間に第１のスイッチ（17a）を接続し、DTEインターフェ
ース（21）と外部リード固着パッド（3a）間に第２のス
イッチ（17b）を設けることで通常モードと書込みモー
ドの各モードの切替を第１及び第２のスイッチ素子（17
a）（17b）で容易に行える。この結果、外部リード（1
2）は通常モードと書込みモードで兼用して用いられる
ことになり、書込み専用のリードを必要とせずEPROMチ
ップ（４）内蔵のハイブリッドでは極めて少ないリード
端数のハイブリッドを実現できる。また、各モード切替
は固着パッド（3X）に固着されるリード（12X）に所定
の入力信号を印加するだけでよい。第１及び第２のスイ
ッチ（17a）（17b）は第８図には示されてないがEPROM
の大きさによってその数は異なり複数設けられている。

第12図は第11図で示した基板（２）上にケース材（８）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材（８）の上面からはEPROMチ
ップ（４）上に被覆された第２の樹脂層（15b）の上面
のみが露出された状態となる。即ち、EPROMチップ
（４）以外の他の素子へ全てケース材（８）と基板
（２）とで形成された封止空間（14）内に封止される。

ケース材（８）より露出されている多数の外部リード
（12）の一部はEPROMチップ（４）の通常動作時及び書
込み動作時の各モードにおいて兼用して用いられるリー
ドであり、外部リード（12X）は各モードを変換させる
入力信号を印加する専用の端子である。

以上に詳述したモデム用の混成集積回路装置のEPROMに
は製品仕様の多様化に備え、仕向地、OEM、自社販売等
セットメーカ（ユーザ）が要望する仕様変更に対して容
易に対応することができる。即ち、EPROM以外の回路構
成はあらかじめ各種の仕様変更に対応する様に設計され
ていたが、特定のユーザの仕様に基づいて混成集積回路
を設計すると、他のユーザ仕様と一致しないことがあっ
た場合、従来では混成集積回路自体を設計を見なおす必
要があった。

しかし本発明の混成集積回路装置では、EPROMチップ
（４）のデータを読出す場合に用いる通常動作モードと
EPROMチップ（４）にデータを書込み場合に書込みモー
ドとを切替える第１及び第２のスイッチ（17a）（17b）
を備えており、EPROMチップ（４）を搭載したままの状
態でEPROMチップ（４）に所定のプログラム・データを
書込むことができるため、設計変更等の変更でEPROMチ
ップ（４）内のプログラム・データに変更が生じた場合
でもEPROMチップ（４）に容易にプログラム・データを
書込みすることができる。

以上に詳述した実施例ではEPROMとマイクロコンピュー
タとは夫々分離した個別のICであるが、不揮発性メモリ
ーの中にはEPROM内蔵のマイクロコンピュータも含まれ
る。EPROM内蔵マイクロコンピュータにおいても上述し
た如き、同様の動作を行うことができる。

第13図はEPROM内蔵マイクロコンピュータを用いた場合
のブロック図を示すものである。第13図から明らかな如
く、第１のスイッチ（17a）はEPROM内蔵マイクロコンピ
ュータと周辺回路（18）に接続され、第２のスイッチ
（17b）は周辺回路（18）との入出力端子〜間に接
続されている。当然のことながら、第13図に示したEPRO
M内蔵マイクロコンピュータを基板上にハイリッド化し
た場合、EPROM内蔵マイクロコンピュータが搭載される
真上のケース材には孔が設けられている。従ってEPROM
のデータの消去・書込みが上述した同様の動作で行え
る。

斯る本発明に依れば、ケース材（８）の所望位置に孔
（７）を設け、その孔（７）で露路した基板（２）上の
導電路（３）にEPROMチップ（４）を接続し隣接する導
電路（３）とワイヤ線で接続し、基板（２）とケース材
（８）とで形成された封止空間（14）にマイクロコンピ
ュータ（５）および他の回路素子（６）を固着すること
により、混成集積回路とEPROMチップ（４）との一体化
した装置が極めて小型化に行える大きな特徴を有する。

更に本発明では第１及び第２のスイッチ（17a）（17b）
を設けることにより、EPROMチップ（４）を搭載した状
態のままでEPROMチップ（４）に所定のプログラム・デ
ータを書込むことができる。しかも本発明ではEPROMチ
ップ（４）にデータの書込みを行う場合にデータ書込み
専用の端子を必要とせず通常動作で使用する端子を兼用
して行うことができるのでリード端数を増加させること
なく、EPROMチップ内蔵の混成集積回路装置を提供する
ことができる。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１にケース材
（８）の所望位置に孔（７）を設け、孔（７）で露出し
た基板（２）上の導電路（３）にEPROMチップ（４）を
接続しているので、EPROMチップ（４）の載置位置を任
意に選定できる利点を有する。このため内蔵するマイク
ロコンピュータとの電気的接続を考慮して、効率良くEP
ROMチップ（４）とマイクロコンピュータ（５）とを接
続でき信号線の引回しを不要にできる。更に詳述する
と、EPROMチップ（４）の隣接する位置に最も関連の深
いマイクロコンピュータ（５）を配置でき、その結果EP
ROMチップ（４）とマイクロコンピュータ（５）間のデ
ータのやりとりを行うデータ線を最短距離あるいは最も
設計容易なレイアウトで実現でき、データ線の引回しに
よる実装密度のロスを最小限に抑制できる。

第２にケース材（８）の所望位置の孔（７）にEPROMチ
ップ（４）を配置していると共に、集積回路基板（２）
上の組込むマイクロコンピュータおよびその周辺回路素
子の実装密度を向上することにより、従来必要とされた
プリント基板を廃止でき、極めて小型化のEPROMチップ
（４）を内蔵する混成集積回路装置を実現できる。

第３に第１及び第２のスイッイ（17a）（17b）をEPROM
チップ（４）とマイクロコンピュータ（５）間及び周辺
回路（18）と端子間に接続することで、EPROMのデータ
を読出して通常動作時用いる通常モードとEPROMデータ
の書込み時に用いる書込みモードとの各モードを第１及
び第２のスイッチ（17a）（17b）によって切替えられる
ことにより、EPROMチップ（４）のデータを消去した後
にEPROMチップ（４）を搭載したままの状態でEPROMチッ
プ（４）内に所定のプログラム・データを書込むことが
できる。その結果、EPROMチップ（４）を内蔵した混成
集積回路装置をユーザに納入する直前にEPROMチップ
（４）のデータの仕様の変更が発生したとしても極めて
容易に対応することができる大きなメリットを有する。

第４に第１及び第２のスイッチ（17a）（17b）を設ける
ことにより、上述した如き、読出し・書込みの各モード
を切替えすることができると共にEPROMチップ（４）に
データを書込みする場合に書込み専用のリード端子を設
ける必要がなく、読出しモード時に使用しているリード
端子の一部を兼用して書込みすることができ、リード端
子数の増加を防止することができる。その結果、EPROM
チップ（４）を搭載した集積回路基板（２）を最小限の
大きさで設計でき、消去・書込みが可能なEPROMチップ
内蔵の混成集積回路装置を極めて小型化に提供できる。

第５に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（11）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第６にEPROMチップ（４）と接続されるマイクロコンピ
ュータ（５）およびその周辺回路素子（６）はケース材
（８）と集積回路基板（２）とで形成される封止空間
（14）にダイ形状あるいはチップ形状で組み込まれるの
で、従来のプリント基板の様に樹脂モールドしたものに
比較して極めて占有面積が小さくなり、実装密度の大幅
に向上できる利点を有する。

第７にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（14）として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。

第８にEPROMチップ（４）上には遮光用の樹脂層（15b）
が設けられているため、EPROMチップ（４）を保護する
ことができると共に遮光ができ且つEPROMチップ（４）
と孔（７）のすき間も封止できる利点を有する。

第９図に集積回路基板（２）の一辺あるいは相対向する
辺から外部リード（12）を導出でき、極めて多ピンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は実施例で用いる基板の断面図、第４
図は他の実施例を示す断面図、第５図は本実施例を示す
ブロック図、第６図は本実施例で用いられるスイッチ素
子を示すブロック図、第７図は混成集積回路装置のEPRO
Mにデータを書込みする場合を示す斜視図、第８図は本
実施例で用いたモデムを示すブロック図、第９図は第８
図で示したモデムのDTEインターフェースを示すブロッ
ク図、第10図は第８図で示したモデムのマイクロコンピ
ュータを示すブロック図、第11図は第８図で示したブロ
ック図を基板上に実装したときの平面図、第12図は第11
図に示した基板上にケース材を固着したときの平面図、
第13図は他実施例を示すブロック図、第14図および第15
図は従来のEPROM実装構造を示す断面図である。（１）……混成集積回路装置、（２）……集積回路基
板、（３）……導電路、（４）……EPROMチップ、
（５）……マイクロコンピュータ、（６）……回路素
子、（７）……孔、（7a）……壁体、（８）……ケース
材、（15a）……紫外線透過性樹脂、（15b）……紫外線
不透過性樹脂、（17a）……第１のスイッチ、（17b）…
…第２のスイッチ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と、前記基板上に形成された所望のパターンを有する導電路
と、前記導電路に接続された不揮発性メモリーチップと、前記メモリーチップからデータを読出し且つ前記基板上
の導電路と接続されたマイクロコンピュータおよびその
周辺回路素子と、前記基板に一体化されたケース材とを具備し、前記不揮発性メモリーチップの電極と所望の前記導電路
をボンディングワイヤで接続し、前記基板と前記ケース
材で形成された封止空間に少なくとも前記マイクロコン
ピュータおよびその周辺回路素子を配置し、前記メモリーチップに所定のプログラム・データを書込
み読出しする書込み動作時に用いる書込みモードと前記
メモリーチップからデータの読出しのみを行う通常動作
時に用いる通常モードとを任意に変換する複数のスイッ
チ素子が前記基板上の導電路に接続されて成ることを特
徴とする混成集積回路装置。
【請求項２】前記スイッチ素子は前記メモリーチップと
前記マイクロコンピュータ間及び前記周辺回路素子より
成る周辺回路と外部回路と接続するために設けられた外
部リード間の２経路に配置接続されていることを特徴と
する請求項１記載の混成集積回路装置。
【請求項３】前記書込みモード及び前記通常モードは前
記基板上に形成された所定の導電路の一部分を兼用して
用いられていることを特徴とする請求項１記載の混成集
積回路装置。
【請求項４】前記外部リードは前記基板の一辺あるいは
相対向する辺から導出され前記書込みモード及び通常モ
ード時に兼用して用いられることを特徴とする請求項２
記載の混成集積回路装置。
【請求項５】前記メモリーチップと前記スイッチ素子に
その一端が接続され書込みあるいは読出しモードの変換
時に用いられる変換専用の導電路を有し、前記導電路が
延在される他端に変換専用の外部リードを接続している
ことを特徴とする請求項１記載の混成集積回路装置。
【請求項６】前記２経路に配置された対応する夫々の前
記スイッチ素子は前記書込みモード時に用いる書込み専
用の複数の導電路で接続されていることを特徴とする請
求項２記載の混成集積回路装置。
【請求項７】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項８】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項９】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項１０】前記ケース材の周端部を前記基板の周端
部と実質的に一致させたことを特徴とする請求項１記載
の混成集積回路装置。