JPH0319263A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性にモリ、例
えばＥＦＲＯＭ（紫外線消去形プログラマブル・リード
・才ンリ・メモリー）を実装してなる消去、書込み及び
再書込み可能なＥＦＲＯＭ内蔵型の混成集積回路装置に
関する。

（口）従来の技術 最近マイクロコンピュータを使用した電子機器はエレク
トロニクス、航空、機械及び自動車等の多分野に使用さ
れている．その背景はマイクロコンピュータを用いるこ
とで多機能の動作を容易に実現することができるからで
ある．その動作を決めるプログラム・データは電子機器
の多機能化に伴って年々大容量化になる傾向がある．更
にマイクロコンピュータを動作させるプログラム・デー
タは電子機器の設計から必らずしも一定でなく、電子機
器が完或するまでには数回あるいは数十回におよぶプロ
グラム設計゜変更が実際にはありうる． 上述の如き、電子機器分野において、ますますＥＦＲＯ
Ｍ搭載の集積回路が必要とされる傾向にある． 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＦ
ＲＯＭ素子は、各種電子機器に好んで用いられている．
このＥＦＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている．各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
． 一方紫外線照射窓を必要とするＥＦＲＯＭチップは、こ
の照射窓がネックとなり未だサーデイツブ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない． かかる従来のＥＦＲＯＭ素子の実装構造を第１４図に従
って説明すると、第１４図は従来のＥＦＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エボキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３〉にサーデイップ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４〉が搭載されている。このＥＦＲＯＭ素子
（４４〉はヘッダ−（４５）およびキ勺ツプ（４６〉を
有し、前記ヘッダー（４５）はセラミック基材（４７〉
に外部導出リード（４８〉か低融点ガラス材で接着され
ている．又このヘッダー〈４５〉はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０〉が前記低融点ガラス材上或はセラミック基材（４
７〉上に接着されており、この素子搭載部（５０〉にＥ
ＦＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ《５１）の電極と前記外部導出リード
（４８）とが金属細線（５２〉によって接続されている
．前記キケップ（４６〉は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３〉を有するセラミック基材〈５０を含み、このキ
ケップ（４６〉は低融点ガラスによってヘッダー（４５
）に配置されたＥＦＲＯＭチップ（５１）を密封してい
る．この様にＥＰＲＯＭチップ（５１）を密封したＥＰ
ＲＯＭ素子（４４）はζ前記絶縁性基板（４２）のスル
ーホール（４３〉に外部導出リード（４８〉を挿通させ
半田によって固定される．このスルーホール《４３〉は
導電性配線パターン（４１）によって所要の配線引回し
が施され、前記絶縁性基板の端部に設けられた雄型フネ
クタ端子部（５５〉から図示しない雌型フネクタへと接
続される． さて、かかる従来のＥＦＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比べパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る．更にスルーホール（４３〉に外部導出リードを挿通
した後、半田などで固定する必要も生ずる．更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＦ
ＲＯＭ素子を一旦パッケージに組立てることである．Ｅ
ＦＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディップ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００℃）
シールとなり、ＥＦＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする．この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＦ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する．ここに於でも金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＦＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＦＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１５図に示したＥＰＲＯＭ
実装構造がある． 以下に第１５図に示したＥＦＲＯＭ実装構造について説
明する． 主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エボキシ樹脂板などの絶縁性基板（６
０〉は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリャ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、とのエリャ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている．
前記エリャ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている．勿論金属細線（６２〉の１本は前記チップ（
６１）のサブストレニトと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている．前記ＥＦＲＯＭチップ〈６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）（
例えば東レ社製、型名ＴＸ−９７８）を介して、紫外線
透過性窓材（６４）が固着されている．この窓材（６４
）は、石英、透明アルミナ等、公知の紫外線透過性材料
である。そして、前記窓材（６４）の頂部面（６４ａ）
は、ＥＦＲＯＭチップ（６１　）（７）紫外線照射面に
光を導入する面であるから、この頂部面（６４ｇ）を除
いた残余の窓材（６４〉部分と、金属細線（６２〉と、
この金属細線（６２）と前記配線パターン（６０ｂ）と
の接続部分とが合成樹脂（６５）（例えば日東電工社製
、型名ＭＰ−１０）で被覆されている．もし、絶縁性基
板（６０）と、ＥＰＲＯＭチップ〈６１）と窓材（６４
〉とを加えた総合厚さ寸法を更に低くする必要があれば
、前記基板（６０）のチップ搭載エリャ（６０ｃ）をザ
グリ穴としてこの基板（６０〉の厚さの半分程度掘れば
良い．又この様なザグリ穴としておけば、合成樹脂（６
５〉の流れ止めダムが形成され湿気などの浸入に対して
有効に作用する． 第１４図および第１５図で示したＥＦＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５Ｋ１／１８）に
記載されている． 〈ハ〉発明が解決しようとする課題 第１５図で示したＥＦＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にグイボンデイングしているた
め、小型化となることはいうまでもない．しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である．即ち、第１５図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある． 更に第１５図で示したＥＦＲＯＭ実装構造ではＥＦＲＯ
ＭチップがグイボンディングされているのでＥＦＲＯＭ
チップのプログラム・データの消去は容易に行えるが、
消去後に再書込みする場合の書込みが非常に困難である
ため、例えば、ＥＦＲＯＭチップ及びマイクロコンピュ
ータを搭載した多機能の集積回路を完或するまでには、
上述した様に数回あるいは、数十回の設計変更、即ち、
プログラム・データの変更があり、その都度に消去・書
込みの作業があるために設計変更時、即ち、プログラム
・データ変更時に容易に対応することができない大きな
問題がある。

更に、第１４図に示した実装構造においても第１５図と
同様にＥＦＲＯＭの周辺の回路、即ち、マイクロコンピ
ュータやその周辺ＬＳＩ，ＩＣ等の回路素子がディスク
リート等の電子部品で構戒されているため、プリント基
板の大型化、即ちシステム全体が大型化となりユーザが
要求される軽薄短小のＥＦＲＯＭ搭載の集積回路を提供
することができない大きな問題がある． 更に第１４図および第１５図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある．更に第１４図および第１５図で示したＥＦ
ＲＯＭ実装構造ではＥＦＲＯＭと、その周辺のマイクロ
コンピュータおよびＩＣ，ＬＳＩ等の回路素子が露出さ
れているため、基板上面に凹凸が生じて取扱いにくく作
業性が低下する問題がある。

（二〉課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のＥＦＲＯＭを搭載すると共にそのＥＦ
ＲＯＭチップと接続されるマイクロコンピュータおよび
その周辺の回路素子を搭載し、且つ、ケース材によって
マイクロコンピュータおよびその周辺の回路素子全てが
密封封止されてＥ　Ｐ．　Ｒ　Ｏ　Ｍチップだけがケー
ス材に設けられた孔によって露出された基板上に搭載さ
れた構造を有し、且つ、ＥＦＲＯＭチップに所定のプロ
グラム・データを書込みする書込み動作時に用いる書込
みモードとＥＦＲＯＭチップからデータを読出し通常動
作時に用いる通常モードとを任意に変換する複数のスイ
ッチを基板上の導電路に接続することを特徴とする。

従ってＥＦＲＯＭチップを搭載した混成集積回路を極め
て小型化にでき且つＥＦＲＯＭチップの消去が容易に行
えるＥＰＲＯＭチップ内蔵の混成集積回路装置を提供す
ることができる。

また、書込み・通常の各モードに変換するスイッチが設
けられているので、そのスイッチの変換で各モードの設
定ができ、書込みモード時に基板に固着されている外部
リードを兼用してプログラム・データを書込みすること
ができる。

（＊）作用 この様に本発明に依れば、基板上の導電路にＥＰＲＯＭ
チップを接続し、隣接する導電路とワイヤ線で接続して
いるのでＥＦＲＯＭチップの載置位置を任意に設定でき
るので、内蔵するマイクロコンピュータとの電気的接続
を考慮して、効率良＜ＥＦＲＯＭとマイクロコンピュー
タとを接続することができ、信号線即ち導電路の引回し
線を不要にすることができる．更にＥＦＲＯＭチップの
隣接する位置に最も関連の深いマイクロコンピュータを
配置でき、ＥＦＲＯＭチップとマイクロコンピュータ間
のデータのやりとりを行うデータ線を最短距離あるいは
最小距離で実現でき、データ線の引回しによる実装密度
のロスを最小限に抑制することになり、高密度の実装が
行える．更に本発明ではＥＦＲＯＭチップ以外の全ての
素子がチップ状で且つケース材と基板で形成された封止
空間内に収納されるため小型化でしかも取扱い性の優れ
た混或集積回路装置を提供することができる。

更に本発明では基板上に書込み・通常各モードに変換す
るスイッチが設けられているので、書込みモード時に変
換されたときに外部リードを用いてプログラム・データ
を書込みすることができ且つ、書込み後モードを通常モ
ードに変換して書込みモード時に用いた外部リードを通
常動作時にも兼用して用いることができる． （へ〉実施例 以下に第１図乃至第１５図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する． 第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている．この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる． この混或集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２〉と、集積回路基板（２〉上
に形成された所望形状の導電路（３）と、導電路（３〉
と接続された不揮発性メモリーチップ〈４〉と、メモリ
ーチップ〈４〉からデータを供給され且つ基板〈２〉上
の導電路（３）と接続されたマイクロコンピュータ〈５
〉およびその周辺回路素子（６）と、メモリーチップ（
０に所定のプログラム●データを書込みする書込み動作
時に用いる書込みモードとメモリーチップ（４〉からデ
ータを読出し通常動作時に用いる通常モードとを変換す
る複数のスイッチ（１７）と、基板（２）に一体化され
所定の位置に孔（７〉が設けられたケース材（８〉とを
から構成されている． 集積回路基板（２〉はセラミックス、ガラスエボキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る． 金属基板としては例えば０．５〜１．０１１１１厚のア
ルミニウム基板を用いる．その基板（２）の表面には第
３図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイト層）が形或され、その一生面側
に１０〜７０μ厚のエボキシあるいはポリイミド等の絶
縁樹脂層（１０〉が貼着される．更に絶縁樹脂層（１０
〉上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂層（
１０〉と同時にローラーあるいはホットプレス等の手段
により貼着されている．基板（２）の一生面上に設けら
れた銅箔（１１）表面上にはスクリーン印刷によって所
望形状の導電路を露出してレジストでマスクされ、貴金
属（金、銀、白金）メッキ層が銅箔《１１）表面にメッ
キされる。然る後、レジストを除去して貴金属メッキ層
をマスクとして銅箔〈１１）のエッチングを行い所望の
導電路（３）が形成される。ここでスクリーン印刷によ
る導電路（３）の細さは０．５−が限界であるため、極
細配線パターンを必要とするときは周知の写真蝕刻技術
に依り約２μまでの極細導電路（３〉の形成が可能とな
る． 導電路《３〉上の所定の位置には不揮発性メモリーチッ
プ（４）とメモリーチップ（４〉からデータを供給され
るマイクロコンピュータ（５〉とその周辺の回路素子（
６）と、メモリーチップ（４〉にデータを書込みする場
合に用いる書込みモードとメモリーチップ《４〉からデ
ータを読出して通常動作時に用いる通常モードとのモー
ドを切替える複数のスイッチ（１７〉が搭載され導電路
（３〉と接続されている．導電路（３〉は基板（２〉の
略全面に延在形成され、基板（２）の周端部に延在され
る導電路（３）の先端部はリード固着パッドが形成され
、そのパッドには外部リード端子（１２〉が固着されて
いる．その外部リード（１２〉は取付け基板に取付ける
ために略直角に折曲げ形成されている． 不揮発性メモリーチップ（４〉としてＥＰＲＯＭ（　Ｅ
ｒａｓａｂｌａ　ＰｒｏｇｒａＩＩＩａｂｌｅ　Ｒｅａ
ｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ　）チップが用いられる（
以下不揮発性メモリーチップ（４）をＥＦＲＯＭチップ
という）．このＥＰＲＯＭチップ《４〉は周知の如く、
フローテイングゲートに蓄積されている電子（プログラ
ム・データ）を光を照射して励起させて未記憶状態のペ
レットに戻し再書込みして利用できる素子である．ＥＦ
ＲＯＭチップ《４〉は市販されているもので、その形状
はチップ型であれば限定されるものではなく、本実施例
ではＥＰＲＯＭチツプ《４〉の説明を省略する． 一方、ケース材〈８〉は絶縁部材としての熱可塑性樹脂
から形．成され、基板《２》と固着した際空間部が形成
される様に箱状に形成されている．その箱状のケース材
《８〉の周端部は基板〈２〉の略周端部に配置されて接
着性を有したシール剤（Ｊシ一ト：商品名）によって基
板（２〉と強固に固着一体化される．この結果、基板〈
２〉とケース材（８）間に所定の封止空間部《１４〉が
形成されることになる．更に本実施例のケース材（８）
の所定位置には孔（７）が設けられている．その孔（７
）はＥＦＲＯＭチツブ（４〉及びＥＦＲＯＭチップ（４
〉と導電路（３〉とを接続するボンディングワイヤ線を
露出する様な大きさで形成されている．即ち、ＥＦＲＯ
Ｍチップ（４）よりも大きく形成されることになる。

ケース材（８）の孔（７〉で露出した基板（２）上の導
電路（３）にはＥＰＲＯＭチップ（４〉がＡ．ペースト
、半田等のろう材によって固着搭載され、孔《７〉で露
出した基板（２）にはＥＦＲＯＭチップ（４）と接続さ
れる複数の導電路〈３〉の一端が形成される．その導電
路（３〉の一端とＥＰＲＯＭチップ（４〉とはＡｌワイ
ヤ等のボンデイングワイヤ線で超音波ボンディング接続
が行われる．ＥＦＲＯＭチップ〈４〉とボンディング接
続された導電路（３）の他端はＥＰＲＯＭチップ（４）
に接続して配置されたマイクロコンピュータ（５〉の近
傍に効率よく引回しされチップ状のマイクロコンピュー
タ（５〉とＡ２ボンデイングワイヤを用いて超音波接続
され電気に接続される． ここでＥＦＲＯＭチップ《４〉とマイクロコンピュータ
（５）との位置関係について述べる．第１図に示す如＜
、ＥＦＲＯＭチップ（４）とマイクロコンピュータ（５
）とは多数本の導電路（３〉を介して接続されるため、
その導電路（３〉の引回しを短くするためにＥＰＲＯ・
Ｍチップ（４）とマイクロコンピュータ（５〉は夫々、
隣接する位置かあるいはできるだけ近傍に位置する様に
配置される．従ってＥＦＲＯＭチップ《４〉とマイクロ
コンピュータ（５〉との導電路（３〉の引回しは最短距
離で形成でき基板上の実装面積を有効に使用することが
できる．ＥＦＲＯＭチップ（４〉とその近傍あるいは隣
接した位置に配置されたチップ状のマイクロヨンビュー
タ〈５〉は第１図の如く、マイクロコンピュータ（５）
の近傍に延在された導電路《３）の先端部とＡ２ワイヤ
線によって超音波ボンデイング接続されＥＦＲＯＭチッ
プ（４）と電気的に接続される．ＥＦＲＯＭチップ（４
）は第１図及び第２図から明らかな如く、ケース材（８
〉に設けた孔（７〉で露出した基板（２〉上に搭載され
、孔（７）を形成する壁体（７ａ）によって周囲を囲ま
れた構造となる．更に詳述すると壁体く７ａ〉によって
囲まれるのはＥＰＲＯＭチップ（４〉とそのＥＰＲＯＭ
チップ（０と近傍の導電路（３〉とボンディング接続す
るワイヤ線が囲まれることになる． 更に壁体く７ａ〉によって囲まれた空間（７ｂ〉には１
層以上の樹脂が充填され、ＥＦＲＯＭチップ（４）及び
ワイヤ線がその樹脂によって完全に樹脂被覆されている
，ＥＦＲＯＭチップ（４）上に直接被覆される第１層目
の樹脂はＥＰＲＯＭチップ（４）のデータを消去する場
合に紫外線を透過する必要があるため紫外線透過性樹脂
（１５ａ）が用いられる．紫外線透過性樹脂（１５ａ）
は非芳香族系であれば限定されず、例えばメチル系シリ
コンゴムあ・るいはシリコンゲルが用いられる． 本実施例では第１層目の紫外線透過性樹脂（１５ａ）上
に第２層目の樹脂層（１５ｂ）が充填されている．第２
層目の樹脂層は第１層とは異なりＥＦＲＯＭチップ《４
〉誤消去を防也するために紫外線を遮断する紫外線不透
過性樹脂（１５ｂ）が用いられる．この紫外線性不透過
性樹脂（１５ｂ）は芳香環（ベンゼン環）を含んだ樹脂
であれば限定されず、例えばエボキシ系あるいはポリイ
ミド系の樹脂が用いられ、ケース材（８〉の上面と略一
致するまで充填されている． 従ってＥＦＲＯＭチップ（４）だけが壁体く７ａ〉によ
って囲まれ且つ樹脂被覆されて、他のマイクロコンピュ
ータ〈５〉およびその周辺の回路素子（６〉はケース材
（８〉と基板（２）とで形成される封止空間（１４〉内
に配置されることになる。

上述の如＜ＥＦＲＯＭチップ（４）と接続されるマイク
ロコンピュータ（５）と、その周辺の回路素子（６〉及
び第１，第２のスイッチ（１７ａ）（１７ｂ）は基板（
２〉とケース材（８）で形成された封止空間部（１４〉
に配置する様に設定されている．即ち、チップ状の電子
部品および印刷抵抗、メッキ抵抗等の抵抗素″子の全て
の素子が封止空間部（１４）内に設けられている． ところで、本実施例では壁体（７ａ〉で囲まれた空間《
７ｂ〉に紫外線透過性樹脂（１５ａ）及び不透過性樹脂
（１５ｂ）の２層の樹脂構造からなるが、不透過性樹脂
（１５ｂ＞の代りに第４図に示す如く、遮光用のシール
材（１６）をケース材（８）の孔（７）上に接着しても
不透過性樹脂（１５ｂ）と同様に紫外線を完全に遮断す
ることができる。

本実施例でＥＰＲＯＭチップ（４〉のデータ消去を行う
場合辻紫外線不透過性樹脂（１５ｂ）あるいはシール材
（１６）を剥して紫外線を所定の時間照射して消去する
．紫外線透過性樹脂（１５ａ）を剥す場合、樹脂（１５
ａ）は弱い接着力のためにワイヤ線が切断することはな
い． 次にＥＰＲＯＭチップ（４〉のデータ消去後の再書込み
について説明する． 第５図は上述した混或集積回路を示すブロック図である
． ■〜＠は外部リード（１２〉が接続される入出力端子、
（５）はマイクロコンピュータ、（４〉はＥＦＲＯＭ，
　（１８）は周辺回路、（１９〉は書込み用電源回路、
（１７ａ）（１７ｂ）は第１及び第２のスイッチである
。

第１及び第２のスイッチ（１７ａ）（１７ｂ）は第６図
に示す如く、１回路２接点を有する素子で構成され、本
実施例ではモトローラ社のＣＭＯＳ　ＭＣ１４０５３の
マルチプレクサーが使用される．第１のスイッチ（１７
ａ）はＥＦＲＯＭ（４）とマイクロコンピュータ（５）
との間に接続され、ＥＦＲＯＭ（４）が通常動作を行う
時にマイクロコンピュータ（５〉と電気的に接続し、Ｅ
ＦＲＯＭ（４）にデータを書込む時にはマイクロコンピ
ュータ（５〉とは電気的に切り離なされる． 第２のスイッチ（１７ｂ）は入出力端子と周辺回路（１
８）間に接続され、通常動作時には周辺回路（１８〉と
接続し、ＥＦＲＯＭ（４）のデータ書込み動作時には入
出力端子とＥＦＲＯＭ（４）とを接続する。

第１及び第２のスイッチ（１７ａ）（１７ｂ）の一端は
入力端子とＥＦＲＯＭ（４）とを接続するために夫々接
続されている． 第１及び第２のスイッチ（１７ａ）（１７ｂ）はＥＰＲ
ＯＭ（４〉にプログラム・データを書込みする際に必要
な数だけを有しており、例えば、１２８ＫビットＥＦＲ
ＯＭの場合、アドレスＡφ〜ＡＩ。（１４本）、データ
Ｄφ〜Ｄ，（８本）の書込み・読出しのための制御と電
源のｖＰヨＰＣＭ，ＯＥ，ＣＥ（４本）の合計５１個の
第１及び第２のスイッチ（１７ａ）（１７ｂ）が必要と
なるが、ここでは、既製のＭＣ　　Ｉ４０５３を使用し
ているために基板上に実装されるスイッチ素子は実際に
は１７石となる．また実装するスイッチ素子の素子数を
減らす必要がある場合にはＣＭＯＳゲートアレー又はス
タンダードセルの如きＡＳＩＣ　　ＩＣを利用した方が
基板の小型化を図れる。

本実施例では入出力端子■〜［相］と周辺回路（１８〉
間に２５個の第２のスイッチ（１７ｂ）が接続され、Ｅ
ＰＲＯＭ（４）とマイクロコンピュータ〈５）間には２
６個の第１のスイッチ（１７ａ）が接続されている。

第１及び第２のスイッチ（１７ａ）（１７ｂ）の数はい
うまでもないがＥＦＲＯＭのデータ容量あるいは書込み
方法によって多くなったり少なくなったりする。

次に実際の書込み方を説明する． ＥＰＲＯＭ（４）（７）電源ＶｃｃトＧ　Ｎ　Ｄを除い
た端子のアドレス端子Ａφ〜ＡＩ，データ端子Ｄφ〜Ｄ
，、書込み、読出し制御端子ＣＥ，ＯＥ，ＰＧＭ　，　
Ｖ　ｐｐ合計２６端子は例えば１回路２接点の第１のス
イッチ（１７ａ）の２６個に接続されている．Ａφ〜Ａ
１ｓ，Ｄφ〜Ｄ，，ＣＥ，ＯＥの２４個の第１のスイッ
チ（１７ａ）の通常モード側端子はマイクロコンビュー
タ（５）からの、ＥＦＲＯＭデータ読出し動作に必要な
信号線の２４本と接続されている． Ｅ　Ｐ　Ｒ　ＯＭ（４）（７）　Ｐ　ＧＭ　，　ｖｐｐ
に接続さレテイる２個の第１のスイッチ（１７ａ）の通
常動作モード側端子はＧＮＤに接地しており、通常モー
ドではＥＦＲＯＭ（４）動作が読出し動作だけに限られ
、書込みによる事故を防ぐようにしている．２６個の第
１のスイッチ（１７ａ）の書込みモード側端子のうちＥ
ＰＲＯＭ（４）のｖｐｐに接続している第１のスイッチ
（１７ａ）以外の２５個の第１のスイッチ（１７ａ）の
書込みモード端子は、ハイブリッド入出力端子の■〜［
相］端子と周辺回路（１８〉間に接続された第２のスイ
ッチ素子（１７ｂ）の書込みモード側端子に接続され、
書込みモード時にハイブリッドＩＣの入出力端子■〜０
に電気的に接続さていれる． 通常動作モードでは、入出力端子はハイブリッドＩＣ内
部周辺回路に接続されている。

ハイブリッドＩＣを通常動作モードにするか、書込みモ
ードにするかの切りかえは、モード変換専用の入力端子
の＠に’ＨＪ’Ｌ，レベルの信号を入れることで行う。

モード変換専用の入力端子にｒ　Ｈ　，レベルの信号が
供給されると、ハイブリッド入出力端子側の第２のスイ
ッチ（１７ａ）の２６個の接続は書込みモード側（白点
）に変換されて接続される。また、ＥＦＲＯＭ（４）側
の第１のスイッチ（１７ｇ）の２６個も同時に書込みモ
ード側（白点）に接続される． さらに同時に、ＥＦＲＯＭ（４）のデータ書込み時に必
要となるＶＰＰ入力へはトランジスタＱ．ベースに「Ｈ
ヨレベルの入力信号が供給されることによりトランジス
タＱ．はＯＮ状態になり、トランジスタＱ，のべースが
接地されトランジスタＱ，がＯＮ状態となり、入出力端
子［相］から＋２１Ｖが通電され、第１のスイッチ（１
７ｇ）を径由してｖＰＰ入力に書込み用の＋２１Ｖが供
給され書込み状態がリセットされる． ＥＦＲＯＭ（４）へのプログラム・データの書込み操作
はまず第１にハイブリッドＩＣに内蔵されている、ＥＦ
ＲＯＭチップのデータ消去から行う。

データの消去は紫外線発生機、通常ＥＦＲＯＭイレサー
を準備しハイブリッドＩＣのパッケージにつけている紫
外線照射孔（７〉に向って、紫外線の照射を３０分程度
行うことでＥＦＲＯＭ（４）に書込まれたデータは全て
「１」のレベルとなる．普通データの消去もれが無いよ
うに照射時間は十分余裕をもって行われる． 次に、通称、ＥＰＲＯＭ　ＷＲＩＴＥＲを準備し、ＥＦ
ＲＯＭ（４）に記憶させたいプログラム・データを入力
する．ＥＰＲＯＭ　ＷＲＩＴＥＲへデータを入力するの
はＥＦＲＯＭのアドレスに対しデータを１つづつ手操作
で入力することも可能であるが時間的にまた操作の信頼
性から、普通はプログラムを開発するホストコンピュー
タとＲＯＭＷＲＩＴＥＲを電気的に接続して、コンピュ
ータから直接ＲＯＭ　ＷＲＩＴＥＲ内部のメモリにデー
タを転送しデータを蓄える。ハイブリッドＩＣとＲＯＭ
　ＷＲＩＴＥＨの接続は、第７図に示す如く、ＲＯＭ　
ＷＲＩＴＥＲ（２０ａ）に接続されているハイブリッド
接続用ソケット（２０〉との間で行う。

通常、ハイブリッドＩＣではな＜ＥＦＲＯＭ単体の書込
みであれば書込みたいＥＰＲＯＭをＲＯＭＷＲＩＴＥＲ
のソケットに挿入して、即時データ書込み動作に入れる
。しかし、ハイブリッドＩＣの場合、ＲＯＭ　ＷＲＩＴ
ＥＲについているＥＦＲＯＭソケットと、アドレスＡφ
〜Ａ．の１４本、データＤφ〜Ｄ，の８本、制御信号Ｃ
Ｅ，ＯＥ，ＰＧＭの３本、合計．２５の信号、制御線を
、ＲＯＭ　ＷＲ　ＩＴＥＲ（２０ａ）のソケット（２０
〉にハイブリッドＩＣの入出力端子■〜０を挿入し？そ
れぞれ接続する。

次にハイブリッドＩＣの入出力端子■〜０とＲＯＭ　Ｗ
Ｒ　ＩＴＥＲ（２０ａ）のソケット〈２０〉と接続した
入出力端子以外を接続する．即ち、通常モードから書込
みモードへ変換する必要があるため、端子■にｒ　Ｈ　
，　ｒ　Ｌ　，レベルの信号を供給しモードを書込みモ
ードに変換するために所定の接続部に接続されている。

モード変換専用の端子［相］から入力されたｒＨ，レベ
ルの入力信号はハイブリッドＩＣの入出力端子側の第２
のスイッチ（１７ｂ）の２５個とＥＦＲＯＭ（４）側の
第１のスイッチ（１７ａ）の２６個、合計５１個の第１
及び第２のスイッチ（１７ａ）（１７ｂ）がＲＯＭ書込
みモード側に接続される．このとき、ＥＦＲＯＭ（４）
のＶ■入力端子に端子＠から＋２１Ｖが供給される． この状態の電気的接続状態は、ＲＯＭＷＲＩＴＥＲで単
体のＥＦＲＯＭを書込み、読出しを行う時と全く等価の
状態となっており次の操作からは、通常のＲＯＭ　ＷＲ
ＩＴＥＲ操作と同じになる。

次に、Ｒ　ＯＭ　ＷＲ　Ｉ　Ｔ　Ｅ　Ｒ（２０ａ＞側の
操作として、既にＲ　ＯＭ　ＷＲ　Ｉ　Ｔ　Ｅ　Ｒ（２
０ａ）のメモリ内にはＥＦＲＯＭに書込みたいデータは
準備されていることからデータ書込みをスタートをする
．実際のＲＯＭ　ＷＲＩＴＥＲの書込み動作は、次の手
順で自動的に行なわれる。

（ｉ）ＥＦＲＯＭを読出し状態（ＰＧＭ端は’　Ｌ　Ｊ
　（７）ｔ’　＊　Ｏ　Ｅ　，　Ｃ　Ｅ　ヲＡ　Ｃ　Ｔ
　Ｉ　Ｖ　Ｅ　’　Ｌ　Ｊ　ニして−Ａφ〜Ａ．ヘアド
レスデータを入れる）にしてＥＰＲＯＭの全どモリが、
完全に消去されているかどうかの確認．もし、消去不完
全なところがあるとＲＯＭ　ＷＲＩＴＥＲは警告音を発
し、次のデータ書込みのステップには入らない。

（ｉ）ＥＰＲＯＭのアドレスの若い順（ＯＥは『Ｈ」、
ＣＥは’ＬＪ）からデータの書込みを開始する。ＲＯＭ
　ＷＲＩＴＥＲからアドレスＡφ〜Ａ目、データＤφ〜
Ｄ７をＥＰＲＯＭへ印加したまま約１　ｍｓｅｃ幅のＰ
ＧＭバルスをＥＰＲＯＭに一回印加ＥＰＲＯＭにＰＡＴ
Ａを書込む。

（ｉ）（ｉ）と同一アドレスで、ＥＦＲＯＭを読出し状
態（（ｉ）と同じ状１ｍ）にして、（ｉ）で書込まれた
データの読出しを行い、読出されたデータが（ｉ）で書
込んだものと同じになったかどうか比較する。

同じデータになっていない時は《δ〉の動作にもどり同
一のアドレスとデータで書込みを行う．書込んだデータ
と書込まれたデータが同一になると、ＥＦＲＯＭのデー
タ保持の安定性、信頼性向上のためのマージン確保のた
めにさらに（置〉の書込み動作を何回か自動的に行ない
、一つのアドレスの書込みを終了する。

（ｉｖ）アドレスを１カウントアップし、そのデータの
書込みを、（ｉ）の手順から繰り返す。

（ｉ）〜（ｉｖ）（’）書込み動作ほＲＯＭＷＲＩＴＥ
Ｒが自動的に進行し、ＥＦＲＯＭの全アドレスデータ書
込みが終了確認出来ると自動的にＲＯＭＷＲＩＴＥＨの
動作は停止する。

以上の動作でハイブリッドＩＣの中のＥＰＲＯＭに新ら
たなデータを書込むことが出来、ＲＯＭＷ　Ｒ　Ｉ　Ｔ
　Ｅ　Ｒ　（２０ａ）のソケット（２ｏ〉から各端子■
〜０に接続され外部リード（１２）を取りはずせばハイ
ブリッドＩＣの内に搭載されたＥ　Ｐ　Ｒ　ＯＭ（４）
のデータ書込みは終了する。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ス、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

第８図は集積回路基板〈２〉上にモデムを搭載したとき
のブロック図である。

モデムはバソフンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１）と、ＤＴＥインターフェース〈２ｌ〉
より出力されたデータに基づいて所定の出力信号を出力
するマイクロフンビュータ（５〉と、マイクロコンピュ
ータ〈５〉からアドレスされるデータを内蔵したＥＦＲ
ＯＭチップ（４〉と、マイクロコンピュータ（５〉から
の出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　ＣＯ
ＮＴＲＯＬＵＮＩＴ）に出力する第１および第２の変復
調回路（２２）（２３）と、マイクロコンピュータ（５
〉からの出力信号に応じて所望のＤＴＭＦ信号（トーン
信号）を発生するＤＴＭＦ発生器（２４）とをから構成
されている．更に本実施例のモデム回路内にはＥＦＲＯ
Ｍ（４）のデータを読出して通常動作時に用いる通常動
作モードとＥＦＲＯＭ（４）にプログラム・データを書
込みする際に用いる書込みモードとを変換する第１及び
第２のスイッチ（１７ａ）（１７ｂ）と、通常動作モー
ドと書込みモード時の各電圧を変換する電圧切替回路（
１７ｃ）を有している．ＤＴＥインターフェースは例え
ばＳＴＣ９６１０（セイコーエプソン）等のＩＣより成
り、第９図の如く、パソコンの出力信号を供給し、その
出力信号を内蔵メモリー内に蓄積してマイクロコンピュ
ータ（５〉へ出力する送信メモリ一部（２５〉と、マイ
クロコンピュータ（５〉からの出力信号が供給される信
号を内蔵メモリー内に蓄積してパソコンへ出力する受信
メモリ一部（２６〉と、送信メモリー部（２５〉および
受信メモリ一部（２６〉を介して入出力される夫々の信
号を切替える制御部（２７〉とからなり、パソコン（２
８）とマイクロコンピュータ（５〉とを接続するための
所定の機能を有するものである． マイクロコンピュータ（５〉は例えばＳＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１０図の如く
、ＤＴＥインターフェース（２１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェース（２１）に出力
信号を出力する応答コード生成部とからなる． 変復調回路（２８〉はマイクロコンピュータ（５〉から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する．また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロフンビュ
ータ（５）へ送信するものであり、低速および中速夫々
のタイブの回路を備えている．第１の変復調回路（２２
）は３００ｂｐｇの低速変復調回路であり、第２の変復
調回路（２３〉は１２００ｂｐｓの中速変復調回路であ
る．夫々の第１および第２の変復調回路（２２）（２３
）はマイクロコンピュータ《５）により、いずれか一方
の変復調回路が選択される． ＤＴＭＦ発生器（２４）はマイクロコンピュータ（５）
のコマンド実行部より出力されたデータをＣＯＬ，ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

第１及び第２のスイッチ（１７ａ）（１７ｂ）は例えば
上述した様にモトローラ社のマルチプレクサ−ＣＭＯＳ
　ＭＣ　　１４０５３が用いられる。第１のスイッチ（
１７ａ）はマイクロコンピュータ（５〉とＥＰＲＯＭ（
４）間に接続され、第２のスイッチ（１７ｂ）はリード
端子とＤＴＥインターフェース（２１）間に接続されて
いる． ＥＦＲＯＭチップ（４〉内にはモデムの各種のモードを
設定するためのプログラムデータがメモリーされており
、マイクロコンピュータ（５〉のアドレスに基づいてマ
イクロコンピュータ（５〉に供給される． 次にモデムの動作について簡単に説明する。モデムの動
作を説明するにあたり通常・書込みの各モードを変換す
る第１及び第２のスイッチ（１７ａ）（１７ｂ）は夫々
通常動作を行う通常モード側に選択されている． 先ず、バンコン通信を開始するに当り、マイクロコンピ
ュータ〈５〉からの読出し信号に基づいて第１のスイッ
チ（１７ａ）を介して、所定のアドレスデータがＥＦＲ
ＯＭチップ（４）に供給され、そのアドレスに基づいた
ＥＦＲＯＭチツブ《４〉のプログラム・データが第１の
スイッチ（１７ａ）を介してマイクロコンピュータ（５
〉に供給され、通信を行う夫々のモデムの通信規格（Ｂ
ＥＬＬ／ＣＣＩＴＴ規格）、通信速度（　３　０　Ｇ／
１　２　０　０　ｂ　Ｐ！！）、データファーマットの
一致、ゲップスイッチモードの切替等の各種のモードが
一致しているかが確認される． 各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する．その電話番号は
パソコンとのインターフェース用のＤＴＥインターフェ
ース《２１）に入力され、電話番号を解読する為にマイ
クロコンピュータ（５）に転送される。その解読した結
果をＤＴＭＦ発生器（２４〉に送信し、ＤＴＭＦ発生器
（２４）からＤＴＭＦ信号が発信されその信号は送信Ａ
　Ｍ　Ｐ　（２９ａ）、ライントランス（２９ｃ）を介
して一般電話回線へ転送される． 転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサートーン起呼側のモデムに対して送出する． 起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ＜２９ｂ）を通り低速変復調回路（２２〉でそのア
ンサートーンが起呼側のモデムに対して所定のアンサー
トーンであるか否かを検出する。所定のアンサートーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（２１）に入力し、
そのデータをマイクロコンピュータ（５〉に転送する。

ここでパラレルデータをシリアルデータに変換する．シ
リアルデータに変換されたデジタル信号仕低速変復調回
路（２２〉に送信される．ここで．デジタル信号はアナ
ログ信号に変換され、それに対応した通信規格に基づい
て周波数変調ＦＳＸされ、送信ＡＭＰ（２９）、ライン
トランス（３２〉を介して応答側のモデムに送信される
。一方、応答側のバソフンのキー人力信号によって送出
した周波数変調のアナログ信号は起呼側のモデムに送出
され、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（
２９ｂ）を介して低速変復調回路（２２〉に入力される
。ここでアナログ信号はデジタル信号に変換されＤＴＥ
インターフェース（２１）に入力され、シリアルデジタ
ル信号からパラレルデジタル信号に変換されて第２のス
イッチ（１７ｂ）を介して起呼側のパソコンに入力され
る．その結果起呼側ヘパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。

第１１図は第８図で示したモデム回路を本実施例で用い
た基板（２〉上に実装した場合の平面図であり、実装さ
れる回路素子の図番号は同一番号とする．ＥＰＲＯＭチ
ップ《４〉とマイクロコンピュータ（５〉との接続はバ
スラインで示す．尚、複数の回路素子を接続する導電路
は煩雑のため省略する． 第１１図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２〉が固着される複数の固着用パッ
ド（３ａ）が設けられている．固着バッド（３ａ〉から
延在される導電路（３〉上所定位置には複数の回路素子
およびＥＦＲＯＭチップ（４〉が固着される．上述した
如き、斯る基板（２〉上にはＥＰＲＯＭチップ《４）お
よびマイクロコンピュータ〈５〉を含む複数の回路素子
と読出し・書込みの各モードを変換する第１及び第２の
スイッチ（１７ａ）（１７ｂ）が固着されており、（２
１）はＤＴＥインターフェース、（２２）（２３）は第
１および第２の変復調回路、（２４〉はＤＴＭＦ発生回
路、（１７ａ）（　１７ｂ）は第１及び第２のスイッチ
、（ｌ７Ｃ）は電圧変換素子、（５）はマイクロコンピ
ュータ、（６）はコンデンサー等のチップ部品である。

第１１図に示す如く、マイクロコンピュータ（５〉の近
傍あるいは隣接する位置にＥＦＲＯＭチップ（４〉が固
着される．マイクロコンピュータ（５〉の近傍あるいは
隣接する位置にＥＰＲＯＭチップ〈４〉を固着すること
で、マイクロコンビュ一タ〈５〉とＥＦＲＯＭチップ（
４〉とのバスライン、即ち導電路〈３〉の引回し線の距
離を最短でしかも最小の距離で引回すことができ、他の
実装パターンを有効に使用できると共に高密度実装が行
える。尚、一点鎖線で囲まれた領域は接着シートでケー
ス材（８〉が固着される領域を示す．更にＥＦＲＯＭチ
ップ（４〉とマイクロコンピュータ《５〉間に第１のス
イッチ（１７ａ）を接続し、ＤＴＥインターフェース（
２１）と外部リード固着パッド〈３ａ〉間に第２のスイ
ッチ（１７ｂ）を設けることで通常モードと書込みモー
ドの各モードの切替を第１及び第２のスイッチ素子（１
７ａ）（１７ｂ）で容易に行える。この結果、外部リー
ド《１２〉は通常モードと書込みモードで兼用して用い
られることになり、書込み専用のリードを必要とせずＥ
ＦＲＯＭチツブ（４〉内蔵のハイブリッドでは極めて少
ないリード端数のハイブリッドを実現できる．また、各
モード切替は固着バッド（３ｘ〉に固着されるリード（
１２Ｘ〉に所定の入力信号を印加するだけでよい．第１
及び第２のスイッチ（１７ａ）（１７ｂ）は第８図には
示されてないがＥＦＲＯＭの大きさによってその数は異
なり複数設けられている。

第１２図は第１１図で示した基板（２）上にケース材（
８）を固着したときのモデム用の混成集積回路装置の完
成品の平面図であり、ケース材（８〉の上面からはＢＦ
ＲＯＭチップ〈４〉上に被覆された第２の樹脂層（１５
ｂ）の上面のみが露出された状態となる。即ち、ＥＦＲ
ＯＭチップ《４〉以外の他の素子は全てケース材（８〉
と基板（２〉とで形成された封止空間（１４〉内に封止
される。

ケース材（８〉より露出されている多数の外部リード（
１２〉の一部はＥＦＲＯＭチップ〈４〉の通常動作時及
び書込み動作時の各モードにおいて兼用して用いられる
リードであり、外部リード（１２Ｘ）は各モードを変換
させる入力信号を印加する専用の端子である． 以上に詳述したモデム用の混成集積回路装置のＥＦＲＯ
Ｍには製品仕様の多様化に備え、仕向地、ＯＥＭ，自社
販売等セットメーカ（ユーザ）が要望する仕様変更に対
して容易に対応するととができる．即ち、ＥＦＲＯＭ以
外の回路構成はあらかじめ各種の仕様変更に対応する様
に設計されていたが、特定のユーザの仕様に基づいて混
成集積回路を設計すると、他のユーザ仕様と一致しない
ことがあった場合、従来では混成集積回路自体の設計を
見なおす必要があった． しかし本発明の混成集積回路装置では、ＥＦＲＯＭチッ
プ〈４〉のデータを読出す場合に用いる通常動作モード
とＥＦＲＯＭチップ（４〉にデータを書込む場合に書込
みモードとを切替える第１及び第２のスイッチ（１７ａ
）（１７ｂ）を備えており、ＥＰＲＯＭチップ（４〉を
搭載したままの状態でＥＦＲＯＭチップ（４）に所定の
プログラム・データを書込むことができるため、設計変
更等の変更でＥＰＲＯＭチップ（４〉内のプログラム・
データに変更が生じた場合でもＥＦＲＯＭチップ〈４〉
に容易にプログラム・データを書込みすることができる
．以上に詳述した実施例ではＥＦＲＯＭとマイクロコン
ピュータとは夫々分離した個別のＩＣであるが、不揮発
性メモリーの中にはＥＰＲＯＭ内蔵のマイクロコンピュ
ータも含まれる。ＥＦＲＯＭ内蔵マイクロコンピュータ
においても上述した如き、同様の動作を行うことができ
る。

第１３図はＥＦＲＯＭ内蔵マイクロコンピュータを用い
た場合のブロック図を示すものである。

第１３図から明らかな如く、第１のスイッチ（１７ａ〉
はＥＰＲＯＭ内蔵マイクロフンビュータと周辺回路（１
８〉に接続され、第２のスイッチ（１７ｂ）は周辺回路
〈１８）と入出力端子■〜０間に接続されている。当然
のことながら、第１３図に示したＥＦＲＯＭ内蔵マイク
ロコンピュータを基板上にハイブリット化した場合、Ｅ
ＦＲＯＭ内蔵マイクロコンピュータが搭載される真上の
ケース材には孔が設けられている。従ってＥＰＲＯＭの
データの消去・書込みが上述した同様の動作で行える。

斯る本発明に依れば、ケース材（８）の所望位置に孔（
７〉を設け、その孔（７〉で露出した基板（２〉上の導
電路〈３〉にＥＦＲＯＭチップ（４〉を接続し隣接する
導電路（３〉とワイヤ線で接続し、基板（２）とケース
材〈８〉とで形成された封止空間（１４〉にマイクロコ
ンピュータ（５）および他の回路素子（６〉を固着する
ことにより、混成集積回路とＥＦＲＯＭチップ（４〉と
の一体化した装置が極めて小型化に行える大きな特徴を
有する． 更に本発明では第１及び第２のスイッチ（１７ａ）（１
７ｂ）を設けることにより、ＥＦＲＯＭチップ〈４〉を
搭載した状態のままでＥＦＲＯＭチップ〈４〉に所定の
プログラム・データを書込むことができる．しかも本発
明ではＥＰＲＯＭチップ《４）にデータの書込みを行う
場合にデータ書込み専用の端子を必要とせず通常動作で
使用する端子を兼用して行うことができるのでリード端
数を増加させることなく、ＥＦＲＯＭチップ内蔵の混成
集積回路装置を提供することができる． （ト〉発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（８）の所望位置に孔（７〉を設け、孔（７〉で露出し
た基板（２〉上の導電路（３〉にＥＦＲＯＭチップ（４
〉を接続しているので、ＥＦＲＯＭチップ（４〉の載置
位置を任意に選定できる利点を有する．このため内蔵す
るマイクロコンピュータとの電気的接続を考慮して、効
率良＜ＥＦＲＯＭチップ（４〉とマイクロフンビュータ
ク５〉とを接続でき信号線の引回しを不要にできる．更
に詳述すると、ＥＰＲＯＭチップ（４〉の隣接する位置
に最も関連の深いマイクロコンピュータ（５〉を配置で
き、その結果ＥＦＲＯＭチップ〈４〉とマイクロコンピ
ュータ（５）間のデータのやりとりを行うデータ線を最
短距離あるいは最も設計容易なレイアウトで実現でき、
データ線の引回しによる実装密度のロスを最小限に抑制
できる． 第２にケース材（８〉の所望位置の孔（７）にＥＦＲＯ
Ｍチップ（４）を配置していると共に、集積回路基板（
２）上の組込むマイクロコンピュータおよびその周辺回
路素子の実装密度を向上することにより、従来必要とさ
れたプリント基板を廃止でき、極めて小型化のＥＦＲＯ
Ｍチップ（４〉を内蔵する混成集積回路装置を実現でき
る。

第３に第１及び第２のスイッチ（１７ａ）（１７ｂ）を
ＥＰＲＯＭチップ（４〉とマイクロコンピュータ（５〉
間及び周辺回路（１８〉と端子間に接続することで、Ｅ
ＰＲＯＭのデータを読出して通常動作時用いる通常モー
ドとＥＦＲＯＭにデータの書込み時に用いる書込みモー
ドとの各モードを第１及び第２のスイッチ（１７ａ）（
１７ｂ）によって切替えられることにより、ＥＦＲＯＭ
チップ（４〉のデータを消去した後にＥＦＲＯＭチップ
（４）を搭載したままの状態でＥＰＲＯＭチップ（４）
内に所定のプログラム・データを書込むことができる．
その結果、ＥＰＲＯＭチップ（４〉を内蔵した混成集積
回路装置をユーザに納入する直前にＥＦＲＯＭチップ（
４〉のデータの仕様の変更が発生したとしても極めて容
易に対応することができる大きなメリットを有する． 第４に第１及び第２のスイッチ（１７ａ）（１７ｂ）を
設けることにより、上述した如き、読出し・書込みの各
モードを切替えすることができると共にＥＦＲＯＭチッ
プ（４）にデータを書込みする場合に書込み専用のリー
ド端子を設ける必要がなく、読出しモード時に使用して
いるリード端子の一部を兼用して書込みすることができ
、リード端子数の増加を防止することができる．その結
果、ＥＰＲＯＭチップ（４〉を搭載した集積回路基板（
２〉を最小限の大きさで設計でき、消去・書込みが可能
なＥＦＲＯＭチップ内蔵の混成集積回路装置を極めて小
型化に提供できる。

第５に集積回路基板（２〉として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（１１）を用いることにより、導電路
（３〉の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第６にＥＰＲＯＭチップ（４〉と接続されるマイクロコ
ンピュータ（５〉およびその周辺回路素子（６〉はケー
ス材（８）と集積回路基板《２）とで形成される封止空
間（１４〉にダイ形状あるいはチップ形状で組み込まれ
るので、従来のプリント基板の様に樹脂モールドしたも
のに比較して極めて占有面積が小さくなり、実装密度の
大幅に向上できる利点を有する． 第７にケース材（８〉と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板〈２〉のほ
ぼ全面を封止空間（１４〉として利用でき、実装密度の
向上と相まって極めてフンバクトな混成集積回路装置を
実現できる． 第８にＥＦＲＯＭチップ《４〉上には遮光用の樹脂層（
１５ｂ）が設けられているため、ＥＦＲＯＭチップ《４
〉を保護することができると共に遮光ができ且つＥＦＲ
ＯＭチップ（４〉と孔（７）のすき間も封止できる利点
を有する。

第９に集積回路基板（２）の一辺あるいは相対向する辺
から外部リード（１２）を導出でき、極めて多ピンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は実施例で用いる基板の断面図、第４
図は他の実施例を示す断面図、第５図は本実施例を示す
ブロック図、第６図は本実施例で用いられるスイッチ素
子を示すブロック図、第７図は混成集積回路装置のＥＦ
ＲＯＭにデータを書込みする場合を示す斜視図、第８図
は本実施例で用いたモデムを示すブロック図、第９図は
第８図で示したモデムのＤＴＥインターフェースを示す
ブロック図、第１０図は第８図で示したモデムのマイク
ロコンピュータを示すブロック図、第１１図は第８図で
示したブロック図を基板上に実装したときの平面図、第
１２図は第１１図に示した基板上にケース材を固着した
ときの平面図、第１３図は他実施例を示すブロック図、
第１４図および第１５図は従来のＥＦＲＯＭ実装構造を
示す断面図である。 〈１）・・・混成集積回路装置、　（２〉・・・集積回
路基板、　（３〉・・・導電路、　（４）・・・ＥＦＲ
ＯＭチップ、（５）・・・マイクロコンピュータ、〈６
〉・・・回路素子、（７〉・・・孔、　（７ａ〉・・・
壁体、　（８）・・・ケース材、（１５ｍ）・・・紫外
線透過性樹脂、　（１５ｂ）・・・紫外線不透過性樹脂
、　（１７ａ）・・・第１のスイッチ、　（１７ｂ）・
・・第２のスイッチ． 第３図 第４ 図 第６図 ７−−　　　−一一−１ 第７ｖＡ 第９ 図 第１０図 ２１ ｚ’７ ５

Claims (10)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーチップからデータを読出し且つ前記基板上
   の導電路と接続されたマイクロコンピュータおよびその
   周辺回路素子と、 前記基板に一体化されたケース材とを具備し、前記不揮
   発性メモリーチップの電極と所望の前記導電路をボンデ
   ィングワイヤで接続し、前記基板と前記ケース材で形成
   された封止空間に少なくとも前記マイクロコンピュータ
   およびその周辺回路素子を配置し、 前記メモリーチップに所定のプログラム・データを書込
   み読出しする書込み動作時に用いる書込みモードと前記
   メモリーチップからデータの読出しのみを行う通常動作
   時に用いる通常モードとを任意に変換する複数のスイッ
   チ素子が前記基板上の導電路に接続されて成ることを特
   徴とする混成集積回路装置。
2. （２）前記スイッチ素子は前記メモリーチップと前記マ
   イクロコンピュータ間及び前記周辺回路素子より成る周
   辺回路と外部回路と接続するために設けられた外部リー
   ド間の２経路に配置接続されていることを特徴とする請
   求項１記載の混成集積回路装置。
3. （３）前記書込みモード及び前記通常モードは前記基板
   上に形成された所定の導電路の一部分を兼用して用いら
   れていることを特徴とする請求項１記載の混成集積回路
   装置。
4. （４）前記外部リードは前記基板の一辺あるいは相対向
   する辺から導出され前記書込みモード及び通常モード時
   に兼用して用いられることを特徴とする請求項２記載の
   混成集積回路装置。
5. （５）前記メモリーチップと前記スイッチ素子にその一
   端が接続され書込みあるいは読出しモードの変換時に用
   いられる変換専用の導電路を有し、前記導電路が延在さ
   れる他端に変換専用の外部リードを接続していることを
   特徴とする請求項１記載の混成集積回路装置。
6. （６）前記２経路に配置された対応する夫々の前記スイ
   ッチ素子は前記書込みモード時に用いる書込み専用の複
   数の導電路で接続されていることを特徴とする請求項２
   記載の混成集積回路装置。
7. （７）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
8. （８）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
9. （９）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
10. （１０）前記ケース材の周端部を前記基板の周端部と実
    質的に一致させたことを特徴とする請求項１記載の混成
    集積回路装置。