JPH0322558A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばＥＦＲＯＭ（紫外線消去形プログラマプル・リード
・才ンリ・メモリー）を実装して−３− なる消去、書込み及び再書込み可能なＥＦＲＯＭ内蔵型
の混成集積回路装置に関する。

（ロ〉従来の技術 最近マイクロコンピュータを使用した電子機器はエレク
トロニクス、航空、機械及び自動車等の多分野に使用さ
れている。その背景はマイクロコンピュータを用いるこ
とで多機能の動作を容易に実現することができるからで
ある。その動作を決めるプログラム・データは電子機器
の多機能化に伴って年々大容量化になる傾向がある。更
にマイクロコンピュータを動作させるプログラム・デー
タは電子機器の設計から必らずしも一定でなく、電子機
器が完成するまでには数回あるいは数十回におよぶプロ
グラム設計変更が実際にはありうる。

上述の如き、電子機器分野において、ますますＥＰＲＯ
Ｍ搭載の集積回路が必要とされる傾向にある。

紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射４ 窓を有するＥＦＲＯＭ素子は、各種電子機器に好んで用
いられている。このＥＰＲＯＭ素子は、制御用或は駆動
用集積回路と共に現在、その殆んどがプリント配線板に
実装されており、一旦書込んだ情報をその後書き直すた
めに通常、着脱容易なプリント配線板に実装されている
。各種電子機器で小型軽量化が要求される機器は、チッ
プ・才ン・ボードと称される技法によってプリント配線
板に半導体集積回路（ＩＣ）チップが直接搭載され、所
要の配線が施された後この配線部分を含んで前記ＩＣチ
ップが合或樹脂によって被覆され、極めて小形軽量化が
達成されている。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーデイップ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１４図に従
って説明すると、第１４図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１〉が形成されたガラス・エボキシ樹脂な
どから構成された絶縁性基板（４２〉のスルーホール（
４３〉にザーディップ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘツダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス村上或社セラミック基材（４
７）上に接着されており、この素子搭載部（５０〉にＥ
ＰＲＯＭチップ＜５１〉が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２〉によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ〈５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ〈４６）は低融点ガラスによってヘッダー（４
５〉に配置されたＥＰＲＯＭチップ（５１〉を密封して
いる。この様にＥＦＲＯＭチップ（５１）を密封したＥ
ＦＲＯＭ素子（４４〉は、前記絶縁性基板（４２）のス
ルーホール（４３〉に外部導出リード（４８）を挿通さ
せ半田によって固定される。このスルーホール（４３）
は導電性配線パターン（４１〉によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５〉から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５ｌ）に比べパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＦ
ＲＯＭ素子を一旦パッケージに組立てることである。Ｅ
ＦＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディップ型
パッケージに組立てられるが、この７ー パッケージは低融点ガラスにより封止される為、高温（
４００〜５００℃）シールとなり、ＥＰＲＯＭチップの
電極（アルミニウム）と外部導出ノードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このＥＰＲＯＭチップはサブストレートを接地電位
にする必要上、ＥＰＲＯＭチップの接地電極を金ペース
トで形成されたチップ搭載部とワイヤ接続する。ここに
於でも金ペースト中の金或はおよび箔等の金属と前記ア
ルミニウムとで二次或は多元合金反応が進むことから、
グランドダイスと呼ばれる頭部にアルミニウムが被着さ
れたシリコン小片をＥＦＲＯＭチップと別個に前記金ペ
ーストより成るチップ搭載部に固着させ、このグランド
ダイス頭部とＥＦＲＯＭチップの接地電極とを接続する
という極めて煩雑な作業を伴う等、従来の実装構造Ｃよ
、小型、軽量、低価格のいずれも不満足なものである。

８− 斯る問題を解決するために第１５図に示したＥＰＲＯＭ
実装構造がある。

以下に第１５図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エボキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリャ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリャ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリャ（６０ｃ）には、ＥＰＲＯＭチツブ（６１〉
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２〉の１本は前記グーツプ
（６１）のサブストレートと接続する為に、このチップ
（６１）が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。前記ＥＦＲＯＭチップ（６１）の紫
外線照射面（６１ａ）上には紫外線透過性樹脂（６３）
　（例えば東レ社製、型名ＴＸ−　９　７　８　）を介
して、紫外線透過性窓材（６４〉が固着されてい−１０
− る。この窓材（６４）は、石英、透明アルミナ等、公知
の紫外線透過性材料である。そして、前記窓材（６４〉
の頂部面（６４ａ）は、ＥＰＲＯＭチップ（６１）の紫
外線照射面に光を導入する面であるから、この頂部面（
６４ａ）を除いた残余の窓材（６４）部分と、金属細線
（６２〉と、この金属細線（６２〉と前記配線パターン
（６０ｂ）との接続部分とが合成樹脂（６５）　（例え
ば日東電工社製、型名ＭＰ−１０）で被覆されている。

もし、絶縁性基板（６０）と、ＥＰＲＯＭチップ＜６１
〉と窓材（６４〉とを加えた総合厚さ寸法を更に低くす
る必要があれば、前記基板（６０〉のチップ搭載エリャ
（６０ｃ）をザグリ穴とじでこの基板（６０）の厚さの
半分程度掘れは良い。又この様なザグノ穴としておけば
、合戒樹脂（６５）の流れ止めダムが形成され湿気など
の浸入に対して有効に作用する。

第１４図および第１５図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５Ｋ１／１８）に
記載されている。

（ハ〉発明が解決しようとする課題 第１５図で示したＥＰＲＯＭ実装構造ではＥＦＲＯＭの
チップをプリント基板上にダイボンデイングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１５図からは明らかにされていないが
ＥＰＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＰＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りブノント基板の大型化
、即ちシステム全体が大型化になる問題がある。

更に第１５図で示したＥＰＲＯＭ実装構造ではＥＰＲＯ
ＭチップがダイボンデイングされているのでＥＰＲＯＭ
チップのプログラム・データの消去は容易に行えるが、
消去後に再書込みする場合の書込みが非常に困難である
ため、例えば、ＥＰＲＯＭチップ及びマイクロコンピュ
ータを搭載した多機能の集積回路を完成するまでには、
上述し＋　１− た様に数回あるいは、数十回の設計変更、即ち、プログ
ラム・データの変更があり、その都度に消去・書込みの
作業があるために設計変更時、即ち、プログラム・デー
タ変更時に容易に対応することができない大きな問題が
ある。

更に、第１４図に示した実装構造においても第１５図と
同様にＥＰＲＯＭの周辺の回路、即ち、マイクロコンピ
ュータやその周辺ＬＳＩ，ＩＣ等の回路素子がディスク
リート等の電子部品で構成されているため、プリント基
板の大型化、即ちシステム全体が大型化となりユーザが
要求される軽薄短小のＥＦＲＯＭ搭載の集積回路を提供
することができない大きな問題がある。

更に第１４図および第１５図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１４図および第１５図で示したＥＰＲＯＭ実装構
造ではＥＰＲＯＭと、その周辺のマイク１２ ロコンピュータおよびＩＣ，ＬＳＩ等の回路素子が露出
されているため、基板上面に凹凸が生じて取扱いにくく
作業性が低下する問題がある。

（二〉課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のＥＰＲＯＭを搭載すると共にそのＥＰ
ＲＯＭチップと接続されるマイクロコンピュータおよび
その周辺の回路素子を搭載し、且つ、ケース材によって
マイクロコンピュータおよびその周辺の回路素子全てが
密封封止されてＥＦＲＯＭチップだけがケース材に設け
られた孔によって露出された基板上に搭載された構造を
有し、且つ、ＥＦＲＯＭチップに所定のプログラム・デ
ータを書込みする書込み動作時に用いる書込みモードと
ＥＰＲＯＭチップからデータを読出し通常動作時に用い
る通常モードとを任意に変換する複数のスイッチ及びス
イッチ素子を各モードに変換させる信号をスイッチ素子
に入力するモード判定回路を導電路に接続したことを特
徴とする。

＋４− 従ってＥＰＲＯＭチップを搭載した混成集積回路を極め
て小型化にでき且つＥＰＲＯＭチップの消去が容易に行
えるＥＦＲＯＭチップ内蔵の混成集積回路装置を提供す
ることができる。

また、書込み・通常の各モードに変換するスイッチが設
けられているので、そのスイッチの変換で各モードの設
定ができ、書込みモード時に基板に固着されている外部
リードを兼用してプログラム・データを書込みすること
ができる。

更にスイッチ素子を制御するモード判定回路を有してい
ることにより、複数の組合せ信号からなる特定の信号を
入力すれば書込みモードに変換されるためにプログラム
・データの機密保持が行える。

（ホ〉作用 この様に本発明に依れば、基板上の導電路にＥＰＲＯＭ
チップを接続し、隣接する導電路とワイヤ線で接続して
いるのでＥＦＲＯＭチップの載置位置を任意に設定でき
るので、内蔵するマイクロコンピュータとの電気的接続
を考慮して、効率良＜ＥＰＲＯＭとマイクロコンピュー
タとを接続することができ、信号線即ち導電路の引回し
線を不要にすることができる。更にＥＦＲＯＭチップの
隣接する位置に最も関連の深いマイクロコンピュータを
配置でき、ＥＰＲＯＭチップとマイクロコンピュータ間
のデータのやりとりを行うデータ線を最短距離あるいは
最小距離で実現でき、データ線の引回しによる実装密度
のロスを最小限に抑制することになり、高密度の実装が
行える。

更に本発明ではＥＦＲＯＭチップ以外の牟での素子がチ
ップ状で且つケース材と基板で形成された封止空間内に
収納されるため小型化でしかも取扱い性の優れた混成集
積回路装置を提供することができる。

更に本発明では基板上に書込み・通常各モードに変換す
るスイッチが設けられているので、書込みモード時に変
換されたときに外部リードを用いてプログラム・データ
を書込みすることができ且つ、書込み後モードを通常モ
ードに変換して書込みモード時に用いた外部リードを通
常動作時にもｌ５ 兼用して用いることができると共にモード判定回路によ
ってプログラム・データの機密保持が行える。

（へ〉実施例 以下に第１図乃至第１５図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２〉上
に形成された所望形状の導電路（３〉と、導電路（３〉
と接続された不揮発性メモリーチップ（４）と、メモリ
ーチップ（４〉からデータを供給され且つ基板（２）上
の導電路（３）と接続されたマイク【Ｉコンピュータ（
５）およびその周辺回路素子（６）と、メモリーチップ
（４〉に所定のプ口グラム・データをｌ６ 書込みする書込み動作時に用いる書込みモードとメモリ
ーチップ（４）からデータを読出し通常動作時に用いる
通常モードとを変換する複数のスイッチ〈１７〉と、ス
イッチ（１７）に所定の入力信号を供給するモード判定
回路（１０２）と、基板（２）に一体化され所定の位置
に孔（７〉が設けられたケース材（８）とをから構成さ
れている。

集積回路基板（２）はセラミックス、ガラスエボキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば０．５〜ｉ．ｏｍｍ厚のアルミ
ニウム基板を用いる。その基板（２）の表面には第３図
に示す如く、周知の陽極酸化により酸化アルミニウム膜
（９）（アルマイト層）が形成され、その一生面側に１
０〜７０μ厚のエポキシあるいはポリイミド等の絶縁樹
脂層（ＩＯ）が貼着される。更に絶縁樹脂層（１０）上
には１０〜７０μ厚の銅箔（１１）が絶縁樹脂層（１０
〉と同時にローラーあるいはホットプレス等の手段によ
り貼着されてい１８＝ る。基板（２）の一生面上に設けられた銅箔（１■）表
面上にはスクリーン印刷によって所望形状の導電路を露
出してレジストでマスクされ、貴金属（金、銀、白金）
メッキ層が銅箔（１１）表面にメッキされる。然る後、
レジストを除去して貴金属メッキ層をマスクとして銅箔
（１１〉のエッチングを行い所望の導電路（３）が形成
される。ここでスクノーン印刷による導電路（３）の細
さは０．５ＴｌｌＩＩｌが限界であるため、極細配線パ
ターンを必要とするときは周知の写真蝕刻技術に依り約
２μまでの極細導電路（３〉の形成が可佳となる。

導電路〈３〉上の所定の位置には不揮発性メモノーチッ
プ（４）とメモリーチップ（４）からデータを供給され
るマイクロコンピュータ（５）とその周辺の回路素子（
６）と、メモリーチップ（４）にデータを書込みする場
合に用いる書込みモードとメモリーチップ（４）からデ
ータを読出して通常動作時に用いる通常モードとのモー
ドを切替える複数のスイッチ（１７）が搭載され導電路
（３）と接続されている。更に導電路（３）にはスイッ
チ〈１７）を変換させる信号を供給するモード判定回路
（１０２）が接続されている。導電路〈３〉は基板（２
〉の略全面に延在形成され、基板（２〉の周端部に延在
される導電路（３〉の先端部はリード固着パッドが形成
され、そのパッドには外部リード端子（１２）が固着さ
れている。その外部リード（１２〉は取付け基板に取付
けるために略直角に折曲げ形威されている。

不揮発性メモリーチップ（４）としてＥＰＲＯＭ（　Ｅ
ｒａｓａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
Ｏｎｌｙ　Ｍｅｍｏｒｙ　）チップが用いられる（以下
不揮発性メモリーチップ（４）をＥＰＲＯＭチップとい
う）。このＥＰＲＯＭチップ（４）は周知の如く、フロ
ーテイングゲートに蓄積されている電子（プログラム・
データ）を光を照射して励起させて未記憶状態のペレッ
トに戻し再書込みして利用できる素子である。ＥＦＲＯ
Ｍチップ（４）は市販されているもので、その形状はチ
ップ型であれば限定されるものではなく、本実施例では
ＥＰＲＯＭチップ（４）の説明を省略する。

一方、ゲース材（８）は絶縁部材としての熱可塑！９ 性樹脂から形成され、基板（２〉と固着した際空間部が
形成される様に箱状に形成されている。その箱状のケー
ス材（８）の周端部は基板（２）の略周端部に配置され
て接着性を有したシール剤（Ｊシー１・：商品名）によ
って基板（２〉と強固に固着一体化される。この結果、
基板（２）とケース材（８）間に所定の封止空間部（１
４）が形成されることになる。更に本実施例のケース材
〈８）の所定位置には孔（７）が設けられている。その
孔（７）杜Ｅ　Ｐ　Ｒ　ＯＭチップ（４）及びＥＰＲＯ
Ｍチップ（４〉と導電路（３〉とを接続するボンディン
グワイヤ線を露出ずる様な大きさで形成されている。即
ち、ＥＦＲＯＭチップ（４）よりも大きく形成されるこ
とになる。

ケース材（８）の孔（７〉で露出した基板（２）上の導
電路（３）にはＥＰＲＯＭチップ（４）がＡｇペースト
、半田等のろう材によって固着搭載され、孔（７）で露
出した基板（２）にはＥＰＲＯＭチップ（４〉と接続さ
れる複数の導電路（３）の一端が形成される。その導電
路（３）の一端とＥＰＲＯＭチップ（４）とはＡＩ２ワ
イヤ等のボンディングワイヤ線で超音２０ 波ポンディング接続が行われる。ＥＰＲＯＭチップ〈４
〉とボンディング接続された導電路（３）の他端はＥＦ
ＲＯＭチップ（４）に接続して配置されたマイクロコン
ピュータ（５）の近傍に効率よく引回しされチップ状の
マイクロコンピュータ（５〉とＡ２ボンディングワイヤ
を用いて超音波接続され電気に接統される。

ここでＥＰＲＯＭチップ（４）とマイクロコンピュータ
（５〉との位置関係について述べる。第１図に示ず如く
、ＥＰＲＯＭチップ（４）とマイクロコンピュータ（５
〉とは多数本の導電路〈３〉を介して接続されるため、
その導電路（３）の引回しを短くずるためにＥＰＲＯＭ
チップ（４）とマイクロコンピュータ（５〉は夫々、隣
接する位置かあるいはできるだけ近傍に位置する様に配
置される。従ってＥＰＲＯＭチップ（４）とマイクロコ
ンピュータ〈５）との導電路（３〉の引回しは最短距離
で形成でき基板上の実装面積を有効に使用することがで
きる。

ＥＦＲＯＭチップ（４）とその近傍あるいは隣接した位
置に配置されたチップ状のマイクロコン−２２ ピュータ（５〉は第１図の如く、マイクロコンピュータ
（５）の近傍に延在された導電路（３）の先端部と．１
）ワイヤ線によって超音波ボンディング接続されＥＰＲ
ＯＭチップ（４〉と電気的に接続される。

ＥＰＲＯＭチップ（４）は第１図及び第２図から明らか
な如く、ケース材（８）に設けた孔（７〉で露出した基
板（２〉上に搭載され、孔（７）を形成する壁体〈７ａ
〉によって周囲を囲まれた構造となる。更に詳述すると
壁体く７ａ〉によって囲まれるのはＥＰＲＯＭチップ（
４〉とそのＥＰＲＯＭチップ（４）と近傍の導電路（３
）とボンディング接続するワイヤ線が囲まれることにな
る。

更に壁体（７ａ〉によって囲まれた空間（７ｂ〉には１
層以上の樹脂が充填され、ＥＦＲＯＭチップ（４）及び
ワイヤ線がその樹脂によって完全に樹脂被覆されている
。ＥＦＲＯＭチップ（４）上に直接被覆される第１層目
の樹脂はＥＰＲＯＭチップ（４〉のデータを消去する場
合に紫外線を透過する必要があるため紫外線透過性樹脂
（１５ａ）が用いられる。

紫外線透過性樹脂（１５ａ）は非芳香族系であれば限定
されず、例えばメチル系シリコンゴムあるいはシリコン
ゲルが用いられる。

本実施例では第１層目の紫外線透過性樹脂（１５ａ〉上
に第２層目の樹脂層（１５ｂ）が充填されている。第２
層目の樹脂層は第１層とは異なりＥＦＲＯＭチップ（４
）誤消去を防止するために紫外線を遮断する紫外線不透
過性樹脂（１５ｂ）が用いられる。この紫外線性不透過
性樹脂（１５ｂ）は芳香環（ベンゼン環）を含んだ樹脂
であれば限定されず、例えばエポキシ系あるいはポリイ
ミド系の樹脂が用いられ、ケース材（８）の上面と略一
致するまで充填されている。

従ってＥＰＲＯＭチップ（４〉だけが壁体（７ａ〉によ
って囲まれ且つ樹脂被覆されて、他のマイクロコンピュ
ータ（５〉およびその周辺の回路素子（６）社ケース材
（８）と基板（２）とで形成される封止仝間（１４）内
に配置されることになる。

上述の如＜ＥＦＲＯＭチップ〈４〉と接続されるマイク
ロコンピュータ（５〉と、その周辺の回路素子（６）及
び第１，第２のスイッチ（１７ａ）（１７ｂ）は基−２
３ 板（２〉とケース材（８）で形成された封止空間部（１
４）に配置する様に設定されている。即ち、チップ状の
電子部品および印刷抵抗、メッキ抵抗等の抵抗素子の全
ての素子が封止空間部（１４）内に設けられている。

ところで、本実施例では壁体く７ａ）で囲まれた空間（
７ｂ〉に紫外線透過性樹脂（１５ａ）及び不透過性樹脂
（１５ｂ）の２層の樹脂構造からなるが、不透過性樹脂
（１５ｂ）の代りに第４図に示す如く、遮光用のシール
材（１６）をケース材（８）の孔（７）上に接着しても
不透過性樹脂（１５ｂ）と同様に紫外線を完全に遮断す
ることができる。

本実施例でＥＰＲＯＭチップ（４）のデータ消去を行う
場合は紫外線不透過性樹脂（１５ｂ）あるいはシール材
（ｌ６）を剥して紫外線を所定の時間照射して消去する
。紫外線透過性樹脂（１５ａ）を剥す場合、ｔＭ　脂（
　１　５ａ　）は弱い接着力のためにワイヤ線が切断ず
ることはない。

次にＥＦＲＯＭチップ（４）のデータ消去後の再書込み
について説明する。

２４ 第５図は上述した混成集積回路を示すブロック図である
。

■〜＠は外部リード（１２〉が接続される入出力端子、
（５〉はマイクロコンピュータ、（４〉はＥＦＲＯＭ，
　（１８）は周辺回路、（１９）は書込み用電源回路、
（１７ａ）（１７ｂ）は第１及び第２のスイッチ（１０
２）はモード判定回路である。

第１及び第２のスイッチ（１７ａ）（１７ｂ）は第６図
に示す如く、１回路２接点を有する素子で構成され、本
実施例ではモトローラ社のＣＭＯＳ　ＭＣ１４０５３の
マルチブレクサーが使用される。

第１のスイッチ（１７ａ）はＥＰＲＯＭ（４）とマイク
ロコンピュータ（５〉との間に接続され、ＥＰＲＯＭ（
４〉が通常動作を行う時にマイクロコンピュータ（５）
と電気的に接続し、Ｅ　Ｐ　Ｒ　ＯＭ（４）にデータを
書込む時にはマイクロコンピュータ（５〉とは電気的に
切り離なされる。

第２のスイッチ（１７ｂ）は入出力端子と周辺回路（１
８）間に接続され、通常動作時には周辺回路（１８）と
接続し、ＥＰＲＯＭ（４）のデータ書込み動作時２６ には入出力端子とＥＰＲＯＭ（４）とを接続する。

第１及び第２のスイッチ（１７ａ）（１７ｂ）の一端は
入力端子とＥ　Ｐ　Ｒ　ＯＭ（４）とを接続するために
夫々接続されている。

第１及び第２のスイッチ（１７ａ）（１７ｂ）はＥＰＲ
ＯＭ（４〉にプログラム・データを書込みする際に必要
な数だけを有しており、例えば、１２８ＫビットＥＦＲ
ＯＭの場合、アドレスＡφ〜ＡＩ３（１４本）、データ
Ｄφ〜Ｄ，（８本）の書込み・読出しのための制御と電
源（７）Ｖｐｐ　，　Ｐ　ＧＭ　，　Ｏ　Ｅ　，　ＣＥ
（４本）の合計５１個の第１及び第２のスイッチ（１７
ａ）（１７ｂ）が必要となるが、ここでは、既製のＭＣ
　　１４０５３を使用しているために基板上に実装され
るスイッチ素子は実際には１７石となる。また実装する
スイッチ素子の素子数を減らす必要がある場合に？ｔＣ
ＭＯＳゲートアレー又はスタンダードセルの如きＡＳＩ
Ｃ　　ＩＣを利用した方が基板の小型化を図れる。

本実施例では入出力端子■〜［相］と周辺回路（１８）
間に２５個の第２のスイッチ（１７ｂ）が接続され、Ｅ
　Ｐ　Ｒ　ＯＭ（４）とマイクロコンピュータ（５〉間
には２６個の第１のスイッチ（１７ａ）が接続されてい
る。

第１及び第２のスイッチ（１７ａ）（１７ｂ）の数はい
うまでもないがＥＰＲＯＭのデータ容量あるいは書込み
方法によって多くなったり少なくなったりする。

モード判定回路（１０２）は書込みモードと通常モード
とを任意に選択できるものであり、夫々のスイッチ素子
（１７ａ）（１７ｂ）に所定の入力信号を供給するもの
である。

本実施例ではモード判定回路（１０２）はＡＮＤ回路（
１０２ｂ）とプリッププロップ（１０２ａ）とから構成
されている。ＡＮＤ回路（１０２ｂ）及びフリッププロ
ップ（１０２ａ）に周知するものであり、ここでは説明
を省略する。

書込み・通常モードを任意に選択する場合は、モード判
定回路（１０２）に複数の論理組合せあるいはタイミン
グ信号をモード判定回路（１０２）に入力することで行
う。即ち、ハイブリッドＩＣが通常２７ モード時で通常動作を行っているタイミング中に通常動
作ではあり得ない入力論理組合せ信号をモード判定回路
（１０２）に入力する。

上述した論理組合せ信号をモード判定回路（１０２〉に
入力すると、ハイブリッドＩＣモード｛よ通常モードか
ら書込みモードに変換される。

本実施例では入力端子［相］■０に’Ｌ，’Ｈ」「Ｌ」
の状態が通常動作では有り得ない論理組合せとなるため
、書込み動作にする場合は、入力端子■００に「Ｌ」「
Ｈ」「Ｌ」の信号を加えてやるとモード判定回路（１０
２）のＡＮＤ回路（１０２ｂ）から出力信号が出力され
ＦＦ，ブリッププロップ回路（１０２ａ）を反転し、モ
ード切換出力が出力される。その出力信号はＥＰＲＯＭ
書きかえモードではｒＨ，レベルとなり、ハイブリッド
入出力端子側第２のスイッチ（１７ｂ）２５個の接続を
書込みモード側に接続する。また、ＥＰＲＯＭ側第１の
スイッチ（１７ａ）２　６個も同時に書込みモード側に
接続する。さらに同時に、ＥＰＲＯＭのデータ書込時に
必要となるｖｐｐ入カヘ吐トランジスタＱ１２８ 入力ヘｒＨ，入力が入ることによりＱ，はＯＮ状態にな
りＱ２のベース入力も接地されＱ，がＯＮとなり＋２１
Ｖが通電され、電子スイッチを径由してｖＰＰ入力に＋
２１Ｖが供給される。

ここでハイブリッドの［相］■０の入力端子のように、
通常動作では有り得ない入力の論理組合せが見つからな
い時には、通常動作モードと書込み動作モードを区別す
る専用の入力端子を設け、その端子信号をＦＦ回路に直
接入れる方法で動作的にはなんら問題ない。

次に実際の書込み方を説明する。

ＥＦＲＯＭ（４）の電源Ｖ　ｃｃとＧＮＤを除いた端子
のアドレス端子Ａφ〜Ａ　Ｈ　３データ端子Ｄφ〜Ｄ７
、書込み、読出し制御端子ＣＥ，ＯＥ，ＰＧＭ　，　Ｖ
　ｐ　ｐ合計２６端子は例えば１回路２接点の第１のス
イッチ（１７ａ）の２６個に接続されている。

Ａφ〜Ａｓｓ，Ｄφ〜Ｄ，，ＣＥ，ＯＥの２４個の第１
のスイッチ（１７ａ）の通常モード側端子はマイクロコ
ンピュータ（５）からの、Ｅ　Ｐ　Ｒ　Ｏ　Ｍ　−Ｆ’
　−夕読出し動作に必要な信号線の２４木と接続され３
０ ている。

ＥＰＲＯＭ（４）（７）ＰＧＭ，Ｖ，，に接続され”’
Ｉｌｍイる２個の第１のスイッチ（１７ａ）の通常動作
モード側端子はＧＮＤに接地しており、通常モードでは
Ｅ　Ｆ　Ｒ　ＯＭ（４）動作が読出し動作だけに限られ
、書込みによる事故を防ぐようにしている。

２６個の第１のスイッチ（１７ａ）の書込みモード側端
子のうちＥ　Ｐ　Ｒ　ＯＭ（４）のＶＰＰに接続してい
る第１のスイッチ（１７ａ）以外の２５個の第１のスイ
ッチ（１７ａ）の書込みモード端子は、ハイブリッド入
出力端子の■〜［相］端子と周辺回路（１８）間に接続
された第２のスイッチ素子（１７ｂ）の書込みモド側端
子に接続され、書込みモード時にハイブノッドＩＣの入
出力端子■〜［相］に電気的に接続さていれる。

通常動作モードで（マ、入出力端子はハイブリッドＩＣ
内部周辺回路に接続されている。

ハイブリッドＩＣを通常動作モードにするか、書込みモ
ードにするかの切りかえは、モード変換専用の入力端子
■０■に上述した様にｒ　Ｌ　，ｒ　Ｈ　，　ｒ　Ｌ　
」の複数の通常動作ではあり得ない組合せの信号をモー
ド判定回路（１０２）に入れることで行う。

モード判定回路（１０２）にｒＬ」ｒＨ，’Ｌ．の組合
せ信号を入力するために、本実施例では入力端子［相］
■は０と接続し５Ｖ定電圧電源のＧＮＤに接続する。端
子■は端子０）の電源端子と接続され５ｖ定電圧電の＋
５Ｖ端子へ接続する。各接続終了後、＋５Ｖ，＋２１Ｖ
の電源をＯＮにして通電状態にすると、ハイブリッド入
力端子■■０は’　Ｌ　Ｊ　’　Ｈ　Ｊ　’　Ｌ　Ｊの
入力信号となり、ＡＮＤ回路（１０２ｂ）には「Ｈ」レ
ベルの出力が出力されＦＦ回路（１０２ａ）の出力もｒ
Ｈ」レベルの出力となる。

この出力信号はハイブリッドＩＣの入出力端子側の第２
のスイッチ（１７ｂ）　２　５個とＥＰＲＯＭ側の第１
のスイッチ（１７ａ）２６個、合計５１個の電子スイッ
チをＲＯＭ書込みモード側に接続する。

さらに同時に、ＥＰＲＯＭ（４）のデータ書込み時に必
要となるＶｐｐ入力へはトランジスタＱ１ベースにｒＨ
，レベルの入力信号が供給されるこ＝３１＝ とによりトランジスタＱ，はＯＮ状態になり、トランジ
スタＱ２のベースが接地されトランジスタＱ，がＯＮ状
態となり、入出力端子［相］から＋２１Ｖが通電され、
第１のスイッチ（１７ａ）を径由してＶＰＰ入力に書込
み用の＋２１Ｖが供給され書込み状態がリセットされる
。

Ｅ　Ｐ　Ｒ　ＯＭ（４）へのプログラム・データの書込
み操作はまず第１にハイブリッドＩＣに内蔵されている
、ＥＦＲＯＭチップのデータ消去から行う。

データの消去は紫外線発生機、通常ＥＰＲＯＭイレサー
を準備しハイブリッドＩｃのパッケージにつけている紫
外線照射孔（７）に向って、紫外線の照射を３０分程度
行うことでＥ　Ｐ　Ｒ　ＯＭ（４）に書込まれたデータ
は全て「１」のレベルとなる。

普通データの消去もれが無いように照射時間は十分余裕
をもって行われる。

次に、通称、ＥＰＲＯＭ　ＷＲＩＴＥＲを準備し、Ｅ　
Ｐ　Ｒ　ＯＭ（４）に記憶させたいブログラｌ１・デー
タを入力する。ＥＰＲＯＭ　ＷＲＩＴＥＲへ−３２ データを入力するのはＥＰＲＯＭのアドレスに対しデー
タを１つづつ手操作で入力することも可能であるが時間
的にまた操作の信頼性から、普通はプログラムを開発す
るホストコンピュータとＲＯＭＷＲＩＴＥＲを電気的に
接続して、コンピュータから直接ＲＯＭ　ＷＲＩＴＥＲ
内部のメモリにデータを転送しデータを蓄える。ハイブ
リッドＩＣとＲＯＭ　ＷＲＩＴＥＲの接続は、第７図に
示す如く、ＲＯＭ　ＷＲ　Ｉ　ＴＥＲ（２０ａ）に接続
されているハイブリッド接続用ソケット（２０〉との間
で行う。

通常、ハイブリッドＩＣではな＜ＥＰＲＯＭ単体の書込
みであれば書込みたいＥＰＲＯＭをＲＯＭＷＲＩＴＥＲ
のソケットに挿入して、即時データ書込み動作に入れる
。しかし、ハイブリッドＩＣの場合、ＲＯＭ　ＷＲＩＴ
ＥＨについているＥＦＲＯＭソケットと、アドレスＡφ
〜Ａ　Ｉｓの１４本、データＤφ〜Ｄ，の８木、制御信
号ＣＥ，ＯＥ，ＰＧＭの３木、合計２５の信号、制御線
を、ＲＯＭ　ＷＲ　Ｉ　ＴＥＲ（２０ｇ）のソケット＜
２０）３４ にハイブリッドＩＣの入出力端子■〜のを挿入してそれ
ぞれ接続する。

次に、Ｒ　ＯＭ　ＷＲ　Ｉ　ＴＥ　Ｒ（２０ａ）側の操
作として、既にＲＯＭ　ＷＲ　Ｉ　ＴＥＲ（２０ａ）の
メモリ内にほＥＰＲＯＭに書込みたいデータは準備され
ていることからデータ書込みをスタートをする。

実際のＲＯＭ　ＷＲＩＴＥＲの書込み動作は、次の手順
で自動的に行なわれる。

（ｉ　）ＥＦＲＯＭを読出し状態（ＰＧＭ端は’　Ｌ　
Ｊ　’７）　ママＯ　Ｅ　，　Ｃ　Ｅ　’ｉ：　Ａ　Ｃ
　Ｔ　Ｉ　Ｖ　Ｅ　’　Ｌ　Ｊ　ニしてＡφ〜Ａ．ヘア
ドレスデータを入れる）にしてＥＦＲＯＭの全メモリが
、完全に消去されているかどうかの確認。もし、消去不
完全なところがあるとＲＯＭ　ＷＲＩＴＥＲは警告音を
発し、次のデータ書込みのステップには入らない。

Ｎ　）ＥＦＲＯＭの７ドレスノ若い順（ＯＥはｒＨ，、
ＣＥほ「Ｌ，）からデータの書込みを開始する。ＲＯＭ
ＷＲＩＴＥＲからアドレスＡφ〜Ａ　Ｉｓ、データＤφ
〜Ｄ，をＥＰＲＯＭへ印加したまま約１　ｍｓｅｃ幅の
ＰＧＭバルスをＥＰＲＯＭに一回印加ＥＰＲＯＭにＰＡ
ＴＡを書込む。

（雨〉（ｉ）と同一アドレスで、ＥＰＲＯＭを読出し状
態（（１〉と同じ状態）にして、（ｊ＞で書込まれたデ
ータの読出しを行い、読出されたデータが（ｉ）で書込
んだものと同じになったかどうか比較する。

同じデータになっていない時は（６）の動作にもどり同
一のアドレスとデータで書込みを行う。書込んだデータ
と書込まれたデータが同一になると、ＥＦＲＯＭのデー
タ保持の安定性、信頼性向上のためのマージン確保のた
めにさらに（ｉ）の書込み動作を何回か自動的に行ない
、一つのアドレスの書込みを終了する。

（ｉｖ）アドレスを１カウントアップし、そのデータの
書込みを、（ｉ）の手順から繰り返す。

（ｉ）　〜（ｉｖ＞の書込み動作はＲＯＭＷＲＩＴＥＲ
が自動的に進行し、ＥＦＲＯＭの全アドレスデータ書込
みが終了確認出来ると自動的にＲＯＭＷＲＩＴＥＲの動
作は停止する。

以上の動作でハイブリッドＩＣの中のＥＰＲＯ３５ Ｍに新らたなデータを書込むことが出来、ＲＯＭＷＲ　
Ｉ　Ｔ　Ｅ　Ｒ（２０ａ）のソケット（２０〉から各端
子■〜０に接続され外部リード（１２〉を取りはずせば
ハイブリッドＩＣの内に搭載されたＥ　Ｐ　Ｒ　ＯＭ（
４）のデータ書込みは終了する。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

第８図は集積回路基板（２〉上にモデｌ、を搭載し３６ たときのブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１〉と、ＤＴＥインターフェース（２１〉
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（５〉と、マイクロコンピュ
ータ（５〉からアドレスされるデータを内蔵したＥＰＲ
ＯＭチップ（４〉と、マイクロコンピュータ（５）から
の出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　ＣＯ
ＮＴＲＯＬＵＮ　Ｉ　Ｔ）に出力する第１および第２の
変復調回路（２２）（２３）と、マイクロコンピュータ
（５〉からの出力信号に応じて所望のＤＴＭＦ信号（ト
ーン信号）を発生するＤＴＭＦ発生器（２４〉とをから
構成されている。更に本実施例のモデム回路内にはＥＰ
ＲＯＭ（４）のデータを読出して通常動作時に用いる通
常動作モードとＥＦＲＯＭ（４）にプログラム・データ
を書込みする際に用いる書込みモードとを変換する第１
及び第２のスイッチ（１７ａ）（１７ｂ）と、第１及び
第２のスイッチ（１７ａ）（１７ｂ）に組合せ信号を入
力するモード判定回路（１０２）と、通常動作モードと
書込みモード時の各電圧を変換する電圧切替回路（１７
ｃ）を有している。

ＤＴＥインターフェースは例えばＳＴＣ９　６　１０（
セイコーエプソン）等のＩＣより成り、第９図の如く、
パソコンの出力信号を供給し、その出力信号を内蔵メモ
リー内に蓄積してマイクロコンピュータ（５〉へ出力す
る送信メモリ一部（２５〉と、マイ”クロコンピュータ
（５）からの出力信号が供給される信号を内蔵メモリー
内に蓄積してパソコンへ出力する受信メモリ一部（２６
）と、送信メモリー部（２５〉および受信メモリ一部（
２６）を介して入出力される夫々の信号を切替える制御
部（２７）とからなり、パソコン（２８）とマイクロコ
ンビ．一タ（５）とを接続するための所定の機佳を有す
るものである。

マイクロコンピュータ（５〉は例えばＳＴＣ９　６２０
（セイコーエプソン）等のＩＣより成り、第１０図の如
く、ＤＴＥインターフェース（２１〉から出力される出
力信号を認識するコマンド認識部と、コマンド認識部に
よって認識された出力信号を解読するコマンド解読部と
、コマンド解読部で解読された信号に基ついてメモリ一
部のデータと比較し変復調回路へデータを供給するコマ
ンド実行部と、コマンド解読部のデータとメモリ一部内
のデータとの比較結果、誤ったデータがコマンド実行部
に供給された際にＤＴＥインターフェース（２１〉に出
力信号を出力する応答コード生成部とからなる。

変復調回路（２８）はマイクロコンピュータ（５〉から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（５）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（２２
〉は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（２３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路（２２）　（２
３）はマイクロコンピュータ（５）により、いずれか一
方の変復調３９ 回路が選択される。

ＤＴＭＦ発生器（２４）はマイクロコンピュータ（５）
のコマンド実行部より出力されたデータをＣＯＬ，ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

第１及び第２のスイッチ（１７ａ）＜１７ｂ）は例えは
上述した様にモトローラ社のマルチブレクザーＣＭＯＳ
　ＭＣ　　１４０５３が用いられる。第１のスイッチ（
１７ａ）はマイクロコンピュータ（５〉とＥＰＲＯＭ（
４）間に接続され、第２のスイッチ（１７ｂ）はノード
端子とＤＴＥインターフェース（２１）間に接続されて
いる。

ＥＰＲＯＭチップ（４〉内にはモデムの各種のモードを
設定するためのプログラムデータがメモノーされており
、マイクロコンピュータ（５）のアドレスに基づいてマ
イク口コンピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。モデムの動
作を説明するにあたり通常・書込みの各−４０ モードを変換する第１及び第２のスイッチ（１７ａ）（
１７ｂ）は夫々通常動作を行う通常モード側に選択され
ている。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５〉からの読出し信号に基づいて第１のスイッ
チ（１７ａ）を介して、所定のアドレスデータがＥＰＲ
ＯＭチップ（４）に供給され、そのアドレスに基づいた
ＥＰＲＯＭチップ（４〉のプログラム・データが第１の
スイッチ（１７ａ）を介してマイクロコンピュータ（５
）に供給され、通信を行う夫々のモデムの通信規格（Ｂ
ＥＬＬ／ＣＣＩＴＴ規格）、通信速度（　３　０　０　
／　１　２　０　０　ｂ　ｐｓ）、データファーマット
の一致、デップスイッチモードの切替等の各種のモード
が一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（２ｌ）に入力され、電話番号を解
読する為にマイクロコンピュータ（５）に４２− 転送される。その解読した結果をＤＴＭＦ発生器（２４
〉に送信し、ＤＴＭＦ発生器（２４〉からＤＴＭＦ信号
が発信されその信号Ｃよ送信Ａ　Ｍ　Ｐ　（２９ａ）、
ライントランス（　２９ｃ　）を介して一般電話回線へ
転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（　２９ｂ　）を通り低速変復調回路（２２）でそ
のアンサートーンが起呼側のモデムに対して所定のアン
サートーンであるか否かを検出する。所定のアンサート
ーンであれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（２１）に入力し、
そのデータをマイクｎ’１ンピュータ（５〉に転送する
。ここでパラレルデー夕をシリアルデータに変換する。

シリアルデータに変換されたデジタル信号は低速変復調
回路（２２）に送信される。ここでデジタル信号はアナ
ログ信号に変換され、それに対応した通信規格に基づい
て周波数変調ＦＳＸされ、送信Ａ　Ｍ　Ｐ　（２９）、
ライントランス（３２〉を介して応答側のモデムに送信
される。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（２９Ｃ）、受信Ａ　Ｍ　Ｐ　＜２
９ｂ）を介して低速変復調回路（２２）に入力される。

ここでアナログ信号はデジタル信号に変換されＤＴＥイ
ンターフェース（２１〉に入力され、シリアルデジタル
信号からパラレルデジタル信号に変換されて第２のスイ
ッチ（１７ｂ）を介して起呼側のパソコンに入力される
。その結果起呼側ヘノくソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。

第１１図は第８図で示したモデム回路を本実施例で用い
た基板（２〉上に実装した場合の平面図で−４３ あり、実装される回路素子の図番号は同一番号とずる。

ＥＰＲＯＭチップ（４〉とマイクロコンピュータ（５〉
との接続はバスラインで示す。尚、複数の回路素子を接
続する導電路｛ま煩雑のため省略する。

第１１図に示す如く、基板（２〉の対向する周端部には
外部リード端子（１２〉が固着される複数の固着用パッ
ド（３ａ）が設けられている。固着バッド（３ａ）から
延在される導電路（３〉上所定位置には複数の回路素子
およびＥＰＲＯＭチップ（４〉が固着される。上述した
如き、斯る基板（２）上にはＥＰＲＯＭチップ（４）お
よびマイクロコンピュータク５）を含む複数の回路素子
と読出し・書込みの各モードを変換する第１及び第２の
スイッチ（１７ａ）（１７ｂ）及びＡＮＤ回路（１０２
ｂ〉とＦＦ回路（１０２ａ）とからなるモード判定回餡
（１０２）が固着されており、（２１〉はＤＴＥインタ
ーフェース、（２２）（２３）は第１および第２の変復
調回路、（２４〉はＤＴＭＦ発生回路、（ｌ７ａ）（１
７ｂ）は第１及び第２のスイッチ、（１７ｃ）は電圧変
換素子、（５）はマイクロコンピュータ、（６）は４４ コンデンサー等のチップ部品である。

第１１図に示す如く、マイクロコンピュータ（５）の近
傍あるいは隣接する位置にＥＦＲＯＭチップ（４）が固
着される。マイクロコンピュータ〈５〉の近傍あるいは
隣接する位置にＥＰＲＯＭチップ（４〉を固着すること
で、マイクロコンピュータ（５〉とＥＰＲＯＭチップ（
４〉とのバスライン、．即ち導電路（３）の引回し線の
距離を最短でしかも最小の距離で引回すことができ、他
の実装パターンを有効に使用できると共に高密度実装が
行える。尚、一点鎖線で囲まれた領域は接着シートでケ
ース材ク８）が固着される領域を示す。

更にＥＰＲＯＭチップ（４〉とマイクロコンピュータ（
５〉間に第１のスイッチ（１７ａ）を接続し、ＤＴＥイ
ンターフェース〈２１〉と外部リード固着パツド（３ａ
〉間に第２のスイッチ（１７ｂ）を設けることで通常モ
ードと書込みモードの各モードの切替を第１及び第２の
スイッチ素子（１７ａ）（　１７ｂ）で容易に行える。

この結果、外部リード（１２〉は通常モードと書込みモ
ードで兼用して用いられることになり、書込み専用のリ
ードを必要とせずＥＰＲＯＭチップ（４〉内蔵のハイブ
リッドでは極めて少ないリード端数のハイブリッドを実
現できる。また、各モードの切替は固着パッド（３Ｘ）
に固着されるリード（１２Ｘ）に特定の組合せた通常動
作であり得ない複数の入力信号をモード判定回路（１０
２）に印加すればモード変換が行える。第１及び第２の
スイッチ（１７ａ）（１７ｂ）は第８図には示されてな
いがＥＰＲＯＭの大きさによってその数は異なり複数設
けられている。

第１２図は第１１図で示した基板〈２）上にケース材（
８）を固着したときのモデｌ３用の混成集積回路装置の
完成品の平面図であり、ケース材（８）の上面からはＥ
ＰＲＯＭチップ（４）上に被覆された第２の樹脂層（１
５ｂ）の上面のみが露出された状態となる。即ち、ＥＰ
ＲＯＭチップ（４〉以外の他の素子は全てケース材（８
）と基板（２〉とで形成された封止空間（１４）内に封
止される。

ケース材（８）より露出されーＣいる多数の外部ノード
（１２）ノ一部はＥＰＲｏＭチップ（４）ノ通常動作時
及び書込み動作時の各モードにおいて兼用して用いられ
るリードであり、外部リード（１２Ｘ）は各モードを変
換させる複数の入力信号を印加する専用の端子である。

以上に詳述したモデム用の混成集積回路装置のＥＰＲＯ
Ｍには製品仕様の多様化に備え、仕向地、ＯＥＭ、自社
販売等セットメーカ（ユーザ）が要望する仕様変更に対
して容易に対応することができる。即ち、ＥＦＲＯＭ以
外の回路構成はあらかじめ各種の仕様変更に対応ずる様
に設計されていたが、特定のユーザの仕様に基づいて混
成集積回路を設計すると、他のユーザ仕様と一致しない
ことがあった場合、従来では混成集積回路自体の設計を
見なおす必要があった。

しかし本発明の混成集積回路装置では、ＥＰＲＯＭチッ
プ（４）のデータを読出す場合に用いる通常動作モード
とＥＰＲＯＭチップ（４）にデータを書込む場合に書込
みモードとを切替える第１及び第２のスイッチ（１７ａ
）（１７ｂ）を備えており、ＥＰＲＯＭチップ（４〉を
搭載したままの状態でＥＰＲＯ一４７ Ｍチップ（４）に所定のプログラム・データを書込むこ
とができるため、設計変更等の変更でＥＰＲＯＭチップ
（４）内のプ口グラｌ１・データに変更が生じた場合で
もＥＰＲＯＭチップ（４）に容易にプロクラム・データ
を書込みすることができる。

更に本発明では書込みモード及び通常モードの各モード
を特定の複数の入力信号を同時に入力することで必要に
応じて任意に切替えられることができ、プログラｌ、・
データの気密保持を行える利点を有する。

以上に詳述した実施例ではＥＰＲＯＭとマイクロコンピ
ュータとは夫々分離した個別のＩＣであるが、不揮発性
メモリーの中にはＥＦＲＯＭ内蔵のマイクロコンピュー
タも含まれる。ＥＰＲＯＭ内蔵マイクロコンピュータに
おいても上述した如き、同様の動作を行うことができる
。

第１３図４ｔＥＰＲＯＭ内蔵マイクロコンピュータを用
いた場合のブロック図を示すものである。

第１３図から明らかな如く、第１のスイッチ＜１７８）
はＥＰＲＯＭ内蔵マイクロコンピュータと周辺４８ 回路（１８）に接続され、第２のスイッチ（１７ｂ）は
周辺回路（１８）と入出力端子■〜［相］間に接続され
ている。当然のことながら、第１３図に示したＥＦＲＯ
Ｍ内蔵マイクロコンピュータを基板上にハイブリット化
した場合、ＥＦＲＯＭ内蔵マイクロコンピュータが搭載
される真上のケース材には孔が設けられている。従って
ＥＰＲＯＭのデータの消去・書込みが上述した同様の動
作で行える。

斯る本発明に依れば、ケース材（８）の所望位置に孔（
７〉を設け、その孔（７）で露出した基板（２〉上の導
電路（３〉にＥＰＲＯＭチップ（４）を接続し隣接する
導電路（３）とワイヤ線で接続し、基板（２〉とケース
材（８）とで形成された封止空間（１４〉にマイクロコ
ンピュータ（５）および他の回路素子（６）を固着する
ことにより、混成集積回路とＥＰＲＯＭチップ（４〉と
の一体化した装置が極めて小型化に行える大きな特徴を
有する。

更に本発明では第１及び第２のスイッチ（１７ａ）（１
７ｂ）を設けることにより、ＥＰＲＯＭチップ〈４）を
搭載した状態のままでＥＰＲＯＭチップ（４〉に所定の
プログラム・データを書込むことができる。しかも本発
明ではＥＦＲＯＭチップ（４〉にデータの書込みを行う
場合にデータ書込み専用の端子を必要とせず通常動作で
使用する端子を兼用して行うことができるのでリード端
数を増加させることなく、ＥＦＲＯＭチップ内蔵の混成
集積回路装置を提供することができる。

更に本発明ではモード判定回路を備えており、そのモー
ド判定回路に複数の特定の入力信号を入力することで各
モードの選択が行えユーザ側において気密保持が行える
。

〈ト〉発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（８）の所望位置に孔（７）を設け、孔（７〉で露出し
た基板（２）上の導電路（３）にＥＰＲＯＭチップ（４
）を接続しているので、ＥＰＲＯＭチップ（４）の載置
位置を任意に選定できる利点を有する。このため内蔵す
るマイクロコンピュータとの電気的接続を考慮して、効
率良＜ＥＰＲＯＭチップ（４）とマイクロコンピュータ
（５〉とを接続でき信号線の引回しを不要にできる。更
に詳述すると、ＥＦＲＯＭチップ（４）の隣接する位置
に最も関連の深いマイクロコンピュータ（５〉を配置で
き、その結果ＥＦＲＯＭチップ（４〉とマイクロコンピ
ュータ（５〉間のデータのやりとりを行うデータ線を最
短距離あるいは最も設計容易なレイアウトで実現でき、
データ線の引回しによる実装密度のロスを最小限に抑制
できる。

第２にケース材（８）の所望位置の孔（７）にＥＦＲＯ
Ｍチップ〈４〉を配置していると共に、集積回路基板（
２〉上の組込むマイクロコンピュータおよびその周辺回
路素子の実装密度を向上することにより、従来必要とさ
れたプリント基板を廃止でき、極めて小型化のＥＦＲＯ
Ｍチップ（４）を内蔵する混成集積回路装置を実現でき
る。

第３に第１及び第２のスイッチ（１７ａ）（１７ｂ）を
ＥＰＲＯＭチップ（４〉とマイクロコンピュータ（５）
間及び周辺回路（１８）と端子間に接続することで、Ｅ
ＰＲＯＭのデータを読出して通常動作時用いる通常モー
ドとＥＰＲＯＭにデータの書込み時に用い−５１ー る書込みモードとの各モードを第１及び第２のスイッチ
（１７ａ）（１７ｂ）によって切替えられることにより
、ＥＰＲＯＭチップ（４〉のデータを消去した後にＥＰ
ＲＯＭチップ（４〉を搭載したままの状態でＥＰＲＯＭ
チップ（４〉内に所定のプログラム・データを書込むこ
とができる。その結果、ＥＰＲＯＭチップ（４）を内蔵
した混成集積回路装置をユーザに納入する直前にＥ　Ｐ
　Ｒ　ＯＭチップ（４〉ノデータの仕様の変更が発生し
たとしても極めて容易に対応することができる大きなメ
リットを有する。

第４に第１及び第２のスイッチ（１７ａ）（１７ｂ）を
設けることにより、上述した如き、読出し・書込みの各
モードを切替えすることができると共にＥＰＲＯＭチッ
プ（４〉にデータを書込みする場合に書込み専用のリー
ド端子を設ける必要がなく、読出しモード時に使用して
いるリード端子の一部を兼用して書込みすることができ
、リード端子数の増加を防止することができる。その結
果、ＥＰＲＯＭチップ（４）を搭載した集積回路基板（
２〉を最小限５２− の大きさで設計でき、消去・書込みが可能なＥＦＲＯＭ
チップ内蔵の混成集積回路装置を極めて小型化に提供で
きる。

第５に第１及び第２のスイッチ（１７ａ）（１７ｂ）を
切替えるモード判定回路（１０２）を導電路（３〉に接
続していることにより、モード判定回路（１０２）に複
数の特定入力信号を入れることで各スイッチ（１７ａ）
（１７ｂ）を切替えられることができるためユーザにお
いてＥＦＲＯＭチップ（４）内のプログラム・データの
気密保持が行える。

第６に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３〉として銅＠（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第７にＥＰＲＯＭチップ（４〉と接続されるマイクロコ
ンピュータ（５〉およびその周辺回路素子（６）はケー
ス材（８）と集積回路基板（２）とで形成される−５４
− 封止空間（１４〉にダイ形状あるいはチップ形状で組み
込まれるので、従来のプリント基板の様に樹脂モールド
したものに比較して極めて占有面積が小さくなり、実装
密度の大幅に向上できる利点を有する。

第８にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（１４〉として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第９にＥＰＲＯＭチップ（４）上には遮光用の樹脂層（
１５ｂ）が設けられているため、ＥＰＲＯＭチップ（４
〉を保護することができると共に遮光ができ且つＥＦＲ
ＯＭチップ（４）と孔（７〉のすき間も封止できる利点
を有する。

第１０に集積回路基板（２）の一辺あるいは相対向する
辺から外部リード（１２〉を導出でき、極めて多ビンの
混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
１断面図、第３図は実施例で用いる基板の断面図、第４
図は他の実施例を示す断面図、第５図は本実施例を示す
ブロック図、第６図は本実施例で用いられるスイッチ素
子を示すブロック図、第７図は混成集積回路装置のＥＦ
ＲＯＭにデータを書込みする場合を示す斜視図、第８図
は本実施例で用いたモデムを示すブロック図、第９図は
第８図で示したモデムのＤＴＥインターフェースを示す
ブロック図、第１０図は第８図で示したモデムのマイク
ロコンピュータを示すブロック図、第１１図は第８図で
示したブロック図を基板上に実装したときの平面図、第
１２図は第１１図に示した基板上にケース材を固着した
ときの平面図、第１３図は他実施例を示すブロック図、
第１４図および第１５図は従来のＥＰＲＯＭ実装構造を
示す断面図である。 （１〉・・・混成集積回路装置、　（２）・・・集積回
路基板、　（３〉・・・導電路、　（４）・・・ＥＰＲ
ＯＭチップ、（５）・・・マイクロコンピュータ、（６
）・・・回路素子、５５− （７〉・・・孔、　（７ａ）・・・壁体、　（８）・・
・ケース材、　（１５ａ）・・・紫外線透過性樹脂、　
（１５ｂ）・・・紫外線不透過性樹脂、　（１７ａ）・
・・第１のスイッチ、　（１７ｂ）・・・第２のスイッ
チ。 −５６

Claims (13)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーチップからデータを読出し且つ前記基板上
   の導電路と接続されたマイクロコンピュータおよびその
   周辺回路素子と、 前記基板に一体化されたケース材とを具備し、前記不揮
   発性メモリーチップの電極と所望の前記導電路をボンデ
   ィングワイヤで接続し、前記基板と前記ケース材で形成
   された封止空間に少なくとも前記マイクロコンピュータ
   およびその周辺回路素子を配置し、 前記メモリーチップに所定のプログラム・データを書込
   み読出しする書込み動作時に用いる書込みモードと前記
   メモリーチップからデータの読出しのみを行う通常動作
   時に用いる通常モードとを任意に変換する複数のスイッ
   チ素子を前記基板上の導電路に接続し、 前記両モードを選択する前記スイッチ素子に所定の判定
   信号を供給するモード判定回路が前記導電路に接続され
   ていることを特徴とする混成集積回路装置。
2. （２）前記モード判定回路には複数の論理組合せあるい
   はタイミング信号が入力され、その入力信号に基づいて
   、前記スイッチ素子を所定のモードに変換させることを
   特徴とする請求項１記載の混成集積回路装置。
3. （３）前記モード判定回路に入力された複数の前記入力
   信号に基づいて、前記ＥＰＲＯＭチップに所定の電源を
   供給することを特徴とする請求項２記載の混成集積回路
   装置。
4. （４）前記モード判定回路はＡＮＤ回路及びフリップフ
   ロップ回路から構成されていることを特徴とする請求項
   １記載の混成集積回路装置。
5. （５）前記スイッチ素子は前記メモリーチップと前記マ
   イクロコンピュータ間及び前記周辺回路素子より成る周
   辺回路と外部回路と接続するために設けられた外部リー
   ド間の２経路に配置接続されていることを特徴とする請
   求項１記載の混成集積回路装置。
6. （６）前記書込みモード及び前記通常モードは前記基板
   上に形成された所定の導電路の一部分を兼用して用いら
   れていることを特徴とする請求項１記載の混成集積回路
   装置。
7. （７）前記外部リードは前記基板の一辺あるいは相対向
   する辺から導出され前記書込みモード及び通常モード時
   に兼用して用いられることを特徴とする請求項２記載の
   混成集積回路装置。
8. （８）前記メモリーチップと前記スイッチ素子にその一
   端が接続され書込みあるいは読出しモードの変換時に用
   いられる変換専用の導電路を有し、前記導電路が延在さ
   れる他端に変換専用の外部リードを接続していることを
   特徴とする請求項１記載の混成集積回路装置。
9. （９）前記２経路に配置された対応する夫々の前記スイ
   ッチ素子は前記書込みモード時に用いる書込み専用の複
   数の導電路で接続されていることを特徴とする請求項２
   記載の混成集積回路装置。
10. （１０）前記集積回路基板として表面を絶縁した金属基
    板を用いたことを特徴とする請求項１記載の混成集積回
    路装置。
11. （１１）前記導電路として銅箔を用いたことを特徴とす
    る請求項１記載の混成集積回路装置。
12. （１２）前記マイクロコンピュータは前記導電路上にダ
    イ形状で組み込まれることを特徴とする請求項１記載の
    混成集積回路装置。
13. （１３）前記ケース材の周端部を前記基板の周端部と実
    質的に一致させたことを特徴とする請求項１記載の混成
    集積回路装置。