JPH0321051A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばＥＰＲＯＭ（紫外線消去形プログラマブル・リード
・才ンリ・メモリー）を実装してなる消去、書込み及び
再書込み可能なＥＦＲＯＭ内蔵型の混成集積回路装置に
関する。

（口）従来の技術 最近マイクロコンピュータを使用した電子機器はエレク
トロニクス、航空、機械及び自動車等の多分野に使用さ
れている。その背景はマイクロコンピュータを用いるこ
とで多機能の動作を容易に実現することができるからで
ある。その動作を決めるプログラム・データは電子機器
の多機能化に伴って年々大容量化になる傾向がある。更
にマイクロコンピュータを動作させるプログラム・デー
タは電子機器の設計から必らずしも一定でなく、電子機
器が完成するまでには数回あるいは数十回におよぶプロ
グラム設計変更が実際にはありうる。

上述の如き、電子機器分野において、まずますＥＦＲＯ
Ｍ搭載の集積回路が必要とされる傾向にある。

紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

３ ４ー 一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディップ型パッケージ
に組込まれて製造され、プリン１・配線板に実装されて
いるため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１４図に従
って説明すると、第１４図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３〉にザーディップ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４〉が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダ−（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０〉が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＦＲＯＭチップ（５１〉が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１〉の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材〈５４〉を含み、この
キャップ（４６〉は低融点ガラスによってヘッダー（４
５〉に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＦＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール（４３〉に外部導出リード（４８〉を挿通さ
せ半田によって固定される。このスルーホール（４３〉
は導電性配線パターン（４１）によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比べパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを押通
した後、半田などで国定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一旦パッケージに組立てることである。Ｅ
ＦＲＯＭ素子吐紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたザーディップ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００℃）
シールとなり、ＥＦＲＯＭチップの電極（アルミニウｌ
、）と外部導出ノードとを接続する金属細線を同種材料
で構成しないとアロイ化が起り配線抵抗の増加を来した
り、断線を生じたりする。この様な事態を回避する目的
で通常アルミニウム細線が用いられるが、このＥＰＲＯ
Ｍチップはサブス１・レートを接地電位にする必要上、
ＥＰＲＯＭチップの接地電極を金ペーストで形成された
チップ搭載部とワイヤ接続する。ここに於でも金ペース
ト中の金或はおよび箔等の金属と前記アルミニウムとで
二次或は多元合金反応が進むことから、グランドダイス
と呼ばれる頭部にアルミニウムが被着されたシリコン小
片をＥＰＲＯＭチップと別個に前記金ペーストより成る
チップ搭載部に固着させ、このグランドダイス頭部とＥ
ＰＲＯＭチップの接地電極とを接続するという極めて煩
雑な作業を伴う等、従来の実装構造は、小型、軽量、低
価格のいずれも不満足なものである。

断る問題を解決するために第１５図に示したＥＰＲＯＭ
実装構造がある。

以下に第１５図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エボキシ樹脂板などの絶縁性基板（６
０〉は、ＥＦＲＯＭチップ〈６１〉を載置するチップ搭
載エリャ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリャ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリャ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前＝８ 記配線パターン（６０ｂ）とが金属細線（６２〉により
接続されている。勿論金属細線（６２）の１木は前記チ
ップ（６１）のサブストレートと接続する為に、このチ
ップ（６１〉が搭載された配線パターン（６０ｂ）とワ
イヤリングされている。前記ＥＰＲＯＭチップ（６ｌ〉
の紫外線照射面（６１ａ）上には紫外線透過性樹脂（６
３）　（例えば東レ社製、型名ＴＸ−　９　７　８　）
を介して、紫外線透過性窓材（６４〉が固着されている
。この窓材（６４）は、石英、透明アルミナ等、公知の
紫外線透過性材料である。そして、前記窓材（６４〉の
頂部面（６４ａ）は、ＥＰＲＯＭチップ（６１）の紫外
線照射面に光を導入する面であるから、この頂部面（６
４ａ）を除いた残余の窓材（６４）部分と、金属細線（
６２）と、この金属細線（６２）と前記配線パターン（
６０ｂ）との接続部分とが合或樹脂（６５）　（例えば
日東電工社製、型名ＭＰ−１０）で被覆されている。も
し、絶縁性基板（６０）と、ＥＰＲＯＭチップ（６１〉
と窓材（６４〉とを加えた総合厚さ寸法を更に低くする
必要があれは、前記基板（６０〉のチップ搭載エリャ（
６０ｃ）をザグリ穴としてこの基板（６Ｏ〉の厚さの半
分程度掘れば良い。又この様なザグリ穴としておｔづば
、合成樹脂（６５〉の流れ止めダムが形成され湿気など
の浸入に対して有効に作用する。

第１４図および第１５図で示したＥＰＲＯＭ実装構造吐
特開昭６　０−８　３　３　９　３号公報（　ＨＯ５Ｋ
　１／１８）に記載されている。

（ハ）発明が解決しようとする課題 第１５図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１５図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＰＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならす従来通りプノント基板の大型化
、即ちシステム全体が大型化になる問題がある。

更に第１５図で示したＥＰＲＯＭ実装構造ではＥＦＲＯ
ＭチップがダイボンディングされているのでＥＰＲＯＭ
チップのプログラム・データの消去は容易に行えるが、
消去後に再書込みする場合の書込みが非常に困難である
ため、例えば、ＥＰＲＯＭチップ及びマイクロコンピュ
ータを搭載した多機能の集積回路を完成するまでには、
上述した様に数回あるいは、数十回の設計変更、即し、
プログラム・データの変更があり、その都度に消去・書
込みの作業があるために設計変更時、即し、プログラム
・データ変更時に容易に対応ずることができない大きな
問題がある。

更に、第１４図に示した実装構造においても第１５図と
同様にＥＰＲＯＭの周辺の回路、即ち、マイクロコンピ
ュータやその周辺ＬＳＩ，ＩＣ等の回路素子がディスク
リ−１・等の電子部品で構成されているため、プリント
基板の大型化、即ちシステム全体が大型化となりユーザ
が要求されるｉｌｉＪ薄短小のＥＰＲＯＭ搭載の集積回
路を提供することができない大きな問題がある。

更に第１４図および第１５図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１４図および第１５図で示したＥＦＲＯＭ実装構
造ではＥＰＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板」一面に凹凸が生して取扱いにくく作業性が低下
する問題がある。

（二〉課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のＥＦＲＯＭを搭載すると共にそのＥＰ
ＲＯＭチップと接続されるマイクロコンピュータおよび
その周辺の回路素子を搭載し、且つ、ケース材によって
マイクロコンピュタおよびその周辺の回路素子全てが密
封封止されてＥＰＲＯＭチップだけがケース材に設けら
れた孔によって露出された基板上に搭載された＃ｌ￥造
を１１− ｌ２ 有し、且つ、ＥＦＲＯＭチップとマイクロコンピュータ
間の接続は基板領域上で行わないことを特徴とする。即
ち、ＥＰＲＯＭチップ及びマイクロコンピュータとを接
続する導電路はＥＰＲＯＭチップ及びマイクロコンピュ
ータの夫々から独立して延在形成されて外部で夫々の導
電路が接続されることを特徴とする。

従ってＥＰＲＯＭチップを搭載した混成集積回路を極め
て小型化にでき且っＥＰＲＯＭチップの消去が容易に行
えるＥＦＲＯＭチップ内蔵の混戒集積回路装置を提供す
ることができる。

また、ＥＰＲＯＭチップとマイクロコンピュータ間を接
続する導電路はＥＦＲＯＭチップ及びマイクロコンピュ
ータの夫々から独立して延在され基板上で接続されない
ために、ＥＰＲＯＭヂップ及びマイクロコンピュータを
接続する専用の導電路が夫々絶縁されており、ＥＦＲＯ
Ｍチップと接続される専用の導電路を用いてＥＰＲＯＭ
チップ内にプログラｌ・・データを書込みすることがで
きる。

（ホ〉作用 この様に本発明に依れば、基板上の導電路にＥＰＲＯＭ
チップを接続し、隣接する導電路とワイヤ線で接続して
いるのでＥＰＲＯＭチップの載置位置を任意に設定でき
るので、内蔵するマイクロコンピュータとの電気的接続
を考慮して、効率良＜ＥＦＲＯＭとマイク［ｌフンビュ
ータとを接続することができ、信号線即ち導電路の引回
し線を不要にずることができる。更にＥＰＲＯＭチップ
の隣接する位置に最も関連の深いマイクロコンピュータ
を配置でき、ＥＰＲＯＭチップとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。

更に本発明ではＥＰＲＯＭチップ以外の全ての素子がチ
ップ状で且つケース材と基板で形成された封止空間内に
収納されるため小型化でしかも取扱い性の優れた混戒集
積回路装置を提供することができる。

更に本発明では基板上でＥＰＲＯＭチップとマイクロコ
ンピュータが接続されず夫々の独立した導電路で外部で
両者間を接続する構造を有しているため、ＥＰＲＯＭチ
ップ専用の導電路を用いてＥＰＲＯＭチップを固着した
ままの状態でＥＰＲＯＭチップ内にプログラム・データ
を書込みすることができる。

（へ）実施例 以下に第１図乃至第１２図に示した実施例に基づいて木
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置＜１〉は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、導電路（３〉
と接続された不揮発性メモリーチップ〈４）と、メモリ
ーチップ（４〉からデータを供給され且つ基板（２〉上
の導電路（３）と接続されたマイクロコンピュータ（５
）およびその周辺回路素子（６）と、基板＜２）に一体
化され所定の位置に孔（７）が設けられたケース材（８
）とをから構成されている。

集積回路基板（２）はセラミックス、ガラスエボキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板として番ま例えば０．５〜ｉ．ｏｍｍ厚のアル
ミニウム基板を用いる。その基板（２〉の表面には第３
図に示す如く、周知の陽極酸化により酸化アルミニウム
膜（９）（アルマイト層）が形戒され、その一主面側に
１０〜７０μ厚のエボキシあるいはポリイミド等の絶縁
樹脂層（１０）が貼着される。更に絶縁樹脂Ｊｉｍ（１
０）上には１０〜７０μ厚の銅箔（ｌ１〉が絶縁樹脂層
＜１０〉と同時にローラーあるいはホットプレス等の手
段により貼着されている。

基板（２）の一生面上に設けられた銅箔（１１）表面１
５ ｌ６ 上にはスクリーン印刷によって所望形状の導電路を露出
してレジストでマスクされ、貴金属（金、銀、白金）メ
ッキ層が銅箔（１１〉表面にメッキされる。然る後、レ
ジストを除去して貴金属メッキ層をマスクとして銅箔（
１１）のエッチングを行い所望の導電路（３）が形成さ
れる。ここでスクリーン印刷による導電路（３）の細さ
は０．５１１１ｍが限界であるため、極細配線パターン
を必要とするときは周知の写真蝕刻技術に依り約２μま
での極細導電路（３）の形成が可能となる。

導電路（３）上の所定の位置には不揮発性メモリーチッ
プ（４）とメモリーチップ（４）からデータを供給され
るマイクロコンピュータ（５〉とその周辺の回路素子（
６）が搭載され導電路（３）と接続されている。導電路
（３〉は基板（２〉の略全面に延在形成され、基板（２
）の周端部に延在される導電路（３）の先端部はリード
固着パッドが形成され、そのパッドには外部リード端子
（１２〉が固着されている。その外部リード（１２）は
取付け基板に取付けるために略直角に折曲げ形成されて
いる。

また、メモリーチップ（４〉とマイクロコンビュタ（５
）とは基板（２）上で（ま接続されない様に積極的に設
計してある。即ち、メモリーチップ（４）及びマイクロ
コンピュータ（５〉の夫々の周辺には第１図の如く、複
数の導電路（３）が形成されている。この夫々の周辺に
形成された導電路（３）は夫々独立して基板（２）の一
辺に延在され、上述した様に外部リード端子（１２）が
固着される。メモリーチップ〈４〉とマイクロコンピュ
ータ（５）間の接続は夫々の独立した導電路（３〉の先
端部に固着された外部リード端子（１２）を用いて外部
で接続されることになる。

不揮発性メモリーチップ〈４〉としてＥＰＲＯＭ（　Ｅ
ｒａｓａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
Ｏｎｌｙ　Ｍｅｍｏｒｙ　）チップが用いられる（以下
不揮発性メモリーチップ（４）をＥＰＲＯＭチップとい
う）６このＥＰＲＯＭチップ（４〉は周知の如く、フロ
ーティングゲートに蓄積されている電子（プログラム・
データ）を光を照射して励起させて未記憶状態のペレッ
トに戻し再書込みして利用できる素子である。ＥＰＲＯ
Ｍチップ（４）は市販されているもので、その形状はチ
ップ型であれば限定されるものではなく、本実施例では
ＥＰＲＯＭチップ（４）の説明を省略する。

一方、ケース材（８〉は絶縁都材としての熱可塑性樹脂
から形成され、基板（２〉と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材（
８〉の周端部は基板（２）の略周端部に配置されて接着
性を有したシール剤（Ｊシ一ト：商品名）によって基板
（２〉と強固に固着一体化される。この結果、基板（２
）とケース材（８〉間に所定の封止空間部（１４）が形
成されることになる。更に本実施例のケース材（８）の
所定位置には孔（７）が設けられている。その孔（７）
はＥＰＲＯＭチップ（４〉及びＥＰＲＯＭチップ（４〉
と導電路（３）とを接続するボンディングワイヤ線を露
出する様な大きさで形成されている。即ち、ＥＰＲＯＭ
チップ（４〉よりも大きく形成されることになる。

ケース材（８）の孔（７）で露出した基板（２）上の導
電路（３）にはＥＰＲＯＭチップ（４）がＡｇペースト
、半田等のろう材によって固着搭載され、孔（７）で露
出した基板（２〉にはＥＰＲＯＭチップ（４）と接続さ
れる複数の導電路（３）の一端が形゛成される。その導
電路（３〉の一端とＥＰＲＯＭチップ（４〉とはＡＩワ
イヤ等のポンディングワイヤ線で超音波ボンディング接
続が行われる。ＥＰＲＯＭチップ（４）とボンディング
接続された導電路（３）の他端はＥＰＲＯＭテップ（４
〉に接続して配置されたマイクロコンピュータ（５）の
近傍に効率よく引回しされチップ状のマイクロコンピュ
ータ（５）とＡｊ２ポンディングワイヤを用いて超音波
接続され電気に接続される。

ここでＥＰＲＯＭチップ（４）とマイクロコンピュータ
（５）との位置関係について述へる。第１図に示す如く
、ＥＰＲＯＭチップ（４〉とマイクロコンピュータ（５
）とは上述した様に基板（２）上で接続されない構造と
なっている。

第１図からあきらかな如く、ＥＰＲＯＭチツプ（４〉と
マイクロコンピュータ（５〉の夫々から独立した複数の
導電路（３）が基板（２）の一辺に延在形成さ１９一 ２０ れている。即ち、ＥＰＲＯＭチップ（４）とマイクロコ
ンピュータ（５）とは上述した様に基板（２）上では接
続されないものである。

従ってＥ．Ｐ　Ｒ　Ｏ　Ｍチップ（４）とマイクロコン
ピュータ（５〉を接続する導電路の引回し線が不要とな
り基板上の実装面積を向上することができる。

また、ＥＰＲＯＭチップ（４）とマイクロコンピュータ
（５）とは夫々独立した導電路（３）を有して基板（２
）外で接続されるためにその位置関係は特に限定されな
いため、パターン設計を容易に行える。

ＥＰＲＯＭチップ〈４〉は第１図及び第２図から明らか
な如く、ケース材（８）に設けた孔（７）で露出した基
板（２）上に搭載され、孔（７）を形成する壁体く７ａ
）によって周囲を囲まれた構造となる。更に詳述すると
壁体く７ａ〉によって囲まれるのはＥＰＲＯＭチップ（
４）とそのＥＦＲＯＭチップ（４）と近傍の導電路（３
）とボンディング接続するワイヤ線が囲まれ，ることに
なる。

更に壁体く７ａ）によって囲まれた空間（７ｂ）には１
層以上の樹脂が充填され、ＥＰＲＯＭチップ（４〉及び
ワイヤ線がその樹脂によって完全に樹脂被覆されている
。ＥＦＲＯＭチップ（４）上に直接被覆される第１層目
の樹脂はＥＰＲＯＭチップ（４〉のデータを消去する場
合に紫外線を透過する必要があるため紫外線透過性樹脂
（１５ａ）が用いられる。

紫外線透過性樹脂（１５ａ）は非芳香族系であれば限定
されず、例えばメチル系シリコンゴムあるいはシリコン
ゲルが用いられる。

本実施例では第１層目の紫外線透過性樹脂（１５ａ）上
に第２Ｍ目の樹脂層（１５ｂ）が充填されている。第２
層目の樹脂層は第１層とは異なりＥＰＲＯＭチップ（４
）誤消去を防止するために紫外線を遮断する紫外線不透
過性樹脂（１５ｂ）が用いられる。この紫外線性不透過
性樹脂（１５ｂ）は芳香環（ベンゼン環）を含んだ樹脂
であれば限定されず、例えばエポキシ系あるいはポリイ
ミド系の樹脂が用いられ、ケース材（８）の上面と略一
致するまで充填されている。

従ってＥＰＲＯＭチップ（４〉だけが壁体く７ａ）によ
って囲まれ且つ樹脂被覆されて、他のマイクロコンピュ
ータ（５）およびその周辺の回路素子（６〉はケース材
（８〉と基板（２〉とで形成される封止空間く１４〉内
に配置されることになる。

上述の如＜Ｅ．ＰＲＯＭチップ（４）と接続されるマイ
クロコンピュータ（５〉及びその周辺の回路素子（６）
は基板（２）とケース材ク８）で形成された封止空間部
（１４）に配置する様に設定されている。即ち、チップ
状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素子
の全ての素子が封止空間部（１４）内に設けられている
。

ところで、本実施例では壁体〈７ａ〉で囲まれた空間（
７ｂ）に紫外線透過性樹脂（１５ａ）及び不透過性樹脂
（１５ｂ）の２層の構脂構造からなるが、不透過性樹脂
（１５ｂ）の代りに第４図に示ず如く、遮光用のシール
材（１６）をケース材（８）の孔（７）Ｊ：に接着して
も不透過性樹脂（１５ｂ）と同様に紫外線を完全に遮断
することができる。

本実施例でＥＰＲＯＭチップ（４）のデータ消去を行う
場合は紫外線不透過性樹脂（１５ｂ）あるいはシール材
＜１６）を剥して紫外線を所定の時間照射して消去する
。紫外線透過性樹脂（１５ｇ）を剥す場合、樹脂（１５
ａ）は弱い接着力のためにワイヤ線が切断することはな
い。

次にＥＰＲＯＭチップ（４〉のデータ消去後の再書込み
について説明する。

第５図は上述した混成集積回路を示すブロック図である
。

■〜０は外部リード（１２）が接続される人出力端子、
（５）はマイクロコンピュータ、（４）はＥＰＲＯＭ、
〈ｌ８）は周辺回路である。

端子■は電源端子であり例えば＋５ｖの電圧を周辺回路
（１８〉、マイクロコンピュータ（５〉及びＥＰＲＯＭ
（４）に印加する。また端子■〜０は通常動作時のみに
使用される端子である。

Ｅ　Ｆ　Ｒ　ＯＭ（４）からはプ口グラｌ１・データを
書込みする際に必要なアドレス・データ等の複数の端子
を有しており、例えば１２８ＫビットＥＦＲＯＭの場合
、アドレスＡφ〜ＡＩ，（端子０〜２３ ２４ ［相］）、データＤφ〜Ｄ７（端子０〜０）、書込み・
読出しのための制御と電源Ｖ，，，ＰＧＭ，ＯＥ，ＣＥ
（端子＠，［相］，ｃｖ，［相］）を有している。

またマイクロコンピュータ（５）からもＥＰＲＯＭ（４
〉と外部で接続するためにアドレスＡφ〜Ａ１，（端子
０〜［相］）、データＤφ〜Ｄ７（端子Ω〜＠ｌ）、制
御（端子０，■）を有している。マイクロコンピュータ
〈５〉のアドレス，データ，ＣＥ，ＯＥとＥＰＲＯＭ（
４）のアドレス，データ，ＣＥ，ＯＥとは夫々外部で接
続される。

次に実際の書込み方を説明する。

Ｅ　Ｐ　Ｒ　ＯＭ（４）へのプログラム・データの書込
み操作はまず第１にハイブリッドＩＣに内蔵されている
、ＥＰＲＯＭチップのデータ消去から行う。

データの消去は紫外線発生機、通常ＥＰＲＯＭイレザー
を準備しハイブリッドＩＣのパッケージにつけている紫
外線照射孔（７）に向って、紫外線の照射を３０分程度
行うことでＥＦＲＯＭ（４）に書込まれたデータは全て
「１，のレベルとなる。

普通データの消去もれが無いように照射時間は十分余裕
をもって行われる。

次に、通称、ＥＰＲＯＭ　ＷＲＩＴＥＲを準備し、Ｅ　
Ｆ　Ｒ　ＯＭ（４）に記憶させたいプログラム・データ
を入力ずる。ＥＰＲＯＭ　ＷＲＩＴＥＲへデータを入力
するのはＥ　Ｆ　Ｒ　ＯＭのアドレスに対しデータを１
つづつ手操作で入力することも可能であるが時間的にま
た操作の信頼性から、普通はプログラムを開発するホス
トコンピュータとＲＯＭＷＲＩＴＥＲを電気的に接続し
て、コンピュータから直接ＲＯＭ　ＷＲＩＴＥＲ内部の
メモリにデータを転送しデータを蓄える。ハイブリッド
ＩＣとＲＯＭ　ＷＲＩＴＥＲの接続は、第６図に示す如
く、ＲＯＭ　ＷＲＩＴＥＲ（２０ａ）に接続されている
ハイブリッド接続用ソケットク２０〉との間で行う。

通常、ハイブリッドＩＣではな＜ＥＰＲＯＭ単体の書込
みであれば書込みたいＥＰＲＯＭをＲＯＭＷＲＩＴＥＲ
のソケットに挿入して、即時データ書込み動作に入れる
。しかし、ハイブリッドＩＣの場合、ＲＯＭＷＲＩＴＥ
ＲについているＥＰＲＯＭソケットと、アドレスＡφ〜
ＡＩ３の１４本、データＤφ〜Ｄ７の８木、制御信号Ｃ
Ｅ，ＯＥ，ＰＧＭの３木、合計２５の信号、制御線を、
ＲＯＭ　ＷＲ　ＩＴＥＲ（２０ａ）のソケッｌ−　（２
０）にハイブリッドＩＣの入出力端子０〜［相］を挿入
してそれぞれ接続する。書込みする場合には端子［相］
からＥＰＲＯＭ（４）のＶＰＰ入力端子に＋２１Ｖが供
給される。

この状態の電気的接続状態は、ＲＯＭ　ＷＲ　ＩＴＥＲ
で単体のＥＦＲＯＭを書込み、読出しを行う時と全く等
価の状態となっており次の操作からは、通常のＲＯＭＷ
ＲＩＴＥＲ操作と同じになる。

次に、Ｒ　ＯＭ　ＷＲ　Ｉ　Ｔ　Ｅ　Ｒ（２０ａ）側の
操作として、既にＲＯＭ　ＷＲＩＴＥＲ（２０ａ）のメ
モリ内にはＥＰＲＯＭに書込みたいデータは準備されて
いることからデータ書込みをスタートをする。

実際のＲＯＭ　ＷＲＩＴＥＲの書込み動作は、次の手順
で自動的に行なわれる。

（ｉ）ＥＰＲＯＭを読出し状態（ＰＧＭ端は「ＬＪ（７
）ままＯＥ，ＣＥをＡＣＴＩＶＥ’　ＬＪ＋．ｍしてＡ
φ〜Ａ　＋３ヘアドレスデータを入れる）にしてＥＰＲ
ＯＭの全メモリが、完全に消去されているかどうかの確
認。もし、消去不完全なところがあるとＲＯＭ　ＷＲＩ
ＴＥＲは警告音を発し、次のデータ書込みのステップに
は入らない。

（ｉｉ）ＥＰＲＯＭのアドレスの若い順（ＯＥはｒＨ，
、ＣＥは’ＬＪ）からデータの書込みを開始ずる。ＲＯ
Ｍ　ＷＲＩＴＥＲからアドレスＡφ〜Ａ　＋　ｓ、デー
タＤφ〜Ｄ７をＥＰＲＯＭへ印加したまま約１　ｍｓｅ
ｃ幅のＰＧＭパルスをＥＰＲＯＭに一回印加ＥＰＲＯＭ
にＰＡＴＡを書込む。

（ｉｉ）（ｉ）と同一アドレスで、ＥＰＲＯＭを読出し
状態（（ｉ〉と同じ状態）にして、（ｉ）で書込まれた
データの読出しを行い、読出されたデータが（ｉｉ＞で
書込んだものと同じになったかどうか比較する。

同じデータになっていない時は（ｉｉ）の動作にもどり
同一のアドレスとデータで書込みを行う。書２７ ２８一 込んだデータと書込まれたデータが同一になると、ＥＰ
ＲＯＭのデータ保持の安定性、信頼性向上のためのマー
ジン確保のためにさらに（ｌ１）の書込み動作を何回か
自動的に行ない、一つのアドレスの書込みを終了する。

（〜〉アドレスを１カウントアップし、そのデータの書
込みを、（１１）の手順から繰り返す。

（ｉ）〜（ｉｖ）の書込み動作はＲＯＭＷＲＩＴＥＲが
自動的に進行し、ＥＰＲＯＭの全アドレスデータ書込み
が終了確認出来ると自動的にＲＯＭＷＲＩＴＥＲの動作
は停止する。

以上の動作でハイブリッドＩＣの中のＥＰＲＯＭに新ら
たなデータを書込むことが出来、ＲＯＭＷＲ　Ｉ　Ｔ　
Ｅ　Ｒ（２０ａ）のソゲット（２０〉から各端子０〜［
相］に接続され外部リード（１２〉を取りはずせばハイ
ブリッドＩＣの内に搭載されたＥＦＲＯＭ（４＞のデー
タ書込みは終了する。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モテｌ，（ＭＯＤＥＭ）とはパーソナルコンビュ
ータなどのデータ端末が扱うデジタル化されたデータを
電話回線を使って、お互に離れたところでデータ送受を
行うデータ通信のためにモデムが存在する。モデムの機
能はデジタル化されたデータを電話回線で使用できる周
波数を使って、データによる変調を行いアナログ信号に
して電話回線に乗せることと、相手方から送られて来た
データで変調されるアナログ信号を復調してデジタル化
したデータに戻す機能を持つ。

第７図に示したブロック図に基づいてモデムを簡単に説
明する。

第７図吐集積回路基板（２〉上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１〉と、ＤＴＥインターフェース（２１〉
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（５）と、マイクロコンピュ
ータ（５）からアドレスされるデータを内蔵したＥＰＲ
ＯＭチップ（４）と、マイクロコンピュータ（５）から
の出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　ＣＯ
ＮＴＲＯＬＵＮＩＴ）に出力する第１および第２の変復
調回路（２２）（２３）と、マイクロコンピュータ（５
）からの出力信号に応じて所望のＤＴＭＦ信号（　ｈ−
ン信号）を発生ずるＤＴＭＦ発生器（２４〉とをから構
成されている。

ＤＴＥインターフェースは例えはＳＴＣ９　６　１０（
セイコーエプソン）等のＩＣより成り、第８図の如く、
パソコンの出力信号を供給し、その出力信号を内蔵メモ
リー内に蓄積してマイクロコンピュータ（５）へ出力す
る送信メモリ一部（２５）と、マイクロコンピュータ（
５〉からの出力信号が供給される信号を内蔵メモリー内
に蓄積してパソコンへ出力する受信メモリ一部（２６）
と、送信メモリー部（２５）および受信メモリ一部（２
６）を介して入出力される夫々の信号を切替える制御部
（２７）とからなり、パソコン（２８）とマイクロコン
ピュータ（５）とを接続するための所定の機能を有する
ものである。

マイクロコンピュータ（５）は例えばＳＴＣ９　６２０
（セイコーエプソン）専のＩＣより戒り、第９図の如く
、ＤＴＥインターフェース（２１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェース（２１）に出力
信号を出力する応答コード生成部とからなる。

変復調回路（２８）はマイクロコンピュータ（５）から
送信されるテジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（５）へ送信するものであり、低速および中速夫々
のタイブの回路を備えている。第１の変復調回路（２２
）は３００ｂｐｓの−３１ー ３２ 低速変復調回路であり、第２の変復調回路（２３）４ｔ
１２００ｂｐＳの中速変復調回路である。夫々の第１お
よび第２の変復調回路（２２）　（２３）はマイクロコ
ンピュータ（５）により、いずれか一方の変復調回路が
選択される。

ＤＴＭＦ発生器（２４〉はマイク口コンピュータ（５）
のコマンド実行部より出力されたデータをＣＯＬ，ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

ＥＰＲＯＭチップク４）内にはモデムの各種のモードを
設定ずるためのブｎグラムテータがメモノーされており
、マイクロコンピュータ（５）のアドレスに基ついてマ
イクロコンピュータ（５〉に外部回路を介して供給され
る。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５〉からの読出し信号に基ついて、所定のアド
レスデータがＥＰＲＯＭチップ（４）に供給され、その
アドレスに基ついたＥＰＲＯＭチップ（４〉のプログラ
ム・データが外部回路を介してマイクロコンピュータ（
５〉に供給され、通信を行う夫々のモデムの通信規格（
ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（　３　０　０
／１　２　０　０ｂｐｓ）、データファーマットの一致
、デツブスイッチモードの切替等の各種のモードが一致
しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用（７）
ＤＴＥインターフェース（２１〉に入力され、電話番号
を解読する為にマイクロコンビューク（５〉に転送され
る。その解読した結果をＤＴＭＦ発生器〈２４〉に送信
し、ＤＴＭＦ発生器（２４）からＤＴＭＦ信号が発信さ
れその信号は送信Ａ　Ｍ　Ｐ　（２９ａ）、ライントラ
ンス（２９ｃ）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対しーＣ呼
出し信号を送出し、応答側のモデムは呼出し信号を受信
して自動着信する。ずると応答側のモデムは接続手順の
為のアンザートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（２９ｂ）を通り低速変復調回路（２２〉でそのア
ンサートーンが起呼側のモデムに対して所定のアンサー
トーンであるか否かを検出する。所定のアンサートーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキボードからの
所定のキー人力信号に基づいてパソコンからのパラレル
データをＤＴＥインターフェース（２１）に入力し、そ
のデータをマイク口コンピュータ（５〉に転送する。こ
こでパラレルデータをシリアルデータに変換する。シリ
アルデータに変換されたデジタル信号は低速変復調回路
（２２〉に送信される。ここでデジタル信号はアナログ
信号に変換され、それに対応した通信規格に基ついて周
波数変調ＦＳＫされ、送信ＡＭＰ（２９）、ライントラ
ンス（３２）を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー人力信号によつて送出し
た周波数変調のアナログ信号は起呼側のモデｌ５に送出
され、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（
２９ｂ）を介して低速変復調回路〈２２〉に入力される
。ここでアナログ信号はデジタル信号に変換されＤＴＥ
インターフェース（２１）に入力され、シリアルデジタ
ル信号からパラレルデジタル信号に変換されて起呼側の
パソコンに入力される。その結果起呼側ヘパソコンと応
答側のパソコンは全二重通信ができる様になりパソコン
通信が実現する。

第１０図は第７図で示したモデム回路を本実施例で用い
た基板（２）上に実装した場合の平面図であり、実装さ
れる回路素子の図番号は同一番号とする。ＥＦＲＯＭチ
ップ（４）とマイクロコンピュータ（５）との接続はバ
スラインで示す。尚、複数の回路素子を接続する導電路
は煩雑のため省略する。

第１０図に示す如く、基板（２〉の対向する周端部には
外部リード端子（１２）が固着される複数の固着用パッ
ド（３ａ）が設けられている。固着バ・７Ｆ（３３５ ａ）から延在される導電路（３）上所定位置には複数の
回路素子およびＥＰＲＯＭチップ（４）が固着される。

（２１）はＤＴＥインターフェース、（２２）　（２３
）は第１および第２の変復調回路、（２４）はＤＴＭＦ
発生回路、（５〉はマイクロコンピュータ、（６〉妊コ
ンデンザー等のチップ部品である。

第１０図に示す如く、マイクロコンピュータ（５〉の近
傍あるい仕隣接する位置にＥＰＲＯＭチップが固着され
ている。マイクロコンピュータ（５）とＥＰＲＯＭチッ
プ（４）とを外部回路を介して接続することで、マイク
ロコンピュータ（５）とＥＰＲＯＭチップ（４）の接続
が基板上で不要となるため従来の引回し線が全く不要と
なり、他の実装パターンを有効に使用できると共に高密
度実装が行える。尚、一点鎖線で囲まれた領域は接着シ
ートでケース材（８）が固着される領域を示す。

第１１図は第１０図で示した基板（２）上にケース材（
８〉を固着したときのモデム用の混成集積回路装置の完
成品の平面図であり、ケース材（８）の上面からはＥＦ
ＲＯＭチップ（４）上に被覆された３６− 第２の樹脂層（１５ｂ）の上面のみが露出された状態と
なる。即ち、ＥＰＲＯＭチツプ（４）以外の他の素子仕
全てケース材（８）と基板（２）とで形成された封止空
間（１４）内に封止される。

ケース材（８）より露出されている多数の外部ノード（
１２）の一部はＥＰＲＯＭチツブ（４）と接続された外
部リード及びマイクロコンピュータ（５〉と接続された
外部リードである。

以上に詳述したモデム用の混成集積回路装置のＥＦＲＯ
Ｍには製品仕様の多様化に備え、仕向地、ＯＥＭ、自社
販売等セットメーカ（コー−ザ）が要望する仕様変更に
対して容易に対応することができる。即ち、ＥＦＲＯＭ
以外の回路構成はあらかじめ各種の仕様変更に対応する
様に設計されていたが、特定のユーザの仕様に基づいて
混成集積回路を設計すると、他のユーザ仕様と一致しな
いことがあった場合、従来では混成集積回路自体の設計
を見なおす必要があった。

しかし本発明の混成集積回路装置では、ＥＰＲＯＭチッ
プ（４）のデータを読出す場合に用いる通常動作モード
とＥＰＲＯＭチップ（４）と接続されるマイクロコンピ
ュータ（５）は基板（２〉上で接続されておらずＥＰＲ
ＯＭチップ（４）とマイクロロンビュータ（５）とが接
続される導電路（３）が夫々独立しているため、ＥＰＲ
ＯＭチップ（４〉と接続された導電路（３〉を用いてＥ
ＰＲＯＭチップ（４）を搭載したままの状態でＥＰＲＯ
Ｍチップク４）に所定のプログラム・データを書込むこ
とができるため、設計変更等の変更でＥＰＲＯＭチップ
（４）内のプログラム・データに変更が生じた場合でも
ＥＰＲＯＭチップ（４）に容易にプログラム・データを
書込みすることができる。

以上に詳述した実施例ではＥＦＲＯＭとマイクロコンピ
ュータとは夫々分離した個別のＩＣであるが、不揮発性
メモリーの中にはＥＰＲＯＭ内蔵のマイクロコンピュー
タも含まれる。ＥＰＲＯＭ内蔵マイクロコンピュータに
おいても上述した如き、同様の動作を行うことができる
。

第１２図はＥＰＲＯＭ内蔵マイクロコンピュタを用いた
場合のブロック図を示すものである。

当然のことながら、第１２図に示したＥＰＲＯＭ内蔵マ
イクロコンピュータを基板上にハイブリット化した場合
、ＥＰＲＯＭ内蔵マイクロコンピュータが搭載される真
上のケース材には孔が設けられている。従ってＥＦＲＯ
Ｍのデータの消去・書込みが上述した同様の動作で行え
る。

斯る木発明に依れば、ケース材（８〉の所望位置に孔（
７）を設け、その孔（７）で露出した基板（２〉上の導
電路（３〉にＥＰＲＯＭチップ（４）を接続し隣接する
導電路（３）とワイヤ線で接続し、基板（２）とケース
材（８）とで形成された封止空間（１４）にマイクロコ
ンピュータ（５）および他の回路素子（６）を固着する
ことにより、混成集積回路とＥＰＲＯＭチップ（４）と
の一体化した装置が極めて小型化に行える大きな特徴を
有する。

更に本発明では基板（２〉上でＥＰＲＯＭチップ（４〉
とマイクロコンピュータ（５）とを接続せず夫々独立し
た導電路を有してその導電路を用いて外部接続するため
にＥＦＲＯＭチップ（４〉と接続される導電路＜３）は
上述した如き、独立しているの３９ −４０ でその導電路（３）を用いてＥＰＲＯＭチップ（４）を
搭載した状態のままでＥＰＲＯＭチップ（４）に所定の
プログラム・データを書込むことができる。

（ト）発明の効果 以」二に詳述した如く、本発明に依れば、第１にケース
材（８）の所望位置に孔（７）を設け、孔（７）で露出
した基板（２）上の導電路（３〉にＥＰＲＯＭチップ（
４）を接続しているので、ＥＰＲＯＭチップ（４〉の載
置位置を任意に選定できる利点を有する。このため内蔵
するマイクロコンピュータとの電気的接続を考慮して、
効率良＜ＥＦＲＯＭチップ〈４〉とマイクロコンピュー
タ（５）とを接続でき信号線の引回しを不要にできる。

更に詳述ずると、ＥＰＲＯＭチップ（４）の隣接する位
置に最も関連の深いマイクロコンピュータ（５）を配置
でき、その結果ＥＰＲＯＭチップ（４）とマイクロコン
ピュータ（５〉間のデータのやりとりを行うデータ線を
最短距離あるいは最も設計容易なレイアウトで実現でき
、データ線の引回しによる実装密度のロスを最小限に抑
制できる。

第２にケース材（８）の所望位置の孔（７）にＥＰＲＯ
Ｍチップク４〉を配置していると共に、集積回路基板（
２）上の組込むマイクロコンピュータおよびその周辺回
路素子の実装密度を向上することにより、従来必要とさ
れたプリント基板を廃止でき、極めて小型化のＥＰＲＯ
Ｍチップ（４〉を内蔵する混成集積回路装置を実現でき
る。

第３にＥＰＲＯＭチップ（４）とマイクロコンピュータ
（５〉とは基板（２〉上で接続されず、夫々専用の導電
路（３〉を備えているのでＥＰＲＯＭチップ（４）と接
続された導電路（３）を用いることにより、ＥＰＲＯＭ
チップ（４）のデータを消去した後にＥＰＲＯＭチップ
（４〉を搭載したままの状態でＥＦＲＯＭチップ（４）
内に所定のプログラム・データを書込むことができる。

その結果、ＥＰＲＯＭチップ（４〉を内蔵した混成集積
回路装置をユーザに納入する直前にＥＰＲＯＭチップ（
４）のデータの仕様の変更が発生したとしても極めて容
易に対応することができる大きなメリットを有する。

第４に集積回路基板（２〉として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３〉として銅箔（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第５にＥＰＲＯＭチップ（４）と接続されるマイクロコ
ンピュータ（５）およびその周辺回路素子（６〉はケー
ス材（８）と集積回路基板（２）とで形成される封止空
間（１４）にダイ形状あるいはチップ形状で組み込まれ
るので、従来のブリン１・基板の様に樹脂モールドした
ものに比較して極めて占有面積が小さくなり、実装密度
の大幅に向上できる利点を有する。

第６にケース材（８〉と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２〉のほ
ぼ全面を封止空間（１４〉として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第７にＥＰＲＯＭチップ（４）上には遮光用の樹脂層（
１５ｂ）が設けられているため、ＥＰＲＯＭチップ（４
）を保護することができると共に遮光ができ且つＥＰＲ
ＯＭチップ（４〉と孔（７）のすき間も封止できる利点
を有する。

第８に集積回路基板（２〉の一辺あるいは相対向する辺
更に全ての辺から外部リード（１２〉を導出でき、極め
て多ビンの混成集積回路装置を実現できる利点を有する
。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は実施例で用いる基板の断面図、第４
図は他の実施例を示す断面図、第５図は本実施例を示す
ブロック図、第６図は混成集積回路装置のＥＰＲＯＭに
データを書込みする場合を示す斜視図、第７図は本実施
例で用いたモデムを示すブロック図、第８図は第７図で
示したモデムのＤＴＥインターフェースを示すブ口ツク
図、第９図は第７図で示したモデムのマイクロコンピュ
ータを示すブロック図、第１０図は第７図ー４３一 ４４− で示したブロック図を基板上に実装したときの平面図、
第１１図番士第１０図に示した基板上にケース材を固着
したときの平面図、第１２図は他実施例を示すブロック
図、第１３図および第１４図は従来のＥＰＲＯＭ実装構
造を示す断面図である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（３）・・・導電路、　（４）・・・ＥＦＲ
ＯＭチップ、（５）・・・マイクロコンピュータ、　（
６）・・・回路素子、（７）・・・孔、　（７８）・・
・壁体、　（８〉・・・ケース材、　（１５ａ）・・・
紫外線透過性樹脂、　（１５ｂ）・・・紫外線不透過性
樹脂。

Claims (7)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーチップからデータを読出し且つ前記基板上
   の導電路と接続されたマイクロコンピュータおよびその
   周辺回路素子と、 前記基板に一体化されたケース材とを具備し、前記不揮
   発性メモリーチップの電極と所望の前記導電路をボンデ
   ィングワイヤで接続し、前記基板と前記ケース材で形成
   された封止空間に少なくとも前記マイクロコンピュータ
   およびその周辺回路素子を配置し、 前記マイクロコンピュータと前記メモリーチップ間を接
   続する複数の前記導電路を前記マイクロコンピュータ及
   び前記メモリーチップの夫々独立させて前記基板の一辺
   に延在させたことを特徴とする混成集積回路装置。
2. （２）前記マイクロコンピュータ及び前記メモリーチッ
   プの夫々独立させた導電路を用いて外部接続し、前記マ
   イクロコンピュータと前記メモリーチップ間を接続する
   ことを特徴とする請求項１記載の混成集積回路装置。
3. （３）前記メモリーチップから延在された複数の導電路
   を用いて前記メモリーチップ内に所定のプログラム・デ
   ータを書込むことを特徴とする請求項１記載の混成集積
   回路装置。
4. （４）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
5. （５）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
6. （６）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
7. （７）前記ケース材の周端部を前記基板の周端部と実質
   的に一致させたことを特徴とする請求項１記載の混成集
   積回路装置。