JPH0677297A - 半導体ウェハ上のダイへの電力供給方法およびその半導体ウェハ - Google Patents

Abstract

(57)【要約】 【目的】 独立した、かつ分離されていない状態のダイ
１０２に電気的にアクセスすることにより、グループ
で、あるいは独立して各ダイ１０２に電力を供給し、各
ダイ１０２に外部ソースから信号を供給し、あるいはさ
らにこれをテストするための半導体ウェハ上のダイへの
電力供給方法およびその半導体ウェハを提供すること。 【構成】 最終的に集積回路デバイスとして加工処理す
る個々のダイ１０２の複数個を、半導体ウェハ３０４上
に画成し、選択された個々のダイ１０２に電力を供給す
るための電子的機構を半導体ウェハ３０４上に設け、こ
の電子的機構と、個々のダイ１０２との間に複数本の導
体ライン３１０を設けることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路（ＩＣ）の半導
体デバイス、つまり半導体ウェハ上のダイへの電力供給
方法およびその半導体ウェハにかかるもので、とくにこ
うしたデバイス（ダイ）への電力供給、そのテストおよ
びバーンインに関するものである。

【０００２】

【従来の技術】最近の集積回路は、一般的には、通常は
円形の単一半導体ウェハ上のある領域に、通常は正方形
あるいは矩形の集積回路用ダイをいくつか形成し、つい
でこのウェハをスクライブしスライスすることによって
それぞれのダイ（チップ）を他のダイから分離すること
によりこれを製造している。

【０００３】「スクライブライン」（切り目）による矩
形の格子領域は、互いに隣接する複数個のダイの間を延
びており、製造工程を評価するためのテスト領域を含む
ことがある。これらのスクライブライン領域およびこの
領域に含まれる他の要素は、各ダイが半導体ウェハから
分離されるときに破壊されることになる。分離された各
ダイは、それぞれパッケージされ、このパッケージのの
ちにテストにかけられることになる。

【０００４】通常の状況においては、ウェハの有用なか
つ製造可能な領域を最大限とする必要性から、当該スク
ライブライン領域をできるだけ小さくしておくことが要
求される。したがって、各ダイは、できる限り詰め込ん
だパターンでウェハ上にこれを配置する。またスクライ
ブラインの幅は、各ダイがそれぞれのダイ領域を破損し
ないように分離することができるような大きさとされ
る。

【０００５】ダイ上の回路および能動素子は、まだそれ
ぞれのダイがウェハ上にまだ一緒にあるとき、つまりま
だ分離されていない間に、これらを製造形成する。その
製造方法としては、イオンデポジション、電子線リソグ
ラフィー、プラズマエッチング、メカニカルポリッシン
グ、スパッタリング、およびその他、半導体製造分野に
おける当業者によく知られた多くの方法がある。こうし
た各種方法は高度に開発されており、それぞれのダイ上
にきわめて複雑な回路を比較的低コストで製造可能であ
る。

【０００６】集積回路の複雑さは、部分的には、入手可
能な半導体ウェハの純度により限られている。こうした
ウェハは、とくに集積回路要素が製造される表面などウ
ェハ上にわたってランダムに分布した非常に小さな欠陥
を含んでいる。集積回路が大きいほどつまりそのダイの
サイズが大きいほど、このような欠陥により集積回路が
影響される可能性は大きくなる。

【０００７】半導体ウェハ上の欠陥部分と交差すること
になる集積回路は、一般的には機能することがなく、し
たがって有用性がない。しかして、ウェハ製造方法の改
良により、欠陥サイズおよび密度のより小さな、つまり
より純度の高いウェハが製造されている。

【０００８】たとえばトランジスターなどそれぞれの回
路要素のサイズを小さくすることによって、より複雑で
はない、より大きな回路要素が以前は占めていた同じ領
域（たとえばダイ領域など）に、より多くの回路を配置
することが可能となってきた。

【０００９】しかしながら、より複雑な回路を可能とし
たこうしたサイズの減少はまさに、より小さな回路が半
導体ウェハにおける、より非常に小さな欠陥にさらによ
り影響されやすくなることになってしまった。

【００１０】したがって、回路の複雑さつまりトランジ
スターの数や回路の領域と、予想される歩留まり、つま
りウェハ当たりの良質な回路の数との間のかねあいは、
関係するさまざまな要素の数にもとづいて集積回路製造
者により決定されていた。歩留まりが高ければ、回路の
コストはより低くなり、市場価格を低下させることも可
能である。

【００１１】集積回路製造者が直面する各種の問題のな
かには、最終テストにより不良品とされるパッケージさ
れたチップ（ダイ）があり、さらに悪いこととしては、
最終テストには合格しても、テストを完全に行うことが
できないことによる検出不可能な欠点を有しているチッ
プがあることである。

【００１２】集積回路を完全にはテストすることができ
ないということは、回路の密度および複雑さが大きく増
加する一方で、チップに実際に取り付けることができる
入力／出力（Ｉ／Ｏ）用パッドの数が回路の密度および
複雑さに応じて増加しないことに原因がある。一般的に
は各パッドはそれぞれの回路要素よりはるかに大きなも
のである。

【００１３】このパッドの数が増加しないということは
テストを行う上で大きな問題となる。なぜならば、依然
として増加し続けるテスト情報の量は、テストポイント
である相対的に限られた数のＩ／Ｏ用パッドを介して入
手される必要があるからである。

【００１４】「バーンイン」とは、チップ（ダイ）に単
に電力を供給する工程（「静的な」バーンイン）、ある
いは電力を供給してチップの機能をある程度実行するた
めの信号を入力する工程（「動的な」バーンイン）を意
味する。それぞれの工程において一般的には、バーンイ
ンは温度を上昇させた状態で実施され、欠陥のあるチッ
プを検出することを目的とする。このバーンインは、ウ
ェハから各ダイが切り離されて分離されたのち、ダイご
とに実行される。

【００１５】ウェハにおけるダイシング（切離し）の前
にダイをバーンインする他の手法としては、それぞれの
ダイ、あるいはそれぞれのダイに関連するとともに各ダ
イ間のスクライブラインに位置しているパッドに機械的
にテストプローブあるいはボンドワイヤを当てる方法が
ある。

【００１６】ウェハにおけるダイシングの前にダイをバ
ーンインするさらに他の手法としては、スクライブライ
ンに電力用導体およびグランド用導体（電力用ラインお
よびグランド用ライン）の共通ネットワークを設け、電
力用ラインおよびグランド用ラインはウェハ上のすべて
のダイに接続しておく方法である。

【００１７】一般的には、電力用ラインおよびグランド
用ラインは、単純にデバイスの電力を立ち上げて静的な
バーンインを行うだけであるが、チップ上に組み込まれ
た自己テスト（自己開始、信号発生）回路は、電力を立
ち上げる信号を出力してチップのいくつかの機能を実行
するようにもすることができる。この回路については、
ロストーカーおよびデルオカによる本出願人の他の出願
（整理番号、ＬＩＣ−２０８７／ＬＳＩ１Ｐ００６）
「ダイのバーンイン法」において述べられている。

【００１８】「電力およびグランド」としてここに言及
していることは、どのようなまたすべての電力接続形態
を含んでいるということである。最近の技術の動向で
は、半導体デバイスの設計が単一電圧供給の方向に傾い
ており、この用語もこうした傾向を反映している。しか
しながら、ここでは、「電力およびグランド」という用
語は、要求されるすべての電力供給電圧を言うものとす
る。

【００１９】ウェハ上のダイをバーンインする他の手法
は、上記本出願人の他の出願（整理番号、ＬＩＣ−２０
８７／ＬＳＩ１Ｐ００６）に述べられている。この手法
は、ウェハにワイヤを接合すること含んでおり、この接
合により（１）それぞれのダイにパッドを接合する、あ
るいは（２）近接するスクライブラインにおいてそれぞ
れのダイ用にパッドを接合するものである。

【００２０】一般的には、バーンインあるいはテストの
ために、いくつかの分野において諸問題がある。すなわ
ち、１） テストに関する従来からの方法では、機能が
良好であるとされたダイが本当に完全に機能するか否か
を保証するという欠陥に関する適切な指摘を行うことは
ないこと、２） 多数のテストポイントが一般的には必
要とされ、テストのためのウェハとの接続用の、取扱い
が面倒で高価な設備を必要とすること、および３） 信
号間接続用の接続チャンネルが非常に広い表面積を必要
とすること、である。

【００２１】最近では、大きく複雑な集積回路のテスト
可能性の問題を取り扱う多くの計画が企画されている。
こうした手法のいくつかの例は、ＳＣＡＮあるいは「Ｓ
ｃａｎ−ｐａｔｈ ｔｅｓｔｉｎｇ」（Ｔ．Ｗ．Ｗｉｌ
ｌｉａｍｓおよびＫ．Ｐ． Ｐａｒｋｅｒによる「テス
ト可能性の設計および調査」、１９８３年１月、Ｐｒｏ
ｃ． ＩＥＥＥ、ｖｏｌ．７１、ｐｐ９８−１１２を参
照）、ＢＩＳＴあるいは「Ｂｕｉｌｔ−ｉｎ Ｓｅｌｆ
Ｔｅｓｔ」（Ｅ．Ｂ．Ｅｉｃｈｅｌｂｅｒｇｅｒおよ
びＴ．Ｗ．Ｗｉｌｌｉａｍｓによる「ＬＳＩテスト用の
論理設計構造」、１９７７年６月、Ｐｒｏｃ． １４ｔ
ｈ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ Ｃｏｎｆ．
７７ＣＨ１２１６−１Ｃ、ｐｐ４６２−４６８を参
照）、ならびにＥ．Ｊ．ＭｃＣｌｕｓｋｙによる「組込
み型自己テストの手法」および「組込み型自己テスト構
造」、１９８５年４月、ＩＥＥＥ Ｄｅｓｉｇｎ ａｎ
ｄ Ｔｅｓｔ、ｖｏｌ．２、Ｎｏ．２、ｐｐ４３７−４
５２を参照）、として知られている。

【００２２】こうした手法は、刺激を加えることが可能
なオン−チップ構造を回路の各部分に組み込み、その応
答を容易に読み取って観測することにより、大きな集積
回路構造のテストを行うことを扱うものである。ＳＣＡ
Ｎテスト法およびＢＩＳＴテスト法は、たとえばフリッ
プフロップのような順序回路の記憶要素にアクセスする
手段を設けることに基礎をおいており、これを適用した
集積回路の種々の部分を制御し、あるいは観測するもの
である。

【００２３】ＩＢＭ社の米国特許第３，８０６，８９１
号、４，２９３，９１９号および４，５１３，４１３号
は、ある回路のフリップフロップが、これを連続的なチ
ェイン（シフトレジスター）に再度組み込むことにより
テストポイントとして利用可能であり、テストデータを
入力しテスト結果を取り出すように利用可能であること
を述べている。

【００２４】Ｆａｓａｎｇの米国特許第４，３４０，８
５７号は、線形フィードバックシフトレジスター（ＬＦ
ＳＲ）を用いて、テストパターンを発生し、テスト結果
を圧縮することを述べている。

【００２５】Ｆｅｉｓｅｌの米国特許第４，４２３，５
０９号は、集積回路のフリップフロップをテストポイン
トとして利用する他の方法について述べている。

【００２６】テストの問題に関するより広い分野に応用
可能な他の手法が、Ｇｈｅｅｗａｌａの米国特許第４，
７４９，９４７号（「集積回路テスト用のグリッドベー
スによるクロスチェックテスト構造」）に述べられてい
る。この特許は、外部にかつ独立にアクセス可能なプロ
ーブラインおよびセンスラインのグリッドを、これらプ
ローブラインおよびセンスラインの交差点に電子スイッ
チとともに設けることを示している。

【００２７】それぞれのスイッチの一端をダイのテスト
ポイントに接続し、このテストポイントをテストの進行
中にモニターするとともに制御するものである。また、
それぞれのスイッチの他端を関連するセンスラインに接
続する。

【００２８】それぞれのスイッチのオンおよびオフ状態
は、プローブラインから入力される制御信号によりこれ
を制御する。プローブラインおよびセンスラインは、外
部のテスト電子機器にこれを接続する。適当なプローブ
ラインを立ち上げるとともに適当なセンスラインをモニ
ターあるいは立ち上げることにより、いずれかひとつの
テストポイントのテスト信号をモニターあるいは制御す
ることができる。

【００２９】一般的には、１個のダイあたり、電力用、
グランド用、複数本のプローブラインおよび複数本のセ
ンスラインと、計４本のラインが必要である。なお、多
重電力の供給を必要とするダイの場合には、その多重度
に応じてラインの本数を決定する。

【００３０】上述の米国特許第４，７４９，９４７号は
また、ウェハ上の多重ＩＣに関するクロスチェッキング
の可能性について述べている。その第７図には、多くの
プローブラインおよびセンスラインのグリッドが多重Ｉ
Ｃをクロスチェックすることを示している。

【００３１】またその第９ａ図および第９ｂ図には、ウ
ェハ上において多くのＩＣがクロスチェックされている
ことが示されている。第９ａ図においては、隣接するＩ
Ｃ間の通常は使用されない「切り目領域」（スクライブ
ライン）に、プローブライン用およびセンスライン用の
プローブポイントを配置している。

【００３２】第９ｂ図においては、「他の」（一般的に
は隣接する）ＩＣ上のＩ／Ｏパッドを、この「他の」Ｉ
Ｃがクロスチェックされていないときに、特定のＩＣを
クロスチェックテストするためのプローブポイントとし
て用いることができることを提案している。

【００３３】Ｇｈｅｅｗａｌａ等の米国特許第４，９３
７，８２６号（「集積回路要素における欠陥を検出する
ための方法および装置」）は、前記米国特許第４，７４
９，９４７号による手法の改良を述べている。すなわ
ち、センスラインをあらかじめチャージすることにより
検出レベルを調整することを述べている。この特許はま
た、「パスを増感させること」を用いてブール表現のテ
ストパターンを減少させる方法を開示している。

【００３４】Ｌｉｐｐの米国特許第４，９７５，６４０
号（「線形フィードバックレジスターをクロスチェック
グリッド構造の直列シフトレジスターとして操作する方
法」）は、前記米国特許第４，７４９，９４７号による
手法のさらなる改良を述べている。すなわち、線形フィ
ードバックレジスター（ＬＦＳＲ）をグリッドベースの
クロスチェック構造と組み合わせて用いることにより、
順番にデータをシフトして取り出すように要請された論
理構造の数を減らし、そしてテストを実行するために必
要なＩ／Ｏポイントの数を大きく減少させる一方で、テ
スト結果のデータの圧縮によりクロスチェック構造の制
御可能性を増加させることができることを述べている。

【００３５】上述のようなとくにクロスチェックテスト
の手法は、ダイについてこれを行うことに大きく傾いて
おり、ウェハの段階での効率的な実行についてはわずか
あるいは何も開示をしていない。

【００３６】同様に、上述の静的および動的バーンイン
の各手法も、ウェハの段階での効率的な実行については
何も示していない。

【００３７】ウェハの段階でのクロスチェックテストお
よび動的バーンインを実行するために必要な効率的な手
法は何であろうか？たとえばクロスチェックの手法に関
して、ウェハ上の多くのダイを効率的にテストするため
には、必要なプローブラインおよびセンスラインの数を
大幅に減少させることが望ましいと考えられる。「ｎ」
をウェハ上のダイの数としたとき、「ｎ」／２：１のオ
ーダーによる減少は、ここでいう「大幅な」減少であ
る。すなわち、１００個のダイを有するあるウェハにつ
いて、プローブラインおよびセンスラインの数を５０：
１に減少することは、従来から知られているクロスチェ
ック手法について「大幅な」減少となる。

【００３８】

【発明が解決しようとする課題】本発明は以上のような
諸問題にかんがみなされたもので、独立した、かつ分離
されていない状態のダイに電気的にアクセスすることに
より、グループで、あるいは独立して各ダイに電力を供
給し、各ダイに外部ソースから信号を供給し、あるいは
さらにこれをテストするための手法を提供することを課
題とする。

【００３９】また本発明は、独立した、かつ分離されて
いない状態の半導体ダイを、ウェハからダイスされ分離
される前に、ウェハに要請される最低数の（ダイの数に
比較して相対的に少ない）「テストポイント」（プロー
ブラインおよびセンスライン）を用いて、テストする手
法を提供することを課題とする。

【００４０】また本発明は、ウェハ上のすべてのダイに
ついて実質的に１００％の欠陥テ０トを可能とすること
を課題とする。

【００４１】また本発明は、ウェハからダイがダイスさ
れて分離される前に、最小限のラインを用いて、それぞ
れのダイをバーンインする手法を提供することを課題と
する。

【００４２】また本発明は、ウェハ上のそれぞれのダイ
を選択するとともに、相互に隔離（絶縁）する手法を提
供することを課題とする。

【００４３】また本発明は、各ダイが異なったサイズ
で、かつ異なった機能を有するとしても、あるウェハ上
のすべてのダイの同じ物理的インターフェースあるいは
電気的インターフェースの少なくともいずれか一方を用
いて、上述のテストを実行することを課題とする。

【００４４】

【課題を解決するための手段】本発明による半導体ウェ
ハ上のダイへの電力供給方法およびその半導体ウェハに
おいては、半導体ウェハ上のまだ分離されていない状態
の個々のダイに、半導体ウェハ上の種々の「電子的機
構」を用いて、さらに半導体ウェハ上の導体ラインによ
りこの電子的機構を個々のダイに接続して、個々に電力
を供給することができる。この電子的機構は、単一のダ
イあるいはダイのグループに電力を供給することがで
き、分離されていない状態の個々のダイの複数個全体に
電子的に「歩き回る」ことができる。なお、余分の導体
ラインを設けることができる。ダイオードあるいはヒュ
ーズの少なくともいずれか一方が、この導体ラインと組
み合わせてこれを設けることができ、かくすることによ
り、この導体ラインで発生する可能性のある各種の欠陥
に対して保護をすることができる。また、余分の電子的
選択機構もこれを設けることにより、各ダイを選択的に
電力供給する機能を保証することができる。

【００４５】すなわち本発明によれば、機械的よりむし
ろ電子的にウェハの上を「歩き回る」という手法を実行
することによって、個々のダイについて選択的に、少な
くとも、電力を供給し、これを刺激し、モニター（プロ
ーブ）し、かくしてとくに動的バーンインのためのクロ
スチェックタイプのテストあるいは同様のテストを行う
ことができる。

【００４６】本発明の目的のために、「個々のダイ」と
いう用語は、１）単一のダイ；あるいは２）ウェハ上の
全ダイの数より実質的に少ない数のダイ；のいずれか一
方を意味する。すなわち、「ウェハ上の個々のダイを電
子的に選択する」という表現には、「ウェハ上の少ない
数（列としてのグループ、行としてのグループ、あるい
は他の少ないグループのダイなどのように全ダイの数に
比較して少ない数）のダイを電子的に選択する」、およ
び「ウェハ上の単一のダイを電子的に選択する」という
ことが、ともに含まれている。

【００４７】本発明はまた、以下に定義する「通常の」
ダイ領域、「変種の」ダイ領域、およびスクライブライ
ンの領域を利用する。

【００４８】本発明による手法の適切な実行には、以下
のステップのひとつ以上が含まれている。すなわち： １． ウェハ上のスクライブラインに、適当な、最小限
の数の導体を配置する。この導体は、ａ． テストおよ
びバーンインのためにダイに電力を供給するための少な
くとも一本の電力用ライン、および少なくとも一本のグ
ランド用ライン、およびｂ． クロスチェックタイプの
テスト方法を実行するための複数本のプローブラインお
よび複数本のセンスライン、を含み、またｃ． 好まし
くは、電力用ラインおよびグランド用ラインを余分に設
けることにより、開放ラインの場合にも対応可能とす
る。

【００４９】２． ショートした回路が、特定のダイ
（より可能性あり）、あるいはスクライブライン（より
可能性は少ない）上の導体（とくに電力用ラインおよび
グランド用ライン）に発生するか否かに関係なく、これ
らショートした回路を絶縁する絶縁手段を設ける。 以下のことを行うことにより、この絶縁を達成する。す
なわち： ａ． 個々のダイへの電力用ラインおよびグランド用ラ
インのインターフェース部分にダイオードを形成するこ
とにより、たとえばショートなどの欠陥のあるダイが、
他の正常なダイへの電力供給とインターフェースするこ
とを防止する。 ｂ． スクライブラインによる電力用導体およびグラン
ド用導体のパスに沿った重要な位置に、電力用導体およ
びグランド用導体のそれぞれの列および行に一対のダイ
オードのようなダイオードを形成する。 ｃ． 選択的に（あるいは追加的に）、電力用導体ライ
ンおよびグランド用導体ラインに可溶性の接続部を形成
すること。

【００５０】３． ダイの選択を実行するために、以下
のような機構を設けること。すなわち： ａ． マルチプレクサー（ｍｕｘｅｓ）； ｂ． シフトレジスター； ｃ． ステッパー；あるいは ｄ． 別の電子ビームによるプローブ装置；である。

【００５１】４． ウェハのある領域に電子的機構を設
けることにより、テストあるいはバーンインの少なくと
もいずれか一方のための独立したダイを選択する。この
ダイ選択は以下のいずれかによりこれを行う。すなわ
ち： ａ． ダイ選択機構（ｍｕｘｅｓ、半導体スイッチな
ど）のために変種のダイ領域を用いること。 ｂ． ひとつ以上の他の「正常な」ダイ領域を、ダイシ
ングのあとのデバイス製造用というより、ダイ選択機構
（ｍｕｘｅｓなど）のために、犠牲的に用いること。 ｃ． スクライブライン領域あるいは特定のダイ領域
に、少なくともクロスチェックタイプテスト用のウェハ
上の電子回路の部分を設けること。 ｄ． ウェハ上、あるいはウェハに重ねて別個の構造を
形成すること。 ｅ． いずれの場合にも、好ましくは、それぞれのチッ
プ上に十分な電子回路を残し、個々のダイをウェハ上に
おけると同様に、ダイシングあるいはパッケジングのあ
とでもテスト可能とすること。

【００５２】５． それぞれのダイ用に唯一のアドレス
をダイ上に設ける。以下のいずれかにより、これを行
う。すなわち： ａ． 唯一のバイナリー並列あるいは直列パターンに応
答するオン−ダイ回路を設けること（なお、これらのパ
ターンは、製造時点あるいはそれ以前において、ダイの
位置に独立な標準的ダイ電子回路がダイの位置に従属す
る回路に「合併」（ｍｅｒｇｉｎｇ）することを要請す
る）。 ｂ． スクライブラインの領域内に、唯一のダイアドレ
ス検出用の回路を設けること。

【００５３】６． 隣接するダイを通してあるいはこの
隣接するダイに、電力用ラインおよびグランド用ライ
ン、あるいはスクライブライン内のプローブラインおよ
びセンスラインの少なくともいずれか一方を位置させる
よりむしろ、重ね合わされるメタルラインのグリッド内
に、電力用ライン、グランド用ライン、プローブライン
およびセンスラインを設けることにより： ａ． 重ね合わせるメタルラインのグリッドから個々の
ダイにバイアスを設ける。 ｂ． ラインによる重ね合わせるグリッドがまた、ウェ
ハ上のデバイス（ダイ）の電磁シールドを構成する。 ｃ． メタルラインによる重ね合わせるグリッドも、ダ
イを連続的に接続するためにこれを利用可能である。 ｄ． メタルラインによる重ね合わせるグリッドも、連
続的にポリッシュ可能で、もし欠陥があれば再度機能さ
せることができ、あるいは異なる構造で再形成すること
により、「正常な」ダイを接続することができる。

【００５４】７． 信号実行回路、信号発生器、電力−
オンリセット回路、あるいは自己開始自己テスト回路を
ウェハ上に集積することにより、動的バーンイン用の信
号を発生し、かくして複数の動的バーンイン信号ライン
を避け、各ダイおよびテスト回路を自動的に立ち上げ、
かつ柔軟なテスト手順を制御する物理的なプローブポイ
ントの数を最小とする。この回路は、変種のダイ領域、
正常なダイ領域、スクライブライン領域、あるいはこれ
らのどのような組み合わせの領域にもこれを位置させる
ことができる。

【００５５】８． 別個の電子ビーム装置を用いること
により： ａ． テスト用あるいは動的バーンイン用の少なくとも
いずれか一方用信号を出力する、あるいはｂ． とくに
電子ビーム装置とともに用いるために、選択的にあるい
は追加的に、ラッチ回路あるいはトグル回路の少なくと
もいずれか一方を設けることにより、電子ビーム装置が
一回接触してウェハの他のポイントに移動したあとに残
る信号を発生する「タッチスイッチ」を設ける。

【００５６】９． 真空チャックにより、ウェハを加熱
用プラットフォームに取り付けることによって、バーン
インのためにウェハ上の各ダイの温度を上昇させる。

【００５７】１０． たとえば可融性のリンクなどの適
当な分離絶縁回路と接続したダイ選択回路を余分に設け
ることにより、ダイシングの前に欠陥のある選択回路が
ダイのテストおよびバーンインを妨害する可能性を最小
限とする。

【００５８】ウェハからダイをダイシングする前の分離
されていない状態のダイを、電子的ダイ選択手法を用い
て、テストするとともにバーンインすることにより、ダ
イからダイへの「スルー（ｓｌｅｗ）」時間が、それぞ
れのダイへのいかなるタイプのハード回路（「フライイ
ングワイヤ」）、機械的なプローブ、あるいはダイシン
グののちのテスト手順などに対して、大幅に減少され
る。

【００５９】テストおよびバーンインの少なくともいず
れか一方のためにウェハ上の個々のダイを、機械的に対
して電子的に選択するさらなる有利性は、集積回路の入
力／出力（Ｉ／Ｏ）パッドが、機械的なプローブするこ
とが単純に困難になっているポイントに収縮しているこ
とである。すなわち、本発明のようにウェハ上を電子的
に「歩き回る」ことができることにより、こうしたパッ
ドのサイズは問題ではなくなる。

【００６０】本発明の他の有利性は、つまりウェハの段
階においてテストとくにバーンインを行うことの有利性
は、テスト用ソケットおよびバーンイン用基板が高価な
設備であって、償却すべきすべての製造コストを押し上
げていることである。

【００６１】本発明の他の目的および特徴を以下の説明
において詳述する。

【００６２】

【作用】本発明による半導体ウェハ上のダイへの電力供
給方法およびその半導体ウェハにおいては、半導体ウェ
ハ上のまだ分離されていない状態の個々のダイに、半導
体ウェハ上の種々の「電子的機構」を用いて、さらに半
導体ウェハ上の導体ラインによりこの電子的機構を個々
のダイに接続して、個々に電力を供給することができ
る。この電子的機構は、単一のダイあるいはダイのグル
ープに電力を供給することができ、分離されていない状
態の個々のダイの複数個全体に電子的に「歩き回る」こ
とができる。

【００６３】なお、余分の導体ラインを設けることがで
きる。ダイオードあるいはヒューズの少なくともいずれ
か一方がこの導体ラインと組み合わせて設けることがで
き、かくすることにより、この導体ラインで発生する可
能性のある各種の欠陥に対して保護をすることができ
る。また、余分の電子的選択機構も設けることにより、
各ダイを選択的に電力供給する機能を保証することがで
きる。

【００６４】

【実施例】つぎに本発明による半導体ウェハ上のダイへ
の電力供給方法およびその半導体ウェハを図面にもとづ
き説明する。図式的に示した各図において、交差する導
体（「＋」型あるいはプラス印に交わるワイヤあるいは
導体をラインが示している）は互いに接続されておら
ず、一方Ｔ型に交わる導体（ワイヤあるいは導体をライ
ンが示している）は互いに接続されているものとする。

【００６５】電力供給信号を、電気的信号あるいは電子
的信号のより一般的な一組の特別なケースとしてここで
は定義する。電気的信号あるいは電子的信号をスイッチ
するための手法に関するどのような説明もここでは同様
に、電力供給信号のスイッチ切替えにも内在するものと
して適用する。

【００６６】（図１、２、３、４）図１は、半導体ウェ
ハ１０４の表面に製造された複数個のダイ領域１０２を
示す。ウェハは通常は円形状であり、３〜４インチのオ
ーダーの直径を有し、ダイは通常正方形状であり、１／
８〜１／５インチのオーダーあるいはこれ以上の長さの
一辺を有する。説明を明確にするために、限られた数の
ダイ領域１０２のみをウェハ１０４上に示してある。ひ
とつのウェハ１０４上には１００個以上のダイ領域１０
２を製造することができる。

【００６７】上記ウェハ１０４の表面上の水平方向のス
クライブライン１０６と、鉛直方向のスクライブライン
１０８とのグリッド（格子）が、あるダイ領域１０２と
他のダイ領域１０２との間の輪郭を描いている。

【００６８】通常は、ウェハ１０４の段階でのすべての
工程が終了したのち、ダイ領域１０２（チップ）はウェ
ハ１０４から切断、分離される。上記スクライブライン
はデバイスの形態からすれば通常かなり「広い」もので
あり、多くの半導体デバイスおよび接続部がダイ領域１
０２の間におけるこのスクライブラインの空間部に含ま
れてしまうことになる。一般的には、個々のダイ領域１
０２（チップ）は所定の方法でパッケージされ、外部の
システムあるいは構成要素と接続される。

【００６９】図面から容易にわかるように、正方形のダ
イ領域１０２は、円形状のウェハ１０４の周縁部分では
これを幾何学的に取り出すことができない。類推的に言
えば、正方形の杭が円形の穴にぴったりはまることがな
いのと同様である。逆に、ウェハ１０４の周縁部全体に
は種々の形状および大きさを有する「変種の」（不定形
状の）ダイ領域１２０があり、この部分では正方形のダ
イ領域１０２を得ることができない。この変種のダイ領
域１２０は、規則的な「正常」ないし「良好な」ダイ領
域１０２から区別するために、「・」印でこれを示して
ある。

【００７０】本発明によれば、ウェハ１０４の「資源
（ｒｅａｌ ｅｓｔａｔｅ）」、つまり変種のダイ領域
１２０の集合体は、そうでなければ捨てられるはずのも
のであるが、ウェハ１０４状の正常なダイ領域１０２の
すべてを選択的にバーンインするとともに選択的にクロ
スチェックする方法の実行のためにこれを有効に活用す
る。

【００７１】図２を参照すると、図１のウェハ１０４が
同じく図示されているが、図１の変種のダイ領域１２０
により覆われていた領域が周縁領域１３０として集合的
に捉えられている。図２においては、スクライブライン
は説明を明確にするために、周縁領域１３０の境界部に
おいてこれをわざと省略している。この周縁領域１３０
は、ダイ領域１０２を完全に囲むようにウェハ１０４の
外周部のまわりに完全な「リング」を形成している。

【００７２】本発明によれば、この周縁領域１３０に回
路を形成するか、あるいはルーティングチャンネルとし
てのスクライブラインにアクセスする必要がある信号の
ルート領域とするかの少なくともいずれか一方に利用可
能とし、あるいはいずれかのダイ領域１０２内の回路も
しくはスクライブラインにある回路にさらに接続するた
めに用いられる。

【００７３】正常のダイ領域１０２の角部がウェハ１０
４の端部に非常に近くになる場合には、周縁領域１３０
は、図２のピンチポイント（「ボトルネック」）１４０
におけるようにウェハ１０４のまわりをルーティングす
る信号用としてこれをきつくピンチする。したがって、
ウェハ１０４の製造のレイアウトの規則を変更する可能
性があり、あるいは製造工程においてひとつ以上の正常
なダイ領域１０２のための空間を犠牲にする場合があ
る。この場合には、正常なダイ領域１０２の数を減少さ
せることになる一方、こうしたピンチポイント１４０を
除去して入手可能な周縁領域１３０を拡大することとな
る。

【００７４】本発明によれば、ダイ領域においてテスト
およびバーンイン回路を配置するために犠牲にされるど
のような正常なダイ領域１０２からの領域もこれを有効
に活用することができる。以下、詳述する。

【００７５】上述のように、ウェハ１０４自体の各種の
物理的な欠陥により回路あるいはその部分が動作不可能
となる。また、製造工程自体における欠点も回路あるい
はその部分を動作不可能とする。

【００７６】重要なことは、ウェハ１０４上の多くのダ
イ領域１０２のうちどのダイ領域が、その上の回路を動
作不可能とする物理的あるいは製造上の欠陥を有してい
るかを決定することができることである。こうした目的
のために多くの手法の中からふたつの手法が採用されて
いる。すなわち、（１）バーンイン、および（２）電気
的テスト、の順序で一般的には採用されている。

【００７７】バーンインについては、とくに興味がある
手順は、（１）好ましくは上昇させた温度のもとでチッ
プに単純に電力を供給する「静的な」バーンイン、およ
び（２）同じく好ましくは上昇させた温度のもとでチッ
プに電力を供給するとともに、このチップ上のある入力
／出力（Ｉ／Ｏ）を適当な信号により実行する「動的
な」バーンイン、である。これらの信号は、外部ソース
からこれを提供するか、あるいはチップ自身の自己テス
ト回路内からこれを発生させることもできる。

【００７８】一般的には、静的バーンインおよび動的バ
ーンインは、ともにウェハ１０４からチップが個々に分
離されたのちに実行される。したがって、ある種の取付
け構造、電力供給手段、ならびにチップへのグランド接
続および信号接続などがチップに必要となる。ある場合
には、ダイ領域１０２がバーンインの前に部分的にある
いは完全にパッケージされることもある。

【００７９】しかしながら、ウェハ１０４から個々のダ
イ領域１０２が分離される前に個々のダイ領域のボンド
パッド（テスト領域）をプローブすることが公知であ
る。この場合、電力、グランドおよび信号は、プローブ
によってある特定のダイ領域１０２に印加され、このダ
イ領域１０２がバーンインされ、プローブは機械的に他
のダイ領域１０２に移動する。

【００８０】この工程は、ウェハ１０４上のすべてのダ
イ領域１０２についてテストを完了するまで繰り返され
る。この時点で、合格（良い）および不合格（悪い）ダ
イ領域のマップが作られ、悪いダイ領域１０２は分離
（ダイシング）ののち廃棄される。

【００８１】図３は、図１のウェハ１０４の一部分２０
０の拡大図であり、ウェハ１０４の一部分上の、前記正
常なダイ領域１０２と同様の、４つの隣合うダイ領域１
０２ａ、１０２ｂ、１０２ｃ、１０２ｄの隅部を示して
いる。それぞれのダイは、水平方向のスクライブライン
１０６および鉛直方向のスクライブライン１０８とそれ
ぞれ同様の、水平方向のスクライブライン２０６および
鉛直方向のスクライブライン２０８のグリッドにより互
いにその輪郭を描かれている。

【００８２】出願継続中の本出願人による他の米国出願
Ｎｏ．ＬＬＣ−２０８７（「ダイのバーンイン方法」）
に既述されているように、電力用導体２１２およびグラ
ンド用導体２１４の一対を、バーンインのためにチップ
のすべてに電力を供給するようにスクライブラインに配
置することができる。

【００８３】図面において、電力用導体２１２およびグ
ランド用導体２１４は、主に水平方向のスクライブライ
ン２０６に接続されており、特定のチップ（ダイ領域１
０２ａ）の隅部に鉛直方向のスクライブライン２０８を
介して枝分かれしている。ダイ領域１０２内部において
導体は、適当な手段により、ダイ内の適当な電力用ライ
ンおよびグランド用ラインに接続されている。

【００８４】電力用導体２１２（導電ライン）はグラン
ド用導体２１４とふたつの点において交差しており、こ
のことは以下のいずれかのことを示している。すなわ
ち、 ａ． 絶縁材による中間層を有するふたつのレベル
（層）のメタライゼーションが要請されること； ｂ． 電力用導体２１２あるいはびグランド用導体２１
４の一方がポリラインあるいは同様の導体としてウェハ
に組み込まれるとともに、他方が重ね合わせるメタル導
体であること；あるいは ｃ． 電力用導体２１２およびグランド用導体２１４の
いずれもポリラインあるいは同様の導体としてウェハに
組み込まれるとともに、クロスオーバーは、一般的には
酸化珪素（ＳｉＯ2）などの絶縁材料による中間層を有
する重ね合わせるメタルあるいは他の導体により形成さ
れること、である。

【００８５】こうした少なくともひとつのクロスオーバ
ーが必要と思われる。

【００８６】電力用導体２１２およびグランド用導体２
１４は、ウェハ１０４上の他のチップの対応する隅部に
同様に枝分かれしてゆく。こうした方法により、水平方
向のスクライブライン２０６を通して流れるひとつのペ
アの導体を用いて、いくつかのチップ（たとえばウェハ
１０４上の特定の水平列におけるチップ）に電力を供給
することができる。

【００８７】図３はまた、それぞれのダイのほぼ周縁の
まわりのダイ上のボンドパッド２２０を示している。

【００８８】図３に示すように、前記米国特許（ＬＬＣ
−２０８７）も、明確に区別された外部ワイヤ２３０
（「フライイングワイヤ」）をダイ上の特定のボンドパ
ッド２２０に接続することを示している。これらの明確
に区別されたワイヤは、好ましくは動的バーンインのた
めの信号を供給する。このワイヤが接続されている特定
のボンドパッド２２０は動的なバーンインに用いられる
ものである。すなわち、ボンドパッド２２０は必ずしも
機能的な意味での「正常な」Ｉ／Ｏパッドであるわけで
はない。

【００８９】図４は、図３の２００と同様にウェハ１０
４の一部分２００’を示しており、図３において述べた
変形例を示している。すなわち、２本の外部ワイヤ２３
０ａおよび２３０ｂが、あるダイ上のボンドパッド２２
０ではなく、その近傍のスクライブラインに形成された
ボンドパッド（バーンインパッド）２４０に接続されて
いる。これらのバーンインパッド２４０は、ダイ上では
なくスクライブライン上の所定位置に形成するという点
を除いて、上記ボンドパッド２２０と同様にこれを形成
する。

【００９０】導電性の配線２４２を、ダイの外部のバー
ンインパッド２４０からダイ上の適当な回路位置まで設
ける。この実施例では、バーンインパッド２４０はダイ
の分離工程において切断されるという意味において犠牲
的なものである。

【００９１】前記米国特許Ｎｏ．（ＬＬＣ−２０８７）
に開示されたバーンイン方法のいずれにおいても、一般
的には、ウェハ上の各ダイあたり独立のかつ完全なテス
トポイントのセットが要求される。

【００９２】前述したように、米国特許第４，７４９，
９４７号はその第９ａ図にプローブポイント７４、７６
をダイの間の「切り目領域」（スクライブライン）に配
置することを示している。この場合、プローブポイント
のひとつのセットは、ふたつの隣接するダイをプローブ
するためにこれを使用することができる。その第９ｂ図
においては、ダイ上の通常用いられていないＩ／Ｏパッ
ド型自体も、他のダイのプローブポイントとして利用す
ることができることを示している。こうした手法はすべ
て、ウェハ上のダイのクロスチェックテストに関連して
いるとともに、ウェハ上の各ダイ用のプローブポイント
の独立したかつ完全なセットの必要性をいくらかでも減
少させている。

【００９３】必要な手法は、ウェハ上の複数のダイをバ
ーンインするために必要なテストポイントおよび電力用
ライン（すなわち電力用ラインおよびグランド用ライ
ン）の数を実質的に減らす手法であり、また同様に、ウ
ェハ上の複数のダイをクロスチェックするためのプロー
ブポイントの数を減らす手法である。

【００９４】本発明によれば、こうした目的は、一般的
には、以下の諸工程により達成される。すなわち： （ａ）ウェハを、以下のいずれかにおいて、外部の電
力、グランドあるいは信号ソースに接続するためのパッ
ドの数を限定し、大幅に減少すること、すなわち、 （ｉ）スクライブライン； （ｉｉ）ウェハ上の用いるダイ領域；あるいは （ｉｉｉ）ウェハの上に重ねた層；の少なくともいずれ
かにおいて、である。 （ｂ）限定した数のパッドを、個々のダイに選択的に接
続する手段を設けること、（ｃ）この同じ限定した数の
パッドを、望ましくはバーンイン用およびクロスチェッ
クテスト用に用いること、（ｄ）上記パッドから個々の
ダイに余分なラインを設けることにより、ラインにおけ
る開放回路がバーンイン手順あるいはクロスチェックテ
スト手順を操作不可能とすることを防止すること、およ
び（ｅ）ダイ上のあるいはスクライブライン上にあっ
て、バーンイン手順あるいはクロスチェックテスト手順
を操作不可能とするショート回路の偶発性に対する保証
を設けること、である。

【００９５】（図５、６）図５は、図１のウェハ１０４
の一部分３００を示すもので、ウェハ表面の一部分（一
領域）３０４を示している。このウェハ表面には、ウェ
ハの内部に位置する複数個の「正常な」正方形のダイ領
域１０２（図１のダイ領域１０２と同一）、およびウェ
ハの周縁部のまわりの他の領域に位置する複数個の「変
種の」ダイ領域３３０を有している。

【００９６】これらのダイ領域１０２および変種のダイ
領域３３０は、互いに水平方向のスクライブライン３０
６および鉛直方向のスクライブライン３０８によりその
輪郭を描かれている。説明を明確にするために、ダイ領
域はその大きさを故意に縮めて描いてあり、スクライブ
ラインはその大きさを故意に拡大してある。

【００９７】導体ラインによる複数のセット３１０は、
それぞれのセットがふたつの導体ライン３１２および３
１４（スクライブライン用導体）を有している。それぞ
れのセットは、特定の方向（図示の鉛直方向）に平行な
すべてのただし少ない数の鉛直方向のスクライブライン
３０８に沿って配置されている。これらのラインは、ウ
ェハを横切って全体に（弦方向に）延びており、ウェハ
の周縁の半分（図示の左半分）に沿って位置する隣接す
る変種のダイ領域の間で止まっている。

【００９８】これら特定の変種のダイ領域は、スクライ
ブラインによりその輪郭を描かれている一方で、ウェハ
３０４の周縁をめぐる途切れていない、ただし不規則な
パス３２０（周縁の領域）を形成しているという意味で
連続状態のものである。同様のことは、隣接する変種の
ダイ領域のどのようなセットについても言えることであ
る。

【００９９】図５が、平行な鉛直方向のスクライブライ
ン３０８に沿って走るスクライブライン導体による複数
のセット３１０を示しているのに対し、そのかわりに同
図の方向が、スクライブライン導体による複数のセット
３１０が水平方向のスクライブライン３０６を横切って
走るような水平方向でもよい。

【０１００】図５に示すように、それぞれの一対のライ
ンの一端は、図３に示したと同様な方法で、ライン上部
にあって「規則的な」（正常な形状の）回路を含むダイ
の下方右隅部に接続されている。これらのラインは、適
宜の方法によってダイに接続され、バーンインおよびテ
ストのためのダイへの電力供給用に適する電力用端子お
よびグランド用端子として採用される。

【０１０１】図示のように、上部の周縁部において、ス
クライブライン導体によるセット３１０は、該ラインの
セット３１０を外部ライン３６０に「多重接続（ｍｕｌ
ｔｉｐｌｅｘｉｎｇ）」するための回路３５０を含む、
ウェハ表面の一領域３０４の「共通領域」にまとめられ
ている。

【０１０２】図５に示すように、この共通領域は、多く
の変種のダイ領域３３０のうちの特定のあるひとつであ
る。しかしながら、変種のダイ領域はこれを分離ののち
に犠牲とするつもりであることを考えれば、この共通領
域は、隣接する変種のダイ領域の間のスクライブライン
領域に、さらにこれをこえて延びることができるもの
で、そこでは共通領域は周縁領域３２０全体と同様に大
きいものである。

【０１０３】以下の図８〜図９に関してより十分に説明
するが、この共通領域で終わるラインによる複数のセッ
トは、「プローブ」パッドの単一のペアに「多重接続
（ｍｕｌｔｉｐｌｅｘ）」されることにより、機械的な
プローブおよびワイヤを用いて、ラインによる与えられ
たセットを外部の電力／グランドソースに選択的に接続
される。

【０１０４】図６は、本発明の他の実施例を示すもの
で、ウェハ１０４の一部分３００と同様のウェハの一領
域３０４の一部分３００’を説明し、この一部分３０
０’では、導体の各一対が終了する共通領域が、周縁部
の変種のダイ領域あるいはスクライブライン内ではな
く、よりウェハの中心よりに位置している、正常な（正
方形の）「奉仕させられる」ダイ領域３３５に位置して
いる。このダイ領域３３５は、ウェハ上でダイを選択す
るために必要な多重接続用の回路（ｍｕｌｔｉｐｌｅｘ
ｉｎｇ ｃｉｒｃｕｉｔｒｙ）３５０およびパッドを含
んでいる。なお、ダイ領域３３５は「正常な」ダイ領域
に関連した「正常な」回路を含むものではない。

【０１０５】図５あるいは図６のいずれの実施例におい
ても、ラインが終了する共通領域には、この共通領域で
終わるスクライブラインによる複数のセット３１０から
特定のラインを選択するために適した回路を設けてあ
る。バーンインあるいはクロスチェックテストのため
に、チップへの電力供給あるいは信号の配分の少なくと
もいずれか一方のために、電力信号あるいは他の電気信
号の少なくともいずれか一方が、ラインの選択されたペ
アのひとつ以上に選択的に印加される。

【０１０６】電力、グランドあるいは信号の少なくとも
いずれかひとつを、選択されたラインに選択的に印加す
る機構について、以下述べる。また、いずれの実施例に
おいても、適当な数の追加的なパッドをこの共通領域内
あるいはその近傍に設けることにより、外部の機器がラ
インの特定のペアを選択可能、すなわち、ウェハ上のダ
イの選択を実行可能とする。

【０１０７】図５および図６はともに、それぞれのスク
ライブラインを走る導体ラインによる複数のセット３１
０を示している。もちろん、単一の導体もスクライブラ
インを走る。ダイのそれぞれの列（あるいはどのスクラ
イブラインの方向に走っているかによってダイの行）
は、列ごとのベースでスクライブライン内の導体に接続
される。

【０１０８】図７は、さらに他の実施例を示すもので、
ウェハ１０４の一部分３００と同様のウェハの一領域３
０４の一部分３００’’を説明し、スクライブラインの
導体は、ひとつおきの鉛直方向のスクライブライン３０
８にこれを配置してある。こうした配置方法により、ダ
イのそれぞれの列（あるいは行）は、すべて同じ側に接
続するよりむしろ、隣接するスクライブライン内の導体
に接続可能であり、ダイの列（あるいは行）は、その交
互の側にこれらの導体を接続することになる。

【０１０９】すなわち、導体ラインによるセット３１０
をそれぞれのスクライブラインに沿って（あるいは横切
って）走らせるよりむしろ、導体ラインによるセット３
１０ａおよび３１０ｂのペア３７０は、交互にスクライ
ブラインを走る。このスクライブラインにおいて、導体
ラインによるセット３１０ａはスクライブラインの一側
にあるダイ領域１０２ａに接続し、導体ラインによる他
のセット３１０ｂはスクライブラインの他側のダイ領域
１０２ｂに接続する。

【０１１０】注意すべき点は、スクライブラインの近傍
のダイへの配線接続（たとえば３８０ａおよび３８０
ｂ）は、配線接続３８０ａに示してあるように直交する
（ダイの端部およびスクライブラインに対して直交であ
り、この部分でスクライブライン導体が接続されてい
る）スクライブラインを介して、あるいは配線接続３８
０ｂに示してあるようにダイに直接に、これを行うとい
うことである。

【０１１１】（図８、９）図８および９は、「ｎ」本の
ライン（図８ではｎ＝１、図９ではｎ＝２）の複数のセ
ットを、ウェハ上の対応する数の「プローブ」パッドに
「多重接続」するための電子的機構のふたつの実施例を
示している。ここで、用語「多重接続」とは、要求され
る選択性を実行するために適した（電子的）機構を言
う。

【０１１２】図８は、ｎ＝１の場合の例であって、説明
を明確にするために、本数を減らして４本のスクライブ
ライン導体４２０ａ、４２０ｂ、４２０ｃ、４２０ｄを
多重接続する例を示している。これらのスクライブライ
ン導体は、ウェハ上の個々別々のダイから出発し、ウェ
ハ上の特定の共通領域４３０ａ（たとえば図５では変種
のダイ領域３３０、図６では正常なダイ領域３３５）で
終わるものである。

【０１１３】ウェハ外の機器にボンドワイヤ４６０を介
して接続するパッド４４０、およびウェハの他の部分で
発した制御信号の終端部４４５も、ウェハ上の特定の共
通領域４３０ａ内に位置している。

【０１１４】この例での目的は、ダイに、ひとつひと
つ、あるいは列ごとに選択的にラインを接続することで
ある。

【０１１５】この多重接続用の回路の実施例において、
半導体ステッパースイッチ４５０がウェハ上の特定の共
通領域４３０ａ内に形成されている。この半導体ステッ
パースイッチ４５０は、その入力端子において、パッド
４４０を介し、外部ボンドワイヤ４６０からの論理信号
あるいは電力供給用の電気信号を受ける。なおパッド４
４０への接続はまた、ボンドワイヤではなく、機械的な
プローブを用いても可能である。

【０１１６】半導体ステッパースイッチ４５０は、４個
の出力端子４５４ａ、４５４ｂ、４５４ｃ、４５４ｄを
有し、それぞれの出力端子は、特定の個々のダイに関連
した対応するスクライブライン導体４２０ａ、４２０
ｂ、４２０ｃ、４２０ｄに接続されている。

【０１１７】どのダイに電力が供給されたかの制御を実
行するために、制御信号４４５が半導体ステッパースイ
ッチ４５０に接続される。ウェハの他の部分から印加さ
れた適当な信号により、どのダイに電力が供給されたか
を決定する。

【０１１８】注意すべき点は、半導体ステッパースイッ
チ４５０が、電力供給を含むどのような電気信号をも、
分離していない状態のダイに接続するために利用可能で
あることである。以下に述べるように、こうした信号が
ペアで印加されたときには、ウェハ上のダイに選択的に
電力を供給することが可能で、電力およびグランドを運
ぶスクライブライン導体のペア（スクライブライン導体
の多くが多重電力供給を要請されている）は、要請され
た最小限の制御信号をもって電力を供給可能である。

【０１１９】さらに注意すべき点は、制御信号４４５が
ウェハの他の部分で発生するように図８に示してある
が、ボンドパッドを介して外部の制御信号に接続するボ
ンドワイヤも同様に利用することができる点である。

【０１２０】図９は、ｎ＝２の場合の例であって、説明
を明確にするために、４個のラインのペア、４２０ａお
よび４２２ａ、４２０ｂおよび４２２ｂ、４２０ｃおよ
び４２２ｃ、４２０ｄおよび４２２ｄを多重接続する単
純化した例を示している。これらのラインはウェハの特
定の共通領域４３０ｂで終わっている。

【０１２１】パッド４４０ａおよび４４０ｂ、ならびに
ウェハ外の機器にボンドワイヤ４６０ａおよび４６０ｂ
を介して接続し、ウェハの他の部分で発した制御信号の
終端部４４５も、ウェハの特定の共通領域４３０ｂ内に
位置している。この例として、静的なバーンインのため
にダイにひとつひとつ選択的に電力を供給する。

【０１２２】多重接続用の回路の実施例においては、半
導体ステッパースイッチ４５０は共通領域４３０ａに形
成され、その入力端子４５２ａおよび４５２ｂに、外部
ソースからの電力およびグランドをふたつのパッド４４
０ａおよび４４０ｂに受ける。

【０１２３】半導体ステッパースイッチ４５０は、出力
端子４５４ａおよび４５４ｂ、４５４ｃおよび４５４
ｄ、４５４ｅおよび４５４ｆ、４５４ｇおよび４５４ｈ
の４個のペアを有し、それぞれの出力端子は、特定のダ
イに関連した一対のラインに接続する。

【０１２４】どのダイに電力が供給されたかの制御を実
行するために、制御信号４４５が半導体ステッパースイ
ッチ４５０に接続される。印加された適当な信号がどの
ダイに電力が供給されたかを決定する。

【０１２５】（図１０、１１、１２、１３、１４、１
５）図１０、１１、１２、１３、１４、１５は、本発明
の目的を達成するための、ならびに図８および図９の実
施例と同様な、かつより詳細なスイッチ構造を実施する
ために適した選択スイッチ（ステッパー）回路の各種の
実施例を図示している。

【０１２６】これら各図においては、信号は、「端子
点」から開始するラインを介して供給される。これら端
子点（信号開始点）は以下のいずれかのものでよい。す
なわち、ボンディングパッド（ボンドパッド）、ウェハ
上の機械的なプローブポイント、スクライブラインにあ
る回路から発生する信号ソース、変種のダイ領域のひと
つにある回路から発生する信号ソース、「正常な」ダイ
領域のひとつにある回路から発生する信号ソース、電子
ビームによるプローブにより発生する信号、あるいはそ
の他の適当な信号ソース、である。

【０１２７】図１０は、図９に示したものと機能的には
同等の半導体ステッパースイッチ機構５００ａの実施例
を示している。ここでは、「多重接続」（ダイに選択的
に接続）される電気的信号は、端子点５４０および５４
２にラインを介してそれぞれ接続される電力供給信号Ｐ
ＷＲおよびＧＮＤである。

【０１２８】図示のようにデジタルカウンター５０５を
設けてあり、このデジタルカウンター５０５は、プラス
の電圧接続端子（Ｖ＋）と、マイナスの電圧接続端子
（Ｖ−）と、クロック入力端子（「＞」印により示して
ある）と、リセット入力端子（Ｒ）と、ふたつの出力ビ
ット端子ＱAおよびＱBとを有する。

【０１２９】リセット信号は、端子点５４６を介してデ
ジタルカウンター５０５のリセット入力端子にこれを接
続する。ステップ（カウントあるいはクロック）入力
は、端子点５４４を介してデジタルカウンター５０５の
リセット入力端子にこれを接続する。デジタルカウンタ
ー５０５への電力供給のための接続は、端子点５４０
（ＰＷＲ）および５４２（ＧＮＤ）を介してこれを行
う。

【０１３０】端子点５４０および５４２を介して電力を
印加した状態で、リセット信号を端子点５４６に入力す
ることにより、ふたつのカウンター出力を知られている
状態にセットする。カウンターをリセットしたのち、端
子点５４４を介してクロック入力に供給したそれぞれの
パルス（「ＳＴＥＰ」）は、カウンターの出力を新しい
状態に進める。

【０１３１】デコーダー５１０は、電圧供給接続端子
（Ｖ＋およびＶ−）と、ふたつの選択入力端子（Ａ、
Ｂ）と、４個のデコード出力端子（Ｑ0 、Ｑ1、Ｑ2、お
よびＱ3）と、端子点５４８に接続したラインからの入
力を受けるイネーブル入力端子（Ｇ）とを有する。この
デコーダー５１０は、上記選択入力端子Ａ、Ｂにおける
バイナリー状態をデコードし、もしイネーブル信号がイ
ネーブル入力端子Ｇにある場合に上記４個のデコード出
力のうちのひとつを立ち上げる。

【０１３２】デコーダー５１０上の電圧供給接続端子Ｖ
＋およびＶ−は、ラインを介してそれぞれ端子点５４０
および端子点５４２にこれを接続する。

【０１３３】選択入力端子Ａを、ラインを介してカウン
ター出力端子ＱAに接続するとともに、選択入力端子Ｂ
を、ラインを介してカウンター出力端子ＱBに接続す
る。

【０１３４】カウンター５０５をリセットしたのち、お
よび端子点５４８からのイネーブル信号（「ＥＮ〜」）
がある状態で、それぞれのパルス（「ＳＴＥＰ」）が端
子点５４４に入力した状態で、デコーダー５１０のひと
つのデコード出力が立ち上がる。

【０１３５】つづくそれぞれのパルス（「ＳＴＥＰ」）
が端子点５４４を介して入力された状態で、異なるデコ
ード出力が立ち上がり、前に立ち上がったデコーダー出
力が立ち下がる。

【０１３６】こうした工程は、すべてのデコーダー出力
が１回立ち上がるまで進行し、この時点から、この連続
手順自身が繰り返す。この連続手順は、リセット信号を
端子点５４６に入力することにより、いつの時点でも再
度スタートさせることができる。

【０１３７】端子点５４４、５４６、５４８に接続され
ているライン上の信号は、図９に示した制御信号４４５
に対応している。なお、点線により囲んだ部分５１７ａ
は、図１７にもとづいて述べる選択スイッチ制御回路と
呼ばれる構造の輪郭を描くものである。

【０１３８】８個のＳＰＳＴ（ｓｉｎｇｌｅ−ｐｏｌｅ
ｓｉｎｇｌｅ−ｔｈｒｏｗ）半導体スイッチ（５２０
ａ、５２０ｂ、５２０ｃ、５２０ｄ、５３０ａ、５３０
ｂ、５３０ｃ、５３０ｄ）を設け、それぞれはふたつの
スイッチ接続端子５２１および５２２、ならびに制御入
力端子５２３を有する。

【０１３９】こうしたスイッチのいずれもが、その制御
入力端子５２３にイネーブル信号が入力したときに、そ
のスイッチ接続端子５２１から５２２に電気的接続を効
果的に行うとともに、上記イネーブル信号がないときに
は、そのスイッチ接続端子５２１および５２２を横切る
開放回路状態を効果的に実現する。

【０１４０】なお、スイッチ接続端子５２１、５２２、
および制御入力端子５２３は、説明を明確にするため
に、半導体スイッチ５２０ａについてのみこれを図示し
てあり、残りのスイッチも同一の対応した接続関係を有
する。

【０１４１】こうしたタイプのスイッチは公知であり、
多くの製造方法のいずれかによっても製造可能で、「ア
ナログスイッチ」と呼ばれる。他の特徴、たとえば特定
の方向への電流の流れ、小さな信号によるスイッチ、あ
るいは電力供給スイッチなどの特徴を有するスイッチ
も、製造可能である。

【０１４２】半導体スイッチ５２０ａ、５３０ａは、デ
コーダー５１０のデコード出力端子Ｑ0に接続したライ
ンを介してそれぞれの制御入力端子５２３にイネーブル
入力信号を受信する。半導体スイッチ５２０ｂ、５３０
ｂは、デコーダー５１０のデコード出力端子Ｑ1に接続
したラインを介してそれぞれの制御入力端子５２３にイ
ネーブル入力信号を受信する。半導体スイッチ５２０
ｃ、５３０ｃは、デコーダー５１０のデコード出力端子
Ｑ2に接続したラインを介してそれぞれの制御入力端子
５２３にイネーブル入力信号を受信する。半導体スイッ
チ５２０ｄ、５３０ｄは、デコーダー５１０のデコード
出力端子Ｑ3に接続したラインを介してそれぞれの制御
入力端子５２３にイネーブル入力信号を受信する。

【０１４３】デコーダー５１０、および半導体スイッチ
５２０ａ〜５２０ｄ、５３０ａ〜５３０ｄは、デコーダ
ー５１０において立ち上がるデコード出力が当該スイッ
チに入力され、このスイッチにデコード出力がイネーブ
ル制御入力信号として接続されるように設計されてい
る。

【０１４４】それぞれの半導体スイッチ５２０ａ〜５２
０ｄの一方のスイッチ接続端子５２１は、ラインを介し
て第１の電気的信号に共通に接続されている。この例で
は第１の電気的信号は、端子点５４０におけるプラスの
電力供給信号（「ＰＷＲ」）である。

【０１４５】それぞれの半導体スイッチ５３０ａ〜５３
０ｄの一方のスイッチ接続端子５２１は、ラインを介し
て第２の電気的信号に共通に接続されている。この例で
は第２の電気的信号は、端子点５４２におけるグランド
電力供給信号（「ＧＮＤ」）である。

【０１４６】半導体スイッチ５２０ａ〜５２０ｄの他方
のスイッチ接続端子５２２は、４個の分配ライン（Ｐ
１、Ｐ２、Ｐ３、Ｐ４）にそれぞれ接続されている。

【０１４７】半導体スイッチ５３０ａ〜５３０ｄの他方
のスイッチ接続端子５２２は、４個の分配ライン（Ｇ
１、Ｇ２、Ｇ３、Ｇ４）にそれぞれ接続されている。

【０１４８】パルスがデジタルカウンター５０５のクロ
ック入力端子に入力され、かつデコーダー５１０におい
て個々のデコード出力が立ち上がると、スイッチはペア
で閉鎖する。つまり、ペアの一方が第１の電気的信号
（「ＰＷＲ」）に接続し、ペアの他方が第２の電気的信
号（「ＧＮＤ」）に接続する。

【０１４９】すなわち半導体スイッチ５２０ａは、デコ
ーダー５１０のデコード出力端子Ｑ0からの制御入力が
共通に接続することによって半導体スイッチ５３０ａと
ペアとなる。半導体スイッチ５２０ｂは、デコーダー５
１０のデコード出力端子Ｑ1からの制御入力が共通に接
続することにより半導体スイッチ５３０ｂとペアとな
る。半導体スイッチ５２０ｃは、デコーダー５１０のデ
コード出力端子Ｑ2からの制御入力が共通に接続するこ
とにより半導体スイッチ５３０ｃとペアとなる。半導体
スイッチ５２０ｄは、デコーダー５１０のデコード出力
端子Ｑ3からの制御入力が共通に接続することにより半
導体スイッチ５３０ｄとペアとなる。

【０１５０】端子点５４８におけるイネーブル信号は、
デコーダー５１０のどのデコード出力がデジタルカウン
ター５０５のカウンター出力の状態により選択されても
これを効果的に立ち上げ、かくしてその制御信号が立ち
上がったデコーダー信号に接続されていることになる半
導体スイッチ５２０ｘおよび５３０ｘのペアをオン（閉
鎖）とする。

【０１５１】イネーブル信号がなくなったとき、すべて
のデコーダー出力は立ち下がり、半導体スイッチ５２０
ｘおよび５３０ｘを開放する。

【０１５２】このようにして、４個の位置（ＤＰ４Ｔ）
を有する半導体デュアルポールステッパースイッチが形
成され、機械的なステッパースイッチと類似の機能を実
行する。より多くの数のカウンター出力および選択入
力、さらにはこれに対応してより多くの数（指数関数的
に比例する）のデコーダー出力をそれぞれ有するカウン
ターおよびデコーダーを設けることにより、かつ対応し
てより多くの数のスイッチを設けることにより、任意の
大きさの半導体ステッパースイッチを製造可能である。

【０１５３】なお以下の説明において、図面の参照番号
に関して記載上の取決めを行う。すなわち、参照番号内
の「ｘ」は、この「ｘ」がある文字により置き換えられ
たいかなるそしてすべての参照番号に関するものである
ことを意味する。つまりたとえば参照番号５２０ａ、５
２０ｂ、５２０ｃ、５２０ｄは、集合的に５２０ｘとこ
れを表現する。

【０１５４】図１１は、スイッチ機構５００ａと同様の
スイッチ機構５００ｂを示し、半導体スイッチ５２０ｘ
および５３０ｘは、独立にスイッチされる。なお、点線
により囲んだ部分５１７ｂは、図１７にもとづいて述べ
る選択スイッチ制御回路と呼ばれる構造の輪郭を描くも
のである。

【０１５５】別個のカウンター５０５ａおよび５０５ｂ
（デジタルカウンター５０５と同様のもの）、ならびに
別個のデコーダー５１０ａおよび５１０ｂ（デコーダー
５１０と同様のもの）を設けることにより、独立のスイ
ッチ機能を達成する。カウンター５０５ａおよびデコー
ダー５１０ａが半導体スイッチ５２０ｘを制御し、カウ
ンター５０５ｂおよびデコーダー５１０ｂが半導体スイ
ッチ５３０ｘを制御する。

【０１５６】カウンター５０５ａは、ラインにより端子
点５４４ａに接続したそのクロック入力端子に、信号
「ＳＴＥＰ１」を有する。カウンター５０５ｂは、ライ
ンにより端子点５４４ｂに接続したそのクロック入力端
子に、信号「ＳＴＥＰ２」を有する。カウンター５０５
ａおよび５０５ｂのリセット入力端子は、端子点５４６
へのラインを介してリセット信号「ＲＥＳＥＴ〜」に共
通に接続されている。

【０１５７】デコーダー５１０ａおよび５１０ｂのイネ
ーブル入力端子は、端子点５４８に接続したラインを介
してイネーブル信号「ＥＮ〜」を共通に受ける。カウン
ター５０５ｘおよびデコーダー５１０ｘへのプラスの電
力供給信号は、端子点５４０に接続したラインを介して
共通に行われる。カウンター５０５ｘおよびデコーダー
５１０ｘへのマイナスの電力供給信号は、端子点５４２
に接続したラインを介して共通に行われる。

【０１５８】カウンター５０５ａのカウンター出力端子
ＱAおよびＱBは、デコーダー５１０ａの選択入力端子Ａ
およびＢにそれぞれこれを接続する。カウンター５０５
ｂのカウンター出力端子ＱAおよびＱBは、デコーダー５
１０ｂの選択入力端子ＡおよびＢにそれぞれこれを接続
する。

【０１５９】デコーダー５１０ａの出力端子Ｑ0は、ラ
インを介してスイッチ５２０ａの制御入力端子にこれを
接続する。デコーダー５１０ａの出力端子Ｑ0は、ライ
ンを介してスイッチ５２０ｂの制御入力端子にこれを接
続する。デコーダー５１０ａの出力端子Ｑ2は、ライン
を介してスイッチ５２０ｃの制御入力端子に接続する。
デコーダー５１０ａの出力端子Ｑ3は、ラインを介して
スイッチ５２０ｄの制御入力端子にこれを接続する。

【０１６０】デコーダー５１０ｂの出力端子Ｑ0は、ラ
インを介してスイッチ５３０ａの制御入力端子にこれを
接続する。デコーダー５１０ｂの出力端子Ｑ1は、ライ
ンを介してスイッチ５３０ｂの制御入力端子にこれを接
続する。デコーダー５１０ｂの出力端子Ｑ2は、ライン
を介してスイッチ５３０ｃの制御入力端子にこれを接続
する。デコーダー５１０ｂの出力端子Ｑ3は、ラインを
介してスイッチ５３０ｄの制御入力端子にこれを接続す
る。

【０１６１】こうしたスイッチ機構のスイッチ閉鎖に関
する選択制御は、図１０に示したものと同様であるが、
リセットのあとにカウンター５０５ａのクロック入力端
子において受けた多くのパルス（「ＳＴＥＰ１」信号）
がどのスイッチ５２０ｘを閉鎖するかを制御し、またカ
ウンター５０５ｂのクロック入力端子において受けた多
くのパルス（「ＳＴＥＰ２」信号）がどのスイッチ５３
０ｘを閉鎖するかを制御する点が異なる。

【０１６２】図１２は、図１０のスイッチ機構５００ａ
と同様のスイッチ機構５００ｃを示すもので、デジタル
カウンター５０５のリセット信号がパワーオンリセット
モジュール（ＰＯＲ）５５０に接続されている以外は同
一である。ＰＯＲモジュール５５０は、電力が印加され
たときにはいつも、リセットパルスを発生する回路を有
する。なお、点線により囲んだ部分５１７ｃは、図１７
にもとづいて述べる選択スイッチ制御回路と呼ばれる構
造の輪郭を描くものである。

【０１６３】このタイプのモジュールの回路は公知であ
り広く利用されている。ＰＯＲモジュール５５０からの
リセットパルスを端子点５４０および５４２における電
力信号とは独立に発生させることが望ましい場合には、
代わりに他の電力ソースから電力を供給する。

【０１６４】図１３は、図１１のスイッチ機構５００ｂ
と同様のスイッチ機構５００ｄを示すもので、スイッチ
機構５００ｃと同様カウンター５０５ａおよび５０５ｂ
のリセット信号がパワーオンリセットモジュール（ＰＯ
Ｒ）５５０に接続されている以外は、同一である。な
お、点線により囲んだ部分５１７ｄは、図１７にもとづ
いて述べる選択スイッチ制御回路と呼ばれる構造の輪郭
を描くものである。

【０１６５】図１４は、他の選択スイッチ機構５００ｅ
を示すもので、スイッチ５２０ｘおよび５３０ｘが所定
のペアで閉鎖されるが、カウンターは設けていない。な
お、点線により囲んだ部分５１７ｅは、図１７にもとづ
いて述べる選択スイッチ制御回路と呼ばれる構造の輪郭
を描くものである。

【０１６６】デコーダー５１０の選択入力端子Ａおよび
Ｂは、端子点５４９ａおよび５４９ｂにおいて、外部か
らの制御信号ＤＳ０およびＤＳ１にラインを介してこれ
を直接接続してある。適当な制御信号ＤＳ０およびＤＳ
１をこのデコーダー５１０に印加することにより、一度
にスイッチの所定のペアのひとつがランダムに閉鎖す
る。

【０１６７】図１５は、スイッチ機構５００ｅと同様
の、他の選択スイッチ機構５００ｆを示すもので、スイ
ッチ５２０ｘおよび５３０ｘの個々の閉鎖は、独立にか
つランダムに選択可能である。なお、点線により囲んだ
部分５１７ｆは、図１７にもとづいて述べる選択スイッ
チ制御回路と呼ばれる構造の輪郭を描くものである。

【０１６８】デコーダー５１０ａとスイッチ５２０ｘと
の間の接続、およびデコーダー５１０ｂとスイッチ５３
０ｘとの間の接続構成は、図１１および図１３に示した
対応する接続構成と同一である。

【０１６９】デコーダー５１０ａの選択入力端子Ａおよ
びＢは、端子点５４９ａおよび５４９ｂからの制御信号
「ＤＳ０Ａ」および「ＤＳ１Ａ」をそれぞれラインを介
して受ける。

【０１７０】デコーダー５１０ｂの選択入力端子Ａおよ
びＢは、端子点５４９ａおよび５４９ｂからの制御信号
「ＤＳ０Ｂ」および「ＤＳ１Ｂ」をそれぞれラインを介
して受ける。

【０１７１】しかしながらこの場合、別個のイネーブル
信号「ＥＮＡ〜」および「ＥＮＢ〜」が、端子点５４８
ａおよび５４８ｂにおいて終了しているラインを介して
デコーダー５１０ａおよび５１０ｂのイネーブル入力端
子にそれぞれ供給される。

【０１７２】デコーダー５１０ａのイネーブル入力端子
（Ｇ）におけるイネーブル信号の存在のもとで、デコー
ダー５１０ａの選択入力端子ＡおよびＢにおける「ＤＳ
０Ａ」および「ＤＳ１Ａ」の適当な制御信号が、スイッ
チ５２０ｘのどのひとつが閉鎖するかを決定する。

【０１７３】デコーダー５１０ｂのイネーブル入力端子
（Ｇ）におけるイネーブル信号の存在のもとで、デコー
ダー５１０ｂの選択入力端子ＡおよびＢにおける「ＤＳ
０Ｂ」および「ＤＳ１Ｂ」の適当な制御信号が、スイッ
チ５３０ｘのどのひとつが閉鎖するかを決定する。

【０１７４】デコーダー５１０ａのイネーブル入力端子
（Ｇ）におけるイネーブル信号（「ＥＮＡ〜」）がなく
なると、すべてのスイッチ５２０ｘが開放する。同様に
して、デコーダー５１０ｂのイネーブル入力端子（Ｇ）
におけるイネーブル信号（「ＥＮＢ〜」）がなくなる
と、すべてのスイッチ５３０ｘが開放する。

【０１７５】図１６は、スイッチ機構５００ｅと同様の
他のスイッチ機構５００ｇを示すもので、選択されたス
イッチ５２０ｘおよび５３０ｘを閉鎖（駆動）するため
にデコーダーではなく、シフトレジスター５１５を採用
している。なお、点線により囲んだ部分５１７ｇは、図
１７にもとづいて述べる選択スイッチ制御回路と呼ばれ
る構造の輪郭を描くものである。

【０１７６】さらに追加して、４個の論理ＡＮＤゲート
５２５ａ、５２５ｂ、５２５ｃ、５２５ｄを設け、それ
ぞれのゲートはふたつの入力端子およびひとつの出力端
子を有する。

【０１７７】シフトレジスター５１５は、データ入力端
子（Ｄ）と、リセット入力端子（Ｒ）と、クロック入力
端子（＞）と、プラスの電力供給接続端子（Ｖ＋）と、
マイナスの電力供給接続端子（Ｖ−）と、４個の出力端
子Ｑ0、Ｑ1、Ｑ2、Ｑ3とを有する。

【０１７８】シフトレジスター５１５のデータ入力端子
は、端子点５４１に接続したラインを介してデータ信号
ＤＩを受ける。クロック入力端子は、端子点５４３に接
続したラインを介してシフト入力信号（「ＳＨＩＦ
Ｔ」）を受ける。リセット入力端子（Ｒ）は、端子点５
４８に接続したラインを介してリセット信号（「ＲＥＳ
〜」）を受信する。シフトレジスター５１５は、端子点
５４０および５４２に接続したラインを介してそのプラ
スの電力（Ｖ＋）およびマイナスの電力（Ｖ−）を受け
る。

【０１７９】シフトレジスター５１５の出力端子Ｑ0
は、論理ＡＮＤゲート５２５ａの一方の入力端子にこれ
を接続する。シフトレジスター５１５の端子Ｑ1出力
は、論理ＡＮＤゲート５２５ｂの一方の入力端子にこれ
を接続する。シフトレジスター５１５の端子Ｑ2出力
は、論理ＡＮＤゲート５２５ｃの一方の入力端子にこれ
を接続する。シフトレジスター５１５の端子Ｑ3出力
は、論理ＡＮＤゲート５２５ｄの一方の入力端子にこれ
を接続する。論理ＡＮＤゲート５２５ｘの他の入力端子
は、端子点５４６ａからのイネーブル信号（「ＥＮ」）
にラインを介して共通にこれを接続する。

【０１８０】論理ＡＮＤゲート５２５ａの出力端子は、
スイッチ（ゲート）５２０ａおよび５３０ａの制御入力
端子にこれを接続し、論理ＡＮＤゲート５２５ａの出力
が出力されたとき、スイッチ５２０ａおよび５３０ａを
オン（閉鎖）する。

【０１８１】論理ＡＮＤゲート５２５ｂの出力端子は、
スイッチ５２０ｂおよび５３０ｂの制御入力端子にこれ
を接続し、論理ＡＮＤゲート５２５ｂの出力が出力され
たとき、スイッチ５２０ｂおよび５３０ｂをオン（閉
鎖）する。

【０１８２】論理ＡＮＤゲート５２５ｃの出力端子は、
スイッチ５２０ｃおよび５３０ｃの制御入力端子にこれ
を接続し、論理ＡＮＤゲート５２５ｃの出力が出力され
たとき、スイッチ５２０ｃおよび５３０ｃをオン（閉
鎖）する。

【０１８３】論理ＡＮＤゲート５２５ｄの出力端子は、
スイッチ５２０ｄおよび５３０ｄの制御入力端子にこれ
を接続し、論理ＡＮＤゲート５２５ｄの出力が出力され
たとき、スイッチ５２０ｄおよび５３０ｄをオン（閉
鎖）する。

【０１８４】シフトレジスター５１５の出力端子Ｑ0、
Ｑ1、Ｑ2、Ｑ3は、シフトレジスター５１５のデータ入
力端子（Ｄ）において受けるデータ信号を直列にクロッ
クすることにより、かつシフトレジスター５１５のクロ
ック入力端子（＞）における適当なクロック信号を提供
することにより、これを制御する。かくして、どのよう
なシフトレジスターからの出力の組み合わせを得ること
ができる。

【０１８５】こうした選択スイッチ機構５００ｇによ
り、スイッチ５２０ｘおよび５３０ｘの選択された所定
のペアを閉鎖してオンすることができる。なお、一度に
ひとつのペアとするか、あるいはペアの組み合わとする
かは、これを適宜設計可能であ。

【０１８６】端子点５４６ａにイネーブル信号があると
きには、スイッチ５２０ｘおよび５３０ｘはつぎのよう
にして閉鎖される。すなわち、スイッチ５２０ａおよび
５３０ａは、シフトレジスター５１５の出力端子Ｑ0に
出力がある（駆動、オン、真（ｔｒｕｅ））ときに閉鎖
する。スイッチ５２０ｂおよび５３０ｂは、シフトレジ
スター５１５の出力端子Ｑ1に出力があるときに閉鎖す
る。スイッチ５２０ｃおよび５３０ｃは、シフトレジス
ター５１５の出力端子Ｑ2に出力があるときに閉鎖す
る。スイッチ５２０ｄおよび５３０ｄは、シフトレジス
ター５１５の出力端子Ｑ3に出力があるときに閉鎖す
る。イネーブル信号が端子点５４６ａにないときは、す
べてのスイッチ５２０ｘおよび５３０ｘは開放される
（オフとなる）。

【０１８７】図１０から図１６のすべては、スイッチ５
２０ｘのひとつのスイッチと、ひとつ以上の回路ブロッ
クのプラスの電力供給接続端子（Ｖ＋）との間の共通の
接続、およびスイッチ５３０ｘのひとつのスイッチと、
これらと同じ回路ブロックのマイナスの電力供給接続端
子（Ｖ−）との間の共通の接続を示している。

【０１８８】図示のスイッチ機構が個々のダイ、あるい
は複数個のダイの組に電力を供給するために利用される
ときに、こうした接続はとくに便利である。しかしなが
ら、本発明によれば、スイッチ５２０ｘおよび５３０ｘ
の共通の接続端子側に共通に接続されている回路ブロッ
クがこれらの接続点から切り離され、独立に電力を印加
されたならば、開示したスイッチ機構を用いて、適当な
電気的信号をＰＷＲおよびＧＮＤの代わりに端子点５４
０および５４２にそれぞれ供給することにより、この電
気的信号をスイッチすることができる。

【０１８９】このようにして、スイッチ機構を一般化す
ることにより、外部信号のダイへの接続、各ダイ間の信
号接続、あるいは信号発生回路への接続などいかなる所
望の制御可能な接続構成を実現することができる。

【０１９０】図１７は、この一般化したスイッチ機構を
示している。選択スイッチ制御回路５１７ａ〜５１７ｇ
のような適当な選択スイッチ制御回路５１７が、プラス
の電力供給接続端子と、マイナスの電力供給接続端子
と、スイッチ５２０ｘおよび５３０ｘの制御入力端子に
ひとつづつ接続するために十分な数の出力端子（この場
合には図示のように８個）とを有する。

【０１９１】図示はしていないが、これらの出力端子の
いくつかは、選択スイッチ制御回路５１７内で共通とす
ることができる。たとえば、ラインから端子点５４０お
よび５４２に伝送された電力供給信号ＰＷＲおよびＧＮ
Ｄにより、選択スイッチに独立に電力を供給することが
できる。

【０１９２】選択スイッチ制御回路５１７の出力端子
（Ｑ0−Ｑ7）は、あらかじめ定めた接続構成にしたがっ
て、スイッチ５２０ｘおよび５３０ｘの制御入力端子に
これをひとつづつ接続する。あらかじめ定めた接続構成
とはたとえば、回路５１７ａが選択スイッチ制御回路５
１７として使用された場合、選択スイッチ制御回路５１
７からスイッチ５２０ｘおよび５３０ｘへの接続が、図
１０に示した回路５１７ａの接続構成にしたがって行わ
れるということである。

【０１９３】スイッチ５２０ｘの一方の接続端子は、端
子点５４１に共通にこれを接続し、この端子点に信号
「ＳＩＧ１」を入力する。スイッチ５３０ｘの一方の接
続端子は、端子点５４３に共通にこれを接続し、この端
子点に信号「ＳＩＧ２」を入力する。

【０１９４】スイッチ５２０ｘおよび５３０ｘの他の接
続端子に関する接続構成は、図１０〜１６に示した接続
構成と同様である。こうしてスイッチ５２０ｘが選択的
に信号「ＳＩＧ１」を出力し、スイッチ５３０ｘが選択
的に信号「ＳＩＧ２」を出力する。

【０１９５】（図１８、１９、２０、２１、２２、２
３）ラインの特定の組み合わせを選択的に選択信号に接
続する選択スイッチ機構を得るための構成について述べ
てきたが、本発明を実行するに際して、信号を選択する
こと、あるいは個々のダイおよび／または複数個のダイ
のグループに選択的に出力することの少なくともいずれ
か一方のために、このタイプの選択スイッチ機構を利用
する必要がある。図１８〜図２０はどのようにしてこれ
を達成するかを示している。

【０１９６】図１８は、本発明の一実施例を実施するた
めのダイ選択装置６００ａを示しており、この装置はウ
ェハ上のダイの選択に関するものである。選択スイッチ
６１０ａを設け、この選択スイッチ６１０ａは、それぞ
れライン６３０ａ、６３０ｂ、６３０ｃ、６３０ｄに接
続した複数個のスイッチ出力端子Ｇ１、Ｇ２、Ｇ３、Ｇ
４と、それぞれライン６２０ａ、６２０ｂ、６２０ｃ、
６２０ｄに接続した複数個のスイッチ出力端子Ｐ１、Ｐ
２、Ｐ３、Ｐ４とを有している（計８個を示してい
る）。８個のスイッチおよびスイッチ出力端子（信号分
配ライン）のみが示されているが、この手法は多くの数
のスイッチおよびラインに任意に適用可能である。

【０１９７】選択スイッチ６１０ａの内部構成として
は、ふたつの出力が一度に立ち上がるような適当なスイ
ッチ回路としてこれを構成することもできる。すなわ
ち、立ち上がったふたつのスイッチ出力のうち一方はグ
ループＧ１、Ｇ２、Ｇ３、Ｇ４であり、立ち上がったふ
たつのスイッチ出力のうち他方はグループＰ１、Ｐ２、
Ｐ３、Ｐ４であるとともに、それぞれのグループにおい
て立ち上がる特定の出力端子の選択をどこで行うかを、
つまり出力端子の特定のペアはないように、独立的に制
御することが可能である。こうした適当な回路６１０ａ
の例は、図１１、図１３、図１５にこれを図示してあ
る。

【０１９８】図１８において、複数個（１６個）のダイ
６０５ａ〜６０５ｐを、行列の論理パターンの形で配列
させてある。なお、「論理パターン」とは、表現上の便
宜さおよび理解を容易にするために作ったパターンであ
って、物理的方向を示している「物理的パターン」に対
するものである。

【０１９９】図１８は、選択スイッチ６１０ａとダイ６
０５ａ〜６０５ｐとの関係を図解的に表すために描いた
ものである。説明を明確にするためにダイ６０５ａ〜６
０５ｐは、これを物理的な行列の形に配列させたが、こ
の物理的配列は図面に示した論理パターンに必ずしもし
たがう必要はない。

【０２００】ライン６３０ａは、ひとつの列内のすべて
のダイ６０５ａ、６０５ｅ、６０５ｉ、６０５ｍにこれ
を接続する。ライン６３０ｂは、他のひとつの列内のす
べてのダイ６０５ｂ、６０５ｆ、６０５ｊ、６０５ｎに
これを接続する。ライン６３０ｃは、他のひとつの列内
のすべてのダイ６０５ｃ、６０５ｇ、６０５ｋ、６０５
ｏにこれを接続する。ライン６３０ｄは、他のひとつの
列内のすべてのダイ６０５ｄ、６０５ｈ、６０５ｌ、６
０５ｐにこれを接続する。

【０２０１】ライン６２０ａは、ひとつの行内のすべて
のダイ６０５ａ、６０５ｂ、６０５ｃ、６０５ｄにこれ
を接続する。ライン６２０ｂは、他のひとつの行内のす
べてのダイ６０５ｅ、６０５ｆ、６０５ｇ、６０５ｈに
これを接続する。ライン６２０ｃは、他のひとつの行内
のすべてのダイ６０５ｉ、６０５ｊ、６０５ｋ、６０５
ｌにこれを接続する。ライン６２０ｄは、他のひとつの
行内のすべてのダイ６０５ｍ、６０５ｎ、６０５ｏ、６
０５ｐにこれを接続する。

【０２０２】ラインのペアの一方がライン６２０ａ、６
２０ｂ、６２０ｃ、６２０ｄのうちのひとつであるとと
もに、ラインのペアの他方がライン６３０ａ、６３０
ｂ、６３０ｃ、６３０ｄのうちのひとつであるラインの
どのようなペアについても、このラインのペアに接続さ
れているひとつのダイ６０５ｘがひとつだけある（ここ
で「ｘ」はａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、
ｋ、ｌ、ｍ、ｎ、ｏあるいはｐ）。

【０２０３】たとえば、もしライン６２０ｘおよび６３
０ｘがそれぞれ電力およびグランドの電気的信号を、ダ
イ６０５ｘの対応する電力用ラインおよびグランド用ラ
インに供給するように設計すれば、こうしたラインのペ
アにおける信号が立ち上がると、ダイ６０５ｘのうちの
あるひとつのダイだけがこれらのラインからの電力を受
けることになる。こうして、図１０〜図１５において既
述したように、適当な制御信号を選択スイッチ６１０ａ
に供給することにより、ダイに選択的に電力を供給する
ことができる。

【０２０４】あるいはこれに代わって、電力およびグラ
ンド信号よりもむしろ、ダイ選択の論理信号をライン６
２０ｘおよび６３０ｘに供給することもできる。この場
合には、立ち上がった（出力する、オンとなる、あるい
は選択されたなど）ライン６２０ｘおよび６３０ｘのど
のようなペアに対してもたったひとつのダイのみがこの
立ち上がったラインの両方に接続される。なお、ライン
６２０ｘおよび６３０ｘに接続されたその入力端子が立
ち上がったときのみ「選択された」と認識するように、
特別なテストゲート回路をダイに組み込んであってもよ
い。

【０２０５】図１９は、他の実施例によるウェハ上のダ
イ選択装置６００ｂを示すもので、明確に区別可能なペ
アの出力ラインを可能とする選択スイッチ６１０ｂを設
けてある。この選択スイッチ６１０ａに適した回路は、
図１０、図１２、図１４および図１６にこれを開示して
ある。

【０２０６】上記選択スイッチ６１０ｂは、一度にひと
つの出力ペアのみが立ち上がるように、かつ立ち上がっ
た出力ペアが固定されるようにこれを配列してある。す
なわち、出力Ｇ１およびＰ１がともに立ち上がり、出力
Ｇ２およびＰ２がともに立ち上がり、出力Ｇ３およびＰ
３がともに立ち上がり、出力Ｇ４およびＰ４がともに立
ち上がる。こうした出力のペアのみが立ち上がるように
してある。

【０２０７】こうした出力のひとつのペアはそれぞれ、
ひとつ以上（説明を明確にするために図１９にはひとつ
のペアのみを図示してある）のダイに接続されるが、ふ
たつの出力ペアが共通してどのようなダイにも接続され
ることはない。

【０２０８】この目的のために、出力Ｐ１およびＧ１
は、それぞれライン６２０ａおよび６３０ａを介してダ
イ６０５ａにこれを接続する。出力Ｐ２およびＧ２は、
それぞれライン６２０ｂおよび６３０ｂを介してダイ６
０５ｂにこれを接続する。出力Ｐ３およびＧ３は、それ
ぞれライン６２０ｃおよび６３０ｃを介してダイ６０５
ｃにこれを接続する。出力Ｐ４およびＧ４は、それぞれ
ライン６２０ｄおよび６３０ｄを介してダイ６０５ｄに
これを接続する。

【０２０９】もし、たとえば選択スイッチ６１０ｂの内
部接続が電力およびグランドの電気的接続（図１１の回
路が典型例である）を供給するように配列されていれ
ば、選択スイッチ６１０ｂにより立ち上げられたライン
６３０ｘおよび６２０ｘのそれぞれのペアに関して、選
択されたダイのセットが立ち上がるはずである（図１９
では、それぞれのペアについてひとつのみを示してあ
る）。

【０２１０】図２０は、ダイのグループ用のダイ選択装
置６００ｃを示す。「グループ」は、列単位、行単位、
あるいは少ない数のダイ単位など他の単位での選択によ
るものである。図示の選択スイッチ６１０ｂは、図１９
に示したものと同一であるが説明を明確にするためにこ
れを再配置してある。

【０２１１】すなわち、この選択スイッチ６１０ｂを設
けることにより、ライン６２０ａおよび６３０ａ上の選
択スイッチ６１０ｂのそれぞれの出力Ｐ１およびＧ１
が、ダイ６０５ａ、６０５ｅ、６０５ｉ、６０５ｍのそ
れぞれに接続するように；ライン６２０ｂおよび６３０
ｂ上の選択スイッチ６１０ｂのそれぞれの出力Ｐ２およ
びＧ２が、ダイ６０５ｂ、６０５ｆ、６０５ｊ、６０５
ｎのそれぞれに接続するように；ライン６２０ｃおよび
６３０ｃ上の選択スイッチ６１０ｂのそれぞれの出力Ｐ
３およびＧ３が、ダイ６０５ｃ、６０５ｇ、６０５ｋ、
６０５ｏのそれぞれに接続するように；ライン６２０ｄ
および６３０ｄ上の選択スイッチ６１０ｂのそれぞれの
出力Ｐ４およびＧ４が、ダイ６０５ｄ、６０５ｈ、６０
５ｌ、６０５ｐのそれぞれに接続するように；するもの
である。

【０２１２】この図２０は、「ｎ」本のラインのグルー
プ（ｎ＝２）を用いたダイ選択の場合を示している。ダ
イのそれぞれのグループは、ライン（ｎ＝２）のペアに
より選択される。他の実施例では、異なった数のライン
を用いることができる。

【０２１３】ライン６２０ａ（Ｐ１）および６３０ａ
（Ｇ１）が立ち上がったときには、ダイ６０５ａ、６０
５ｅ、６０５ｉ、６０５ｍが選択される。ライン６２０
ｂ（Ｐ２）および６３０ｂ（Ｇ２）が立ち上がったとき
には、ダイ６０５ｂ、６０５ｆ、６０５ｊ、６０５ｎが
選択される。ライン６２０ｃ（Ｐ３）および６３０ｃ
（Ｇ３）が立ち上がったときには、ダイ６０５ｃ、６０
５ｇ、６０５ｋ、６０５ｏが選択される。ライン６２０
ｄ（Ｐ４）および６３０ｄ（Ｇ４）が立ち上がったとき
には、ダイ６０５ｄ、６０５ｈ、６０５ｌ、６０５ｐが
選択される。

【０２１４】図１８〜図２０に示したダイ選択装置の構
造は、ダイに選択的に電力を供給するためにとくに適し
ている。もしライン６２０ｘおよび６３０ｘ上にスイッ
チされた信号が、それぞれ電力およびグランドであれ
ば、ダイの選択はダイに電力を供給することを介して行
われる。

【０２１５】しかしながら、電力の供給が主なダイ選択
機構ではない場合には、他の手法が可能である。いまま
で述べてきたダイ選択機構は半導体スイッチを用いて、
選択するラインに信号を「通して（ｐａｓｓ ｔｈｒｏ
ｕｇｈ）」きた。ダイのすべてに一度に電力を供給する
ならば、かつダイ選択が論理選択方法を用いることによ
り行われるならば、これを達成するために単純な回路を
用いることも可能である。

【０２１６】図２１は、こうした方法の一例によるダイ
選択装置６００ｄを示している。個々のダイ６０５
ａ’、６０５ｂ’、６０５ｃ’、６０５ｄ’、６０５
ｅ’、６０５ｆ’、６０５ｇ’、６０５ｈ’、６０５
ｉ’、６０５ｊ’、６０５ｋ’、６０５ｌ’、６０５
ｍ’、６０５ｎ’、６０５ｏ’、６０５ｐ’のいずれか
を選択するための機構６００ｄは、デコーダー６６０ａ
を用いている。こうしたダイのそれぞれは、図１８〜図
２０のダイ６０５ｘと同様であるが、選択信号を受ける
ように設計してある。

【０２１７】すべてのダイは、「ＰＷＲ」（ライン６２
０ｅ）および「ＧＮＤ」（ライン６３０ｅ）への共通の
電力およびグランド接続により並列的に電力供給され
る。デコーダー６６０ａは、その選択入力端子Ｉ１、Ｉ
２、Ｉ３、Ｉ４において受けるダイアドレス入力ライン
６４０ａ〜６４０ｄからのダイ選択信号（ＳＥＬ０〜Ｓ
ＥＬ３）の組み合わせに応じて、その出力端子（Ｑ0〜
ＱF）のひとつを立ち上げ、これに接続された出力ライ
ン（ダイ選択ライン）６５０ｘに出力する。

【０２１８】図２１において、デコーダー６６０ａの出
力端子Ｑｘは以下のように接続されている。すなわち、
出力端子Ｑ0は、ダイ選択ライン６５０ｄを介してダイ
６０５ｄ’にこれを接続する。出力端子Ｑ1は、ダイ選
択ライン６５０ｃを介してダイ６０５ｃ’にこれを接続
する。出力端子Ｑ2は、ダイ選択ライン６５０ｂを介し
てダイ６０５ｂ’にこれを接続する。出力端子Ｑ3は、
ダイ選択ライン６５０ａを介してダイ６０５ａ’にこれ
を接続する。出力端子Ｑ4は、ダイ選択ライン６５０ｈ
を介してダイ６０５ｈ’にこれを接続する。出力端子Ｑ
5は、ダイ選択ライン６５０ｇを介してダイ６０５ｇ’
にこれを接続する。出力端子Ｑ6は、ダイ選択ライン６
５０ｆを介してダイ６０５ｆ’にこれを接続する。出力
端子Ｑ7は、ダイ選択ライン６５０ｅを介してダイ６０
５ｅ’にこれを接続する。出力端子Ｑ8は、ダイ選択ラ
イン６５０ｌを介してダイ６０５ｌ’にこれを接続す
る。出力端子Ｑ9は、ダイ選択ライン６５０ｋを介して
ダイ６０５ｋ’にこれを接続する。出力端子ＱAは、ダ
イ選択ライン６５０ｊを介してダイ６０５ｊ’にこれを
接続する。出力端子ＱBは、ダイ選択ライン６５０ｉを
介してダイ６０５ｉ’にこれを接続する。出力端子ＱC
は、ダイ選択ライン６５０ｐを介してダイ６０５ｐ’に
これを接続する。出力端子ＱDは、ダイ選択ライン６５
０ｏを介してダイ６０５ｏ’にこれを接続する。出力端
子ＱEは、ダイ選択ライン６５０ｎを介してダイ６０５
ｎ’にこれを接続する。出力端子ＱFは、ダイ選択ライ
ン６５０ｍを介してダイ６０５ｍ’にこれを接続する。
このようにして、個々のダイをダイ選択信号「ＳＥＬ
０」、「ＳＥＬ１」、「ＳＥＬ２」および「ＳＥＬ３」
によりアドレスすることができる。

【０２１９】図２１におけるデコーディングは、それぞ
れのダイがそこに至る別個のワイヤを有するようにして
行うことができる。それぞれのワイヤは、ダイアドレス
信号ＳＥＬｘのあるひとつの特定の組み合わせだけに立
ち上がる。

【０２２０】図２２は、ラインを用いて同じ目的を達成
するための他の方法によるダイ選択装置６００ｅを示し
ている。このダイ選択装置６０ｅにおいては、それぞれ
のダイにひとつの選択ラインを設けるよりもむしろ、
「行−列」マトリックスの方法が採用されている。

【０２２１】ふたつのデコーダー６６０ｂおよび６６０
ｃは、ともに図２１のデコーダー６６０ａと同様である
が、より少ない入力をデコードするようにそれぞれ設計
されている。それぞれのダイは、図１８〜図２０のダイ
６０５ｘと同様であるが、ふたつの選択入力を受けると
ともに、このふたつの選択入力がともに立ち上がったと
きのみ応答するように設計されている。

【０２２２】デコーダー６６０ｂは、ライン６４０ａか
らアドレス信号「ＳＥＬ０」を受けるとともに、ライン
６４０ｂからアドレス信号「ＳＥＬ１」を受け、これら
選択入力の論理状態を４個の出力にデコードする。

【０２２３】すなわち、４個の出力とは、ダイ選択ライ
ン６５２ａを介してダイ６０５ａ’’、６０５ｂ’’、
６０５ｃ’’、６０５ｄ’’の一方の選択入力に共通に
接続する出力端子Ｑ0と、ダイ選択ライン６５２ｂを介
してダイ６０５ｅ’’、６０５ｆ’’、６０５ｇ’’、
６０５ｈ’’の一方の選択入力に共通に接続する出力端
子Ｑ1と、ダイ選択ライン６５２ｃを介してダイ６０５
ｉ’’、６０５ｊ’’、６０５ｋ’’、６０５ｌ’’の
一方の選択入力に共通に接続する出力端子Ｑ2と、ダイ
選択ライン６５２ｄを介してダイ６０５ｍ’’、６０５
ｎ’’、６０５ｏ’’、６０５ｐ’’の一方の選択入力
に共通に接続する出力端子Ｑ3と、である。

【０２２４】デコーダー６６０ｃは、ライン６４０ｃか
らアドレス信号「ＳＥＬ２」を受けるとともに、ライン
６４０ｄからアドレス信号「ＳＥＬ３」を受け、これら
選択入力の論理状態を４個の出力端子にデコードする。

【０２２５】すなわち、これら４個の出力端子とは、ダ
イ選択ライン６５２ｈを介してダイ６０５ｄ’’、６０
５ｈ’’、６０５ｌ’’、６０５ｐ’’の他方の選択入
力に共通に接続する出力端子Ｑ0と；ダイ選択ライン６
５２ｇを介してダイ６０５ｃ’’、６０５ｇ’’、６０
５ｋ’’、６０５ｏ’’の他方の選択入力に共通に接続
する出力端子Ｑ1と；ダイ選択ライン６５２ｆを介して
ダイ６０５ｂ’’、６０５ｆ’’、６０５ｊ’’、６０
５ｎ’’の他方の選択入力に共通に接続する出力端子Ｑ
2と；ダイ選択ライン６５２ｅを介してダイ６０５
ａ’’、６０５ｅ’’、６０５ｉ’’、６０５ｍ’’の
他方の選択入力に共通に接続する出力端子Ｑ3と；であ
る。

【０２２６】図２２のこうした機構は、図２１に示した
機構よりもその１６本に対して８本と少ないダイ選択ラ
インを用いることになる。もちろん、より多くの数のダ
イについては、より大きなデコーダーを採用することが
できる。一般的には、選択すべき個々のダイの数が多け
れば多いほど、図２２の機構を用いれば図２１の機構に
対してダイ選択ラインの数をより多く減少させることが
できる。

【０２２７】それぞれのダイについて個々のアドレスデ
コーダーを用いる他の機構は、より少ないダイ選択ライ
ンを用いている。

【０２２８】図２３に示すダイ選択装置６００ｆにおい
ては、それぞれの個々のダイは、アドレス入力「ＳＥＬ
０」、「ＳＥＬ１」、「ＳＥＬ２」、「ＳＥＬ３」から
の単一のアドレスを、ダイごとのアドレスデコーダーに
より直接デコードするようになっている。それぞれのダ
イ６０６ｘは、図１８〜図２０のダイ６０５ｘと同様で
あるが、単一のアドレスをデコードするデコーダーを備
えている。このデコーダーは、図２３のダイの部分に斜
線によりこれを示している。

【０２２９】すべてのダイは、ライン６４０ａ上のダイ
アドレス信号「ＳＥＬ０」、ライン６４０ｂ上のダイア
ドレス信号「ＳＥＬ１」、ライン６４０ｃ上のダイアド
レス信号「ＳＥＬ２」、およびライン６４０ｄ上のダイ
アドレス信号「ＳＥＬ３」に共通にこれを接続してあ
る。

【０２３０】すなわち図示のように、ライン６４０ａ、
６４０ｂ、６４０ｃ、６４０ｄがまとまって一本となっ
た太いライン６４０ｅを示している。このライン６４０
ｅは、ラインすべての論理グループである「バス」信号
を表している。これらのラインはこのバス内でそれぞれ
の独立性を失ってはおらず、バスはいわゆる「物理的
な」構造ではなく、図面中のアドレス信号をグループと
して取り扱うことを示す単なる表現上の手段である。実
際上、ダイアドレス信号「ＳＥＬ０」は、ダイ６０６ｘ
に関連したそれぞれのダイアドレスデコーダーに並列に
これを接続してある。他のダイアドレス信号のそれぞれ
についても同じである。

【０２３１】上記デコーダーは既述のように、ダイ上に
斜線でこれを示してある。これらのデコーダーは、ダイ
に組み込んでもよく、ダイの近傍のスクライブラインに
位置させてもよく、あるいはウェハのいずれかの便利な
位置にこれを配置してもよい。

【０２３２】ここに示した手法を用いることにより、ダ
イに余分な信号を供給することができる。余分な信号を
供給する目的は、「正常な」あるいは主な信号用パスが
破損し、あるいは操作不能となったときに、代替えの信
号用パスを使用可能とするためである。

【０２３３】このことは以下のふたつのうちのひとつに
より達成される。すなわち、１）ダイへの接続を行うス
クライブライン導体の数を二重（三重、もしくは四
重．．．）とすること；あるいは２）別個にスイッチさ
れる、ダイへの追加的なラインのセットを供給するこ
と、である。

【０２３４】この手法に関して、ダイへの余分なスクラ
イブライン導体に接続した余分な選択回路あるいはテス
ト回路を供給することにより、テストあるいはバーンイ
ンの少なくともいずれか一方を行うウェハの機能への、
回路の欠陥による衝撃を最小にすることもできる。

【０２３５】しかしながら、余分なスクライブライン導
体を有用とするためには、これらのラインを互いに絶縁
する機構、あるいは各種欠陥からラインを絶縁する機構
が必要である。この点について以下の図７ｘにもとづき
以下説明する。

【０２３６】（図２４、２５、２６、２７、２８、２
９）これまでの記述により、ウェハ上の通常は使わない
領域に戦略的に配置した半導体スイッチおよび導体の組
み合わせによって、ダイを選択可能であることを示して
きた。すなわち、ダイに選択的に電力を供給すること、
あるいは選択的に信号をこれらのダイに配分することの
少なくともいずれか一方が可能となる。

【０２３７】しかしながら、「正常な」ダイ領域が、製
造工程での欠陥により影響を受けるウェハ上の部位だけ
ではないという問題がまだ残る。すなわち、これらのダ
イ選択スイッチおよび戦略的配置の導体（スクライブラ
イン領域、変種のダイ領域、犠牲となるダイ領域など）
を含むこうした領域自体が、ウェハの他の部分でのこう
した欠陥の検出を補助するつもりの当該構造の操作自体
に影響を及ぼすような欠陥を有する可能性がある。

【０２３８】さらに、一般的にはショート（短絡）な
ど、あるタイプの欠陥がダイに悪影響を与え、このダイ
が選択回路に負荷を加え、破損した他のダイの選択が不
可能であるような可能性がある。必要なことは、こうし
た欠陥を選択回路の他の部分から絶縁分離するとともに
信号配分パスを余分に設けることにより、全体のウェハ
の検証の実現を排除しかねない単一ポイントによる検出
の失敗の可能性を大きく減らす方法である。

【０２３９】図２４〜図２９は、こうした目的のため
の、信号配分ラインのダイオードあるいはヒューズの少
なくともいずれか一方による絶縁の種々の形態を示す。
別に述べられていなければ、送り出された信号の「セン
ス（ｓｅｎｓｅ）」あるいは極性が、能動状態（駆動、
オン、真値）が非能動状態（非駆動、オフ、偽値）
（「能動的なハイ」信号あるいは「正の論理」信号とし
ばしば呼ばれる）よりも高い電圧（ポテンシャル）であ
るようになっているところでは、ダイあるいはこのダイ
の近傍のスクライブラインの領域において、少なくとも
非能動状態（図２４および図２５のみに示してある）と
して検出されるだけの低い電圧（ポテンシャル）の負荷
抵抗あるいは負荷電流があると考える。

【０２４０】またさらに、送り出された信号のセンスあ
るいは極性が、非能動状態が能動状態（「能動的なロ
ウ」信号あるいは「負の論理」信号としばしば呼ばれ
る）よりも高い電圧（ポテンシャル）であるようになっ
ているところでは、ダイあるいはこのダイの近傍のスク
ライブラインの領域において、少なくとも能動状態とし
て検出されるだけの高い電圧の負荷抵抗あるいは負荷電
流があると考える。

【０２４１】図２４〜図２９は、実際の構造を表現した
ものではなく、図解的なものである。したがって、ダイ
オードあるいはヒューズの物理的位置については、図面
上の配置とは異なっている。このようなダイオードある
いはヒューズの少なくともいずれか一方は、ダイ領域
上、スクライブライン内、あるいはダイの周縁領域内に
実際に存在する可能性がある。

【０２４２】図２４は、ダイオードにより信号伝達ライ
ン（導体）をダイから絶縁する構造を示す。なお「信号
伝達」手段は、電力信号も含んだどのような形態の電気
的信号もこれを伝達する。

【０２４３】ダイ７０５は、内部導体７６０ａおよび７
６０ｂにそれぞれ接続したボンディングパッド７１０ａ
および７１０ｂ、ならびに内部導体および回路を有す
る。このダイ７０５は、ダイオード７４０および７５０
を介して信号伝達ライン７２０および７３０からそれぞ
れ電気的信号を受け、上記内部導体７６０ａおよび７６
０ｂに伝達する。

【０２４４】ダイオード７４０の陽極は、信号伝達ライ
ン７２０にこれを接続する。ダイオード７４０の陰極
は、ボンディングパッド７１０ａをバイパスして、ダイ
７０５の内部導体７６０ａに直接これを接続する。なお
図面においては、ボンディングパッド７１０ａに関連し
た信号の、ボンディングパッド７１０ａをバイパスした
ダイへの直接接続を示している。

【０２４５】ダイオード７５０の陽極は、ボンディング
パッド７１０ｂをバイパスしてダイ７０５の内部導体７
６０ｂにこれを接続する。ダイオード７５０の陰極は、
信号伝達ライン７３０にこれを接続する。

【０２４６】図示のダイオードの極性は、信号伝達ライ
ン７２０が能動ハイ信号あるいはプラスの電力を伝達す
ること、および信号伝達ライン７３０が能動ロウ信号あ
るいはマイナスの電力を伝達することと考える。

【０２４７】これらのダイオード７４０および７５０
は、ダイ７０５の洩れ電流から信号伝達ライン７２０お
よび７３０をそれぞれ分離することにより、この洩れ電
流が信号伝達ライン７２０および７３０のいずれかにお
ける駆動信号ではないレベルを不適切に駆動信号として
しまうことを防止している。

【０２４８】信号伝達ライン７２０および７３０に電力
供給信号が伝達されるような特定の場合には、これらの
ダイオード７４０および７５０は、ダイ７０５の洩れ電
流が、信号伝達ライン７２０あるいは７３０の少なくと
もいずれか一方に接続される可能性がある他のダイある
いは回路に不適切に電力を供給しないように防止する。

【０２４９】図２５は、ダイへの接続機構を余分に設け
た、ダイオードによる絶縁構造を示す。半導体ウェハ上
では、ウェハ内の欠陥がこのウェハのある部分を破損あ
るいは操作不可能とする可能性がいつもある。当該欠陥
は導体も含むので、ひとつの導体が破損したときの保証
として余分な導体を供給することが望ましい。

【０２５０】図２５には、ダイ７０５、４個のダイオー
ド７４０ａ、７４０ｂ、７５０ａ、７５０ｂを図示して
ある。ふたつの余分な信号伝達導体のペアを設けてあ
り、第１のペアが７２０ａおよび７２０ｂで、第２のペ
アが７３０ａおよび７３０ｂである。信号伝達ライン７
２０ａおよび７２０ｂは、それぞれ同様の信号を伝達す
る。信号伝達ライン７３０ａおよび７３０ｂは、それぞ
れ同様の信号を伝達する。導体７２０ｘ上の信号は能動
ハイ信号、あるいはプラスの電力供給信号である。導体
７３０ｘ上の信号は能動ロウ信号、あるいはマイナスの
電力供給信号である。

【０２５１】ダイ７０５は、ダイ７０５上の他の部分の
異なる回路にそれぞれ接続したふたつのボンディングパ
ッド７１０ａおよび７１０ｂを有する。信号伝達導体７
２０ａはダイオード７４０ｂの陽極にこれを接続する。
信号伝達導体７２０ｂは、ダイオード７４０ａの陽極に
これを接続する。ダイオード７４０ａおよび７４０ｂの
陰極は、導体７６０ｃを介してボンディングパッド７１
０ａにこれを共通に接続する。つまり、ボンディングパ
ッドへの直接接続という、ダイへの接続の異なる方法を
図示している。

【０２５２】信号伝達導体７３０ａは、ダイオード７５
０ａの陰極にこれを接続する。信号伝達導体７３０ｂ
は、ダイオード７５０ｂの陰極にこれを接続する。ダイ
オード７５０ａおよび７５０ｂの陰極は、導体７６０ｄ
を介してボンディングパッド７１０ｂにこれを共通に接
続する。

【０２５３】導体７２０ａあるいは７２０ｂのいずれか
が損傷（開放）あるいはショートすることにより、伝達
される信号のタイプに応じて、能動ハイ「駆動」電圧レ
ベルあるいはプラスの電力供給電圧と比較して低電圧に
なる場合には、ダイオード７４０ａおよび７４０ｂによ
る絶縁構成により、他の余分な導体７２０ｂあるいは７
２０ａをそれぞれ介して電気的信号をダイ７０５のボン
ディングパッド７１０ａに伝達することがまだ可能であ
る。

【０２５４】導体７３０ａあるいは７３０ｂのいずれか
が損傷（開放）あるいはショートすることにより、伝達
される信号のタイプに応じて、能動ロウ「駆動」電圧レ
ベルあるいはマイナスの電力供給電圧と比較して高電圧
になる場合には、ダイオード７５０ａおよび７５０ｂに
よる絶縁構成により、他の余分な導体７３０ｂあるいは
７３０ａをそれぞれ介して電気的信号をダイ７０５のボ
ンディングパッド７１０ｂに伝達することがまだ可能で
ある。

【０２５５】図２６は、ヒューズによりダイから導体を
絶縁する絶縁構造を示している。ダイ７０５は、ふたつ
のボンディングパッド７１０ａおよび７１０ｂ、ならび
にいずれのボンディングパッドにも接続していない内部
導体７６０ｅおよび７６０ｆを有する。内部導体７６０
ｅをヒューズ７７０ａの一端に接続し、ヒューズ７７０
ａの他端を信号伝達ライン７２０に接続する。つまり、
ボンディングパッドでは受けることができない（接続さ
れていない）導体上の内部信号への直接接続という、ダ
イへの接続のさらなる異なる方法を図示している。内部
導体７６０ｆをヒューズ７７０ｂに接続し、ヒューズ７
７０ｂの他端を信号伝達ライン７３０に接続する。

【０２５６】ウェハの欠陥あるいは他の機能不全がダイ
７０５に生じ、信号伝達ライン７２０に印加される不必
要な負荷あるいは電圧（ショート）が生じるような場合
には、ヒューズ７７０ａを飛ばすことにより信号伝達ラ
イン７２０からダイ７０５を絶縁することができる。同
様にして、内部導体７６０ｆに何らかの理由で、欠陥あ
るいは機能不全が生じた場合には、ヒューズ７７０ｂを
飛ばすことにより信号伝達ライン７３０からダイ７０５
を絶縁することができる。

【０２５７】ヒューズ７７０ａおよび７７０ｂは、受動
ヒューズあるいは能動ヒューズのいずれであってもよ
い。受動ヒューズは、単純に相対的に薄い導体であっ
て、ここに余分な量のエネルギーを通すことにより蒸発
あるいはそうでなければ破損（開放）する可能性がある
ものである。すなわち、ヒューズを通して正常の電流よ
り大きな量の電流を流すことにより、ヒューズ内の抵抗
熱を発生させ、かくしてこれを溶かし、蒸発させ、割れ
させ、あるいはそうでなければ非導通状態とするもので
ある。代わりに、外部からのレーザーなどエネルギービ
ームをヒューズに集中的にあてて同様の効果を得ること
もできる（以下に述べる）。

【０２５８】能動ヒューズは、あるレベルまで電流を導
通するように設計した電子回路である。このレベルをこ
えると、能動ヒューズ回路は電流の導通を停止するよう
に設計されており、かくして正常電流より高い過剰電流
がながれたときに受動ヒューズの機能に匹敵する機能を
有することになる。

【０２５９】いずれのタイプのヒューズも、ともに半導
体デバイス製造の当業者には公知であり、ヒューズ可能
なＰＲＯＭ（プログラマブルリードオンリーメモリー）
のようなデバイスの製造に広く用いられてきている。ヒ
ューズを飛ばす方法については本発明と関係しているの
で、図３０〜図８ｄにもとづき後述する。

【０２６０】図２７は、ダイへの接続機構を余分に設け
た、ヒューズによる絶縁構造を示す。この構造は、図２
５の絶縁構造と非常によく似ているが、図２５のダイオ
ードを図２７においてヒューズに置き換えてある。

【０２６１】余分の信号伝達導体７２０ａおよび７２０
ｂのペアをダイ７０５に接続する。ここで、「余分の」
とは同じ信号内容を伝達可能であるということである。
余分の信号伝達導体７３０ａおよび７３０ｂの同様の第
２のペアをダイ７０５に接続する。

【０２６２】それぞれのヒューズ７７０ｃおよび７７０
ｄの一側をダイ７０５の内部導体７６０ａに共通に接続
する。ヒューズ７７０ｃの残りの側を信号伝達ライン７
２０ａに接続するとともに、ヒューズ７７０ｄの残りの
側を信号伝達ライン７２０ｂに接続する。

【０２６３】同様に、それぞれのヒューズ７７０ｅおよ
び７７０ｆの一側をダイ７０５の内部導体７６０ｂに共
通に接続する。ヒューズ７７０ｅの残りの側を信号伝達
ライン７３０ａに接続するとともに、ヒューズ７７０ｆ
の残りの側を信号伝達ライン７３０ｂに接続する。

【０２６４】通常の操作においては、信号伝達ライン７
２０ａおよび７２０ｂの一方のみが信号を有し（駆動さ
れ）、他方は信号を有さない（非駆動状態におかれ
る）。実際には、非駆動ラインは、ヒューズを通した導
通パスにより駆動ラインと実質的に同一の信号を伝達す
る。

【０２６５】ウェハの欠陥あるいは他の機能不全がこの
ふたつの信号伝達導体のうちの一方に生じて他の信号伝
達導体にショートしたり機能悪化がある場合には、ショ
ートしたあるいは機能悪化した信号伝達導体に接続して
あるすべてのヒューズが飛んで、この信号伝達導体は他
の信号伝達導体から絶縁される。

【０２６６】たとえば、ウェハの欠陥あるいは機能不全
が信号伝達ライン７２０ａに影響を与えれば、ヒューズ
７７０ｃが飛んで信号伝達ライン７２０ａを信号伝達ラ
イン７２０ｂから絶縁し、一方ヒューズ７７０ｄを介す
る信号伝達ライン７２０ｂはそのままとすることにより
内部導体７６０ａへの接続は維持する。

【０２６７】同様に、たとえば、ウェハの欠陥あるいは
機能不全が信号伝達ライン７２０ｂに影響を与えれば、
ヒューズ７７０ｄが飛んで信号伝達ライン７２０ｂを信
号伝達ライン７２０ａから絶縁し、一方ヒューズ７７０
ｃを介する信号伝達ライン７２０ａはそのままとするこ
とにより内部導体７６０ａへの接続は維持する。

【０２６８】信号伝達ライン７３０ａおよび７３０ｂの
互いの間の絶縁は、ヒューズ７７０ｅおよび７７０ｆを
通して同様にこれを行う。

【０２６９】ダイ７０５におけるウェハの欠陥あるいは
機能不全（回路のショートなど）により内部導体７６０
ａが信号伝達ライン７２０ａおよび７２０ｂの正常信号
伝達特性と何らかの干渉を生じた場合には、ヒューズ７
７０ｃおよび７７０ｄはともに飛んで、この欠陥、内部
導体７６０ａおよびダイ７０５から信号伝達ライン７２
０ａおよび７２０ｂを絶縁する。

【０２７０】同様に、ダイ７０５におけるウェハの欠陥
あるいは機能不全（回路のショートなど）により内部導
体７６０ｂが信号伝達ライン７３０ａおよび７３０ｂの
正常信号伝達特性と何らかの干渉を生じた場合には、ヒ
ューズ７７０ｅおよび７７０ｆはともに飛んで、この欠
陥、内部導体７６０ｂおよびダイ７０５から信号伝達ラ
イン７３０ａおよび７３０ｂを絶縁する。

【０２７１】図２８は、ダイ内の欠陥から信号伝達導体
を絶縁する、ダイオードおよびヒューズの組み合わせに
よる絶縁構造を示す。図２８には、２本の信号伝達導体
７２０および７３０を図示してある。信号伝達ライン７
２０は、ダイオード７４０の陽極にこれを接続する。ダ
イオード７４０の陰極は、ヒューズ７７０ａの一側にこ
れを接続する。ヒューズ７７０ａの他側は、ダイ７０５
の内部導体７６０ａにこれを接続する。

【０２７２】信号伝達ライン７３０は、ダイオード７５
０の陰極にこれを接続する。ダイオード７５０の陽極
は、ヒューズ７７０ｂの一側にこれを接続する。ヒュー
ズ７７０ｂの他側は、ダイ７０５の内部導体７６０ｂに
これを接続する。ダイオード７４０および７５０に関す
る絶縁構造は、図２４にもとづき説明した構造と同一で
ある。

【０２７３】ヒューズ７７０ａおよび７７０ｂは、ダイ
７０５にショートした回路がある場合の追加的な絶縁構
造を提供するものである。ヒューズ７７０ａおよびダイ
オード７４０の直列接続の順序、およびヒューズ７７０
ｂおよびダイオード７５０の直列接続の順序は重要では
ない。ダイオードの極性が維持されている限り、ヒュー
ズとダイオードとの直列接続の順序は、他の部分に影響
なくこれを替えることができる。

【０２７４】図２９は、信号伝達導体を互いにおよびダ
イ内の欠陥から絶縁するダイオードおよびヒューズの組
み合わせによる絶縁構造を示す。信号伝達ライン７２０
ａは、ヒューズ７７０ｃの一側にこれを接続する。ヒュ
ーズ７７０ｃの他側は、ダイオード７４０ａの陽極にこ
れを接続する。信号伝達ライン７２０ｂは、ヒューズ７
７０ｄの一側にこれを接続する。ヒューズ７７０ｄの他
側は、ダイオード７４０ｂの陽極にこれを接続する。ダ
イオード７４０ａおよび７４０ｂの陰極は、ダイ７０５
の内部導体７６０ａに共通にこれを接続する。

【０２７５】同様に、信号伝達ライン７３０ａは、ヒュ
ーズ７７０ｅの一側にこれを接続する。ヒューズ７７０
ｅの他側は、ダイオード７５０ａの陰極にこれを接続す
る。信号伝達ライン７３０ｂは、ヒューズ７７０ｆの一
側にこれを接続する。ヒューズ７７０ｆの他側は、ダイ
オード７５０ｂの陰極にこれを接続する。ダイオード７
５０ａおよび７５０ｂの陽極は、ダイ７０５の内部導体
７６０ｂに共通にこれを接続する。

【０２７６】ダイオード７４０ａ、７４０ｂ、７５０
ａ、７５０ｂの機能は、図２５において説明したそれぞ
れの機能と同一である。さらに、ヒューズ７７０ｃおよ
び７７０ｄは、内部導体７６０ａ内の回路のショートあ
るいはダイ７０５上の他の同様な欠陥から信号伝達ライ
ン７２０ａおよび７２０ｂを絶縁する。また、ヒューズ
７７０ｅおよび７７０ｆは、内部導体７６０ｂ内の回路
のショートあるいはダイ７０５上の他の同様な欠陥から
信号伝達ライン７３０ａおよび７３０ｂを絶縁する。

【０２７７】（図３０、３１、３２）上述したようなヒ
ューズによる絶縁構造は、破損した、むだな、あるいは
不必要な回路への接続を切断するためにヒューズを飛ば
す方法を必要とする。以下、図３０〜図３２にもとづき
この方法について説明する。

【０２７８】図３０は、ダイオードおよびヒューズの組
み合わせによる絶縁構造が採用されているヒューズの飛
ばし方法および装置を示す。すなわち、２本の導体８１
０および８２０を図示してある。導体８１０は、ヒュー
ズおよびダイオードによる絶縁構造を介して多くの異な
るポイントにこれを接続するように構成する。こうした
絶縁構造のふたつを示している。

【０２７９】導体８１０は、ダイオード８３０ａおよび
８３０ｂの陽極にこれを接続する。ダイオード８３０ａ
の陰極は、ヒューズ８３５ａの一側にこれを接続する。
ヒューズ８３５ａの他側は、半導体スイッチ８４５ａの
一側および導体８４０ａにこれを接続する。この導体８
４０ａは他の部分へのさらなる接続を行う。

【０２８０】ダイオード８３０ｂの陰極は、ヒューズ８
３５ｂの一側にこれを接続する。ヒューズ８３５ｂの他
側は、半導体スイッチ８４５ｂの一側および導体８４０
ｂにこれを接続する。この導体８４０ｂは他の部分への
さらなる接続を行う。半導体スイッチ８４５ａおよび８
４５ｂの残りの端部は、導体８２０にこれを接続する。

【０２８１】欠陥が生じていることにより導体８１０を
ダイオード８３０ａから絶縁する必要が生じたときに
は、ヒューズ８３０ａが以下の方法により飛ばされる。
すなわち、ａ）導体８１０および８２０への電圧の印加
により、導体８２０が導体８１０より低い電圧になるよ
うにすること、およびｂ）スイッチ８４５ａを閉鎖し、
ヒューズ８３５ａを溶融すること、である。

【０２８２】同様に、欠陥が生じていることにより導体
８１０をダイオード８３０ｂから絶縁する必要が生じた
ときには、ヒューズ８３０ｂが以下の方法により飛ばさ
れる。すなわち、ａ）導体８１０および８２０への電圧
の印加により、導体８２０が導体８１０より低い電圧に
なるようにすること、およびｂ）スイッチ８４５ｂを閉
鎖し、ヒューズ８３５ｂを溶融すること、である。

【０２８３】導体８１０および８２０を横切って、最低
の電圧差、および電流伝達容量が存在する。この電圧差
および電流伝達容量は、部分的には、ヒューズ８３５ａ
および８３５ｂの特性により決定される。さらに、この
電圧差はダイオード８３０ａあるいは８３０ｂのダイオ
ードドロップ（間の電圧降下）、スイッチ８４５ａある
いは８４５ｂの飽和電圧（間の電圧降下）を克服するの
に必要とされる量を含む必要がある。

【０２８４】図３１は、ヒューズのみによる絶縁構造が
採用されたときのヒューズの溶融方法を示す。各接続は
図３０に示したものとすべて同一であるが、図３０のダ
イオード８３０ａおよび８３０ｂは図３１において削除
されており、ヒューズ８３５ａおよび８３５ｂがそれぞ
れの一側を導体８１０に直接接続されている点が異なっ
ている。

【０２８５】こうした構造のヒューズ溶融作用も図３０
の場合と同一であるが、ダイオードがない分、ダイオー
ドドロップを克服することが不要で、導体８１０および
８２０の間に印可された電圧差の極性が適当ではないこ
とが異なっている。

【０２８６】図３２は、ヒューズによる絶縁構造のため
の、指向性エネルギービームによるヒューズ溶融方法を
示す。図示のヒューズおよびダイオードによる絶縁構造
において、導体８１０は、ふたつのダイオード８３０ａ
および８３０ｂの陽極にこれを接続する。ダイオード８
３０ａの陰極は、ヒューズ８３５ａの一側にこれを接続
する。ヒューズ８３５ａの他側は、導体８４０ａにこれ
を接続する。導体８４０ａはさらなる接続を行う。ダイ
オード８３０ｂの陰極は、ヒューズ８３５ｂの一側にこ
れを接続する。ヒューズ８３５ｂの他側は、導体８４０
ｂにこれを接続する。導体８４０ｂはさらなる接続を行
う。

【０２８７】ヒューズ８３５ａを溶融するために、強く
集中させたエネルギービーム８５０、たとえばレーザー
などをヒューズ８３５ａに照射し、これに余分なエネル
ギーを与えることにより、ヒューズ８３５ａを蒸発、溶
融、破損、あるいはこれら以外の開放状態とする。

【０２８８】（図３３、３４）電子ビームによるプロー
ブは公知であり、このプローブにおいては、電子ビーム
を用いて、電気的信号をウェハに与えること、あるいは
電気的信号を読み取ることの少なくともいずれか一方を
行うものである。この非接触でかつビーム指向の手法
は、とくに大きな接触領域を必要としないなど、機械的
なプローブよりも多くの有利な点がある。

【０２８９】電子ビームを非常にきつく収束させ、ウェ
ハ上のどのようなポイントにもこれを便宜的に当てるこ
とができる。しかしながら、収束するビームとしては、
電子ビームはウェハ上の電気的信号の多くの平行励起に
は不可能である。一般的には、電子ビームを用いた複雑
な選択およびプローブ構造は補助的な電子機器がなけれ
ば不可能である。

【０２９０】図３３は、電子ビームによるプローブおよ
びセンシングを促進するためにダイ上に配置する補助的
な回路を示す。電子ビームプローブのための「タッチパ
ッド」のような２個のアクセスポイント９０５ａおよび
９０５ｂが電子ビームにとってアクセス可能なウェハの
領域に設けられている。

【０２９１】ＳＲフリップフロップ９２０をこれらのタ
ッチパッドに接続することにより、ＳＲフリップフロッ
プ９２０のセット入力端子「Ｓ」がライン９１０ａを介
してタッチパッド９０５ａに接続し、ＳＲフリップフロ
ップ９２０のリセット入力端子「Ｒ」がライン９１０ｂ
を介してタッチパッド９０５ｂに接続する。ＳＲフリッ
プフロップ９２０の出力端子「Ｑ」は、ライン９３０上
に出力信号を発生し、この出力信号は他の部分で使用さ
れる。

【０２９２】電子ビームは、アクセスポイント９０５ａ
および９０５ｂを介してＳＲフリップフロップ９２０の
セット入力およびリセット入力をそれぞれいつでも立ち
上げる。信号がアクセス可能ならば、ライン９１０ａあ
るいは９１０ｂに該信号を直接供給する場合も同様であ
る。

【０２９３】ＳＲフリップフロップ９２０のセット入力
が立ち上げられたとき、出力端子「Ｑ」はライン９３０
上の出力信号を立ち上げ（セットし）、ＳＲフリップフ
ロップ９２０のリセット入力端子にリセット信号を受け
るまでこの状態を維持する。ＳＲフリップフロップ９２
０のリセット入力が立ち上げられたとき、出力端子
「Ｑ」はライン９３０上の出力信号を立ち下げ（リセッ
トし）、ＳＲフリップフロップ９２０のセット入力端子
にセット信号を受けるまでこの状態を維持する。

【０２９４】これらの複数の回路がウェハ上に、好まし
くはスクライブライン内、あるいは周縁領域に設けられ
ていれば、テストのためにウェハ上に信号の複雑な組み
合わせを電子ビームがセットアップするような機構を構
成することが可能になる。たとえば、ウェハが１００個
のダイを含んでいれば、こうした回路の７個が電子ビー
ムによるプローブに用いられ、ダイを選択するためのア
ドレスをセットアップする。

【０２９５】図３４は、１個のみの「タッチパッド」９
０５ａを用いた、同様の補助的な回路構造を示してい
る。タッチパッド９０５ａ上の信号は、ライン９１０ａ
を介してトグルフリップフロップ９２５のトグル入力端
子（Ｔ）に伝達される。トグルフリップフロップ９２５
の出力端子（Ｑ）はライン９３０上に出力し、他の部分
で使用される（図３３と同様）。

【０２９６】図３４の回路は、図３３の回路と同様に作
用するが、それぞれの時間で、アクセスポイント９０５
ａ（あるいはライン９１０ａ）が電子ビームにより「タ
ッチ」され、出力端子Ｑ、したがってライン９３０上の
信号がその状態を立ち上げから立ち下げへ、あるいはそ
の逆にと変化する。

【０２９７】（図３５、３６、３７、３８、３９）水平
あるいは鉛直スクライブラインのいずれか一方に配置さ
れた複数のライン（たとえば電力およびグランド）のセ
ットを多重接続する方法は、水平あるいは鉛直スクライ
ブラインにともに配置された複数の追加的ラインの多重
接続にもこれを拡大することができる。以下図３５〜図
３９にもとづき説明する。

【０２９８】前記米国特許第４，７４９，９４７号の第
４図（以下、本出願の図４０とする）に示されているよ
うに、ダイを横切っているクロスチェックラインの実際
の数に比較して、ダイごとにクロスチェック接続の数を
減らすことが可能である。前述したように、シフトレジ
スター２７を複数のプローブライン制御用に用いること
が可能で、テストの最中に一度にひとつのプローブライ
ンのみを立ち上げるように設計する。

【０２９９】他のシフトレジスター２８は、センスライ
ンにこれを接続する。ひとつのプローブラインを立ち上
げることによって、すべてのセンスラインに信号を印加
し、かくしてセンスラインシフトレジスター２８を並列
モードで操作し、センスラインから情報を読み出しおよ
び記憶する。さらにこのシフトレジスター２８を直列ク
ロックモードで操作することによって、センスラインか
ら信号を単一のプローブポイント３２に直列に伝送す
る。

【０３００】こうしたテストポイントを一対一の対応か
らプローブラインおよびセンスラインの数に減少させる
全体構成は、すべてのプローブライン用の単一の接続、
すべてのセンスライン用の単一の接続、ならびにプロー
ブラインおよびセンスラインの数に関係のないいくつか
のクロックおよび制御接続を必要とする。

【０３０１】米国特許第４，７４９，９４７号はまた、
その第８欄の第５５〜６３行目に、クロスチェック手法
を実行するために必要なプローブポイントの数をさらに
減少させることを提案している。この減少させるための
手法は、プローブラインを制御するシフトレジスター２
７をカウンターのようなオンチップ回路に置き換えるこ
とである。このカウンターは、外部のデータ入力の必要
なしに、順序よく、テストの最中に一度のひとつのプロ
ーブラインを立ち上げる。

【０３０２】米国特許第４，７４９，９４７号はまた、
オンチップシフトレジスターの使用により、出力データ
が一度に１ビットだけしか計測することができないた
め、すべてのセンスラインの出力をすぐに計測すること
ができることと比較すると、テストの速度が低下するこ
とを述べている。したがって、その第９欄の第１０〜１
４行目に提案しているように、「センスラインおよびシ
フトレジスターの出力はともにこれをプローブポイント
に伝達することにより、ウェハの段階でセンスラインの
直接的なプローブを可能とし、ＩＣがパッケージされた
ときのあとのテストのためにはシフトレジスタープロー
ブのみによるものとする。」

【０３０３】なお米国特許第４，７４９，９４７号によ
り提案あるいは開示はされていないが、より多い数の個
々のクロスチェックテストラインへのアクセスを必要と
するテストポイントの数を減らす方法は、ウェハの段階
でこれを利用することができる。

【０３０４】図３５は、ウェハ上の相対的に多い数のダ
イに限られた数の信号を選択的に接続するためにシフト
レジスターを用いる例を示している。この例において
は、説明を明確にするために、わざと少ない数のダイ
（４個すなわち１００２ａ、１００２ｂ、１００２ｃ、
１００２ｄ）、およびダイあたり少ない数のプローブラ
インおよびセンスラインを示している。つまり、ダイあ
たり４本のプローブラインＰｘでグループ化して２本の
セット１０１０ｘを構成するとともに、ダイあたり４本
のセンスラインＳｘでグループ化して２本のセット１０
２０ｘを構成している。

【０３０５】典型的なウェハでは、本質的に多数のダ
イ、プローブラインおよびセンスラインを用いる。それ
ぞれのセットはウェハ上のどのような与えられたダイも
これをプローブするのに十分であるような、プローブラ
インの複数のセット（１０１０ａおよび１０１０ｂが示
されている）が、スクライブラインに配置されていると
ともに、それぞれのセットが個々のダイ（１００２ａ、
１００２ｂ、１００２ｃ、１００２ｄのうちのひとつ）
のセンスラインにアクセスするために十分であるよう
な、センスラインの他の複数のセット（１０２０ａおよ
び１０２０ｂが示されている）が、センスラインの中に
配置されている。

【０３０６】プローブシフトレジスター１０３０を設
け、このプローブシフトレジスター１０３０の出力がプ
ローブラインを駆動する。プローブシフトレジスター１
０３０は、ＳＩＰＯ（シリアルイン−パラレルアウト）
タイプであり、「データインプット」ライン１０３２上
にあってプローブシフトレジスター１０３０の入力端子
ＤＩ（データイン）へのデータは、ライン１０３４上に
あってプローブシフトレジスター１０３０のクロック入
力端子（＞）への「シフトイン」クロック信号により、
プローブシフトレジスター１０３０にクロックされる。

【０３０７】「データイン」信号がクロック入力される
と、そのデータ値は、プローブシフトレジスター１０３
０の出力端子Ｑ0〜Ｑ7に沿って直列にシフトされ、ここ
に接続されているプローブラインのセット１０１０ｘに
配置される。

【０３０８】センスシフトレジスター１０４０を設け、
このセンスシフトレジスター１０４０の入力端子Ｄ0〜
Ｄ7がセンスラインのセット１０２０の信号値を受け取
る。センスシフトレジスター１０４０は、ＰＩＳＯ（パ
ラレルイン−シリアルアウト）タイプであり、センスシ
フトレジスター１０４０のセンスライン１０２０ｘ上の
入力端子にあるデータが、ライン１０４６上のセンスシ
フトレジスター１０４０の負荷入力端子にある「負荷」
信号によりラッチされ、ライン１０４４上にあってセン
スシフトレジスター１０４０のクロック入力端子への
「シフトアウト」信号により、一度にひとつのデータ値
づつデータライン１０４２にシフトアウトされる。

【０３０９】こうした方法により、事実上どのような数
のダイであっても、インターフェース信号（プローブお
よびセンス信号）の数が５個に減らされる。これ以上の
数のダイ、センスラインおよびプローブラインについて
は、より長いシフトレジスター１０３０および１０４０
が必要である。

【０３１０】図３６は、図３５の構造にダイ選択構造を
加えたものである。１個以上のダイが応答すると、多く
の場合、プローブラインおよびセンスライン上で信号が
不一致を起こす原因となる。したがって、こうした不一
致を除去するとともに個々のダイを絶縁するための手段
として、ダイ選択構造を追加する。

【０３１１】図３６は、図３５と同様であるが、上述し
た適当なタイプのダイ選択スイッチ１０５０を設けるこ
とにより、個々のダイ１００２ａ、１００２ｂ、１００
２ｃ、１００２ｄを選択するようにしてある点が異な
る。図面は、電力を供給することによってとくにダイ選
択に適した行列選択構造として示してある。しかしなが
ら、既述のどのようなダイ選択構造にも交換可能であ
る。さらに、余分なラインを用いた手法、ダイオードあ
るいはヒューズによる絶縁構造も適用可能である。

【０３１２】図３７は、シフトレジスターを用いること
によって、さらなる効率の改良が可能なテスト用接続の
減少方法を示す。説明を明確にするためにダイの数はわ
ざと減らしてある。

【０３１３】典型的な応用として、多数のダイを有して
いる。図３５および図３６のダイ１００２ｘと同様に、
４個のダイ（１００２ａ’、１００２ｂ’、１００２
ｃ’、１００２ｄ’）が示されているが、これらのダイ
が米国特許第４，７４９、９４７号において言及したク
ロスチェックシフトレジスター構造を採用することによ
り、ダイあたりのプローブラインおよびセンスラインの
数を減らす点が異なっている。

【０３１４】図示のように、ダイあたり３本のプローブ
ラインおよび３本のセンスラインが示されている。この
３本という数は、ダイのプローブ／センスによるグリッ
ドが単純にダイに拡大されている多くの数と比較して
も、こうした適用の実際の数と本質的には異ならない。

【０３１５】ダイ１００２ａ’を他のダイ（１００２
ｂ’、１００２ｃ’、１００２ｄ’）の典型例として示
しているが、このダイ１００２ａ’は３本のプローブポ
イント１００３および３本のセンスポイント１００４を
有する。図示のように、プローブポイント１００３は、
ライン１０１０’によりこれを列にまとめ、センスポイ
ント１００４は、ライン１０２０’によりこれを行にま
とめている。

【０３１６】図３５および図３６に示したと同様に、ラ
イン１０３２上にデータ入力信号を有するとともにライ
ン１０３４上にシフトインクロック信号を有するＳＩＰ
Ｏシフトレジスター１０３０によって、プローブライン
１０１０’が駆動される。

【０３１７】また図３５および図３６に示したと同様
に、ライン１０４６上に負荷入力を、ライン１０４４上
にシフトクロック入力を、ライン１０４２上にデータ出
力を有するＰＩＳＯシフトレジスター１０４０のデータ
入力端子にセンスライン１０２０’が接続される。

【０３１８】シフトレジスターへのノンプローブおよび
ノンセンス接続の外部インターフェースは、図３５およ
び図３６のそれと同一であるが、ダイへのインターフェ
ースは異なっている。なおこの図３７と、図３５および
図３６とにおいて、「データイン」にデータが印加され
たこと、および「データアウト」にデータが出力された
ことの意味には相違があるが、物理的インターフェース
は同一である。

【０３１９】この構造は、必要なインターフェースポイ
ントの数を変更しないが、ウェハに設けたプローブライ
ンおよびセンスラインの数を減少させる。これらのライ
ンは、たとえば、スクライブラインが接続されるウェハ
の近傍のスクライブラインあるいは重ね合わせるメタル
のグリッドなど、ウェハ上のどのような適宜の部位であ
っても、適当な手段を用いてこれを配置可能である。

【０３２０】図３８は、図３７の構造と同一の構造を示
しているが、ダイ選択スイッチ１０５０ｂが個々のダイ
を選択するために追加されている点が異なる。図示のよ
うに、信号による論理的なダイ選択にとくに適した方法
で、ライン１０８０ａ、１０８０ｂ、１０８０ｃ、１０
８０ｄをダイ１００２ａ’、１００２ｂ’、１００２
ｃ’、１００２ｄ’にそれぞれ直接接続する。

【０３２１】またこの構造は、電力供給ベースのダイ選
択にも用いることができ、この場合、すべてのダイに設
けられたたとえばグランドなど１本の供給ラインが共通
であり、たとえば電力など他の供給ラインがスイッチさ
れる。他のダイ選択構造はどのようなものでもこれを交
換可能であり、さらには余分なライン構造、あるいはヒ
ューズもしくはダイオードによる絶縁構造が適用され
る。

【０３２２】図３９は、必要なプローブラインおよびセ
ンスラインの数をさらに減少させる構造を示している。
図３８の構造と同一のダイ選択構造が示されている。た
だし、プローブラインおよびセンスラインを行列ベース
のセットに接続するよりはむしろ、このセットを並列に
接続して、共通のプローブラインの単一のセット１０９
０ａおよびセンスラインの単一共通のセット１０９０ｂ
とし、ウェハの他の部位において適当な手段により処理
し、あるいは外部のインターフェースポイントに直接伝
達する。

【０３２３】図３５〜図３８では、ウェハ上のインター
フェースポイントを減少させるための機構としてシフト
レジスターを用いることを示したが、逆に、信号シフト
用の刺激の入力および出力という工程のために操作の速
度が影響される。他の方法としては、プローブラインお
よびセンスラインのセットにアクセスするためにシフト
レジスターを用いるというよりはむしろ、たとえば図４
ｘおよび図５ｘに示されたタイプの選択スイッチなど、
マルチプレクサーを用いることが可能である。この機構
により全速での実行が可能となる。

【０３２４】どのようなこうした回路、すなわちシフト
レジスターあるいはマルチプレクサーの少なくともいず
れか一方を、好ましくはスクライブライン、犠牲となる
「正常な」ダイ領域、変種のダイ領域、あるいはウェハ
の周縁領域など、ウェハ上の適宜な部位に配置するもの
とする。

【０３２５】以上開示した多くの手法について、ＩＣテ
ストにも一般に適用可能であるが、ふたつの注意を以下
に述べる。すなわち、ａ）ウェハに電力を供給する電力
システムは、非常に良好に調整され、相対的にノイズフ
リーであること、およびｂ）とくにＣＭＯＳ入力など不
使用の入力端子は、外来のノイズを発生させないように
終端化（負荷）すること、である。

【０３２６】

【発明の効果】以上のように本発明によれば、以上開示
した方法および構造を用いることにより、ダイに単一あ
るいはグループで電力を供給して、ウェハの段階での静
的なバーンインを行うことができる。また図３５〜図３
９に示したテストインターフェースとの関連でダイ選択
構造を用いることにより、まだ分離していないダイにつ
いて、電力供給（動的バーンイン）の間にこれを駆動
し、あるいはその機能テストを行い、ほとんど１００％
の欠陥保証を行うことができる。

【図面の簡単な説明】

【図１】従来の、正常なダイ、変種のダイ、およびスク
ライブラインを含む、ウェハの各種の特徴を示す説明図
である。

【図２】従来の、「ピンチポイント」およびウェハの周
縁領域を示す説明図である。

【図３】同、ウェハの断面図である。

【図４】同、ウェハの断面図である。

【図５】本発明のダイ選択機構を示したウェハの断面説
明図である。

【図６】同、ダイ選択機構を示したウェハの断面説明図
である。

【図７】同、ダイ選択機構を示したウェハの断面説明図
である。

【図８】同、選択スイッチの簡略図である。

【図９】同、選択スイッチの簡略図である。

【図１０】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１１】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１２】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１３】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１４】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１５】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１６】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１７】同、図８および図９に示したタイプの選択ス
イッチを実行するために適当な選択スイッチ回路の説明
図である。

【図１８】同、ダイ選択回路の説明図である。

【図１９】同、ダイ選択回路の説明図である。

【図２０】同、ダイ選択回路の説明図である。

【図２１】同、ダイ選択回路の説明図である。

【図２２】同、ダイ選択回路の説明図である。

【図２３】同、ダイ選択回路の説明図である。

【図２４】同、ダイオードおよびヒューズによるダイ選
択ラインの絶縁方法の説明図である。

【図２５】同、ダイオードおよびヒューズによるダイ選
択ラインの絶縁方法の説明図である。

【図２６】同、ダイオードおよびヒューズによるダイ選
択ラインの絶縁方法の説明図である。

【図２７】同、ダイオードおよびヒューズによるダイ選
択ラインの絶縁方法の説明図である。

【図２８】同、ダイオードおよびヒューズによるダイ選
択ラインの絶縁方法の説明図である。

【図２９】同、ダイオードおよびヒューズによるダイ選
択ラインの絶縁方法の説明図である。

【図３０】同、ヒューズにより絶縁されるダイ選択ライ
ンのヒューズを切る手法の説明図である。

【図３１】同、ヒューズにより絶縁されるダイ選択ライ
ンのヒューズを切る手法の説明図である。

【図３２】同、ヒューズにより絶縁されるダイ選択ライ
ンのヒューズを切る手法の説明図である。

【図３３】同、電子ビームによるプローブに用いる補助
的な回路を示す説明図である。

【図３４】同、電子ビームによるプローブに用いる補助
的な回路を示す説明図である。

【図３５】同、ウェハの段階でバーンインおよびテスト
を行うために必要な外部のインターフェースポイントの
数を減少させる手法の説明図である。

【図３６】同、ウェハの段階でバーンインおよびテスト
を行うために必要な外部のインターフェースポイントの
数を減少させる手法の説明図である。

【図３７】同、ウェハの段階でバーンインおよびテスト
を行うために必要な外部のインターフェースポイントの
数を減少させる手法の説明図である。

【図３８】同、ウェハの段階でバーンインおよびテスト
を行うために必要な外部のインターフェースポイントの
数を減少させる手法の説明図である。

【図３９】同、ウェハの段階でバーンインおよびテスト
を行うために必要な外部のインターフェースポイントの
数を減少させる手法の説明図である。

【図４０】ダイ上においてクロスチェックテストを実行
するための従来の手法の説明図である。

【符号の説明】

２７ シフトレジスター ２８ センスラインシフトレジスター ３２ 単一のプローブポイント １０２、１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ ダ
イ領域 １０４ 半導体ウェハ １０６ 水平方向のスクライブライン １０８ 鉛直方向のスクライブライン １２０ 変種のダイ領域（不定形状のダイ領域） １３０ 周縁領域 １４０ ピンチポイント（ボトルネック） ２００、２００’、３００、３００’、３００’’ ウ
ェハ１０４の一部分 ２０６ 水平方向のスクライブライン ２０８ 鉛直方向のスクライブライン ２１２ 電力用導体 ２１４ グランド用導体 ２２０ ボンドパッド ２３０、２３０ａ、２３０ｂ 外部ワイヤ（フライイン
グワイヤ） ２４０ バーンインパッド ３０４ ウェハ表面の一領域 ３０６ 水平方向のスクライブライン ３０８ 鉛直方向のスクライブライン ３１０、３１０ａ、３１０ｂ 導体ラインによる複数の
セット ３２０ パス（周縁の領域） ３３０ 変種のダイ領域 ３３５ 奉仕させられるダイ領域 ３５０ 多重接続用の回路 ４２０ａ、４２０ｂ、４２０ｃ、４２０ｄ、４２０ｅ、
４２０ｆ、４２０ｇ、４２０ｈ スクライブライン導体 ４３０ａ、４３０ｂ ウェハ上の特定の共通領域 ４４０、４４０ａ、４４０ｂ パッド ４４５ 制御信号の終端部 ４５０ 半導体ステッパースイッチ ４５２ａ、４５２ｂ 半導体ステッパースイッチ４５０
の入力端子 ４５４ａ、４５４ｂ、４５４ｃ、４５４ｄ、４５４ｅ、
４５４ｆ、４５４ｇ、４５４ｈ 半導体ステッパースイ
ッチ４５０の出力端子 ４６０、４６０ａ、４６０ｂ ボンドワイヤ ５００ａ、５００ｂ、５００ｃ、５００ｄ、５００ｅ、
５００ｆ、５００ｇ、５００ｈ 半導体ステッパースイ
ッチ機構 ５０５、５０５ａ、５０５ｂ デジタルカウンター ５１０ デコーダー ５１５ シフトレジスター ５１７、５１７ａ、５１７ｂ、５１７ｃ、５１７ｄ、５
１７ｅ、５１７ｆ、５１７ｇ 選択スイッチ制御回路 ５２０ａ、５２０ｂ、５２０ｃ、５２０ｄ 半導体スイ
ッチ ５２１ スイッチ接続端子 ５２２ スイッチ接続端子 ５２３ 制御入力端子 ５２５ａ、５２５ｂ、５２５ｃ、５２５ｄ 論理ＡＮＤ
ゲート ５３０ａ、５３０ｂ、５３０ｃ、５３０ｄ 半導体スイ
ッチ ５４０、５４１、５４２、５４３、５４４、５４４ａ、
５４４ｂ、５４６、５４６ａ、５４８、５４８ａ、５４
８ｂ 端子点 ５４９ａ、５４９ｂ、５４９ｃ、５４９ｄ 端子点 ５５０ パワーオンリセットモジュール（ＰＯＲ） ６００ａ、６００ｂ、６００ｃ、６００ｄ、６００ｅ、
６００ｆ ダイ選択装置 ６０５ａ〜６０５ｐ、６０５ａ’〜６０５ｐ’、６０５
ａ’’〜６０５ｐ’’、６０６ａ〜６０６ｐ ダイ ６１０ａ、６１０ｂ 選択スイッチ ６２０ａ、６２０ｂ、６２０ｃ、６２０ｄ、６２０ｅ、
６３０ａ、６３０ｂ、６３０ｃ、６３０ｄ、６３０ｅ
ライン ６４０ａ、６４０ｂ、６４０ｃ、６４０ｄ、６４０ｅ
ダイアドレス入力ライン ６５０ａ〜６５０ｐ 出力ライン（ダイ選択ライン） ６５２ａ〜６５２ｈ ダイ選択ライン ６６０ａ、６６０ｂ、６６０ｃ デコーダー ７０５ ダイ ７１０ａ、７１０ｂ ボンディングパッド ７２０、７２０ａ、７２０ｂ 信号伝達ライン ７３０、７３０ａ、７３０ｂ 信号伝達ライン ７４０、７４０ａ、７４０ｂ ダイオード ７５０、７５０ａ、７５０ｂ ダイオード ７６０ａ、７６０ｂ、７６０ｅ、７６０ｆ 内部導体 ７６０ｃ、７６０ｄ 導体 ７７０ａ、７７０ｂ、７７０ｃ、７７０ｄ、７７０ｅ、
７７０ｆ ヒューズ ８１０、８２０ 導体 ８３０ａ、８３０ｂ ダイオード ８３５ａ、８３５ｂ ヒューズ ８４０ａ、８４０ｂ 導体 ８４５ａ、８４５ｂ 半導体スイッチ ８５０ エネルギービーム ９０５ａ、９０５ｂ アクセスポイント ９１０ａ、９１０ｂ ライン ９２０ ＳＲフリップフロップ ９２５ トグルフリップフロップ ９３０ ライン １００２ａ、１００２ｂ、１００２ｃ、１００２ｄ、１
００２ａ’、１００２ｂ’、１００２ｃ’、１００２
ｄ’ ダイ １００３ プローブポイント １００４ センスポイント １０１０ａ、１０１０ｂ プローブラインのセット １０２０ａ、１０２０ｂ センスラインのセット １０３０ プローブシフトレジスター １０４０ センスシフトレジスター １０３２ データインプットライン １０３４ ライン １０４２ データライン １０４４、１０４６ ライン １０５０ ダイ選択スイッチ １０８０ａ、１０８０ｂ、１０８０ｃ、１０８０ｄ ラ
イン １０９０ａ プローブラインのセット １０９０ｂ センスラインのセット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カルロス ダンジェロ アメリカ合衆国、カリフォルニア州 95124、サン ホセ、マッコピン パーク コート 35522 (72)発明者 ジェームズ コフォード アメリカ合衆国、カリフォルニア州 95134−2501、サン ホセ、エラン ヴィ レッジ エルエヌ 350、＃314

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体ウェハ上の分離していない状態の
   ダイに個々に電力を供給する、半導体ウェハ上のダイへ
   の電力供給方法であって、 最終的に集積回路デバイスとして加工処理する個々のダ
   イの複数個を、前記半導体ウェハ上に画成し、 選択された個々のダイに電力を供給するための電子的機
   構を前記半導体ウェハ上に設け、 この電子的機構と、前記個々のダイとの間に複数本の導
   体ライン（第１の導体ライン）を設けることを特徴とす
   る半導体ウェハ上のダイへの電力供給方法。
2. 【請求項２】 前記半導体ウェハ上の第２の領域にパッ
   ドを設け、 前記半導体ウェハ上の第２の導体ラインをもって、この
   パッドを前記電子的機構の入力端に接続し、 前記パッドに外部の電力供給源を接続することを特徴と
   する請求項１記載の半導体ウェハ上のダイへの電力供給
   方法。
3. 【請求項３】 プローブをもって、前記外部の電力供給
   源を前記パッドに接続することを特徴とする請求項２記
   載の半導体ウェハ上のダイへの電力供給方法。
4. 【請求項４】 ボンドワイヤをもって、前記外部の電力
   供給源を前記パッドに接続することを特徴とする請求項
   ２記載の半導体ウェハ上のダイへの電力供給方法。
5. 【請求項５】 前記第１の導体ラインを、それぞれのダ
   イへの「ｎ」本の互いに別個の導体ラインのセットとし
   て設けることを特徴とする請求項１記載の半導体ウェハ
   上のダイへの電力供給方法。
6. 【請求項６】 前記電子的機構からそれぞれのダイにふ
   たつの互いに別個の導体ラインを設け、 この一方の導体ラインが、前記電子的機構から個々のダ
   イへの電力接続用ラインを構成するとともに、 他方の導体ラインが、前記電子的機構から個々のダイへ
   のグランド接続用ラインを構成することを特徴とする請
   求項５記載の半導体ウェハ上のダイへの電力供給方法。
7. 【請求項７】 前記電子的機構が、電子ビームによるプ
   ローブに応答可能であることを特徴とする請求項１記載
   の半導体ウェハ上のダイへの電力供給方法。
8. 【請求項８】 前記選択された個々のダイに電力を供給
   する余分な電子的機構を前記半導体ウェハ上に設けるこ
   とを特徴とする請求項１記載の半導体ウェハ上のダイへ
   の電力供給方法。
9. 【請求項９】 半導体ウェハ上の分離していない状態の
   ダイについて個々に静的なバーンインを実行する、半導
   体ウェハ上のダイへの電力供給方法であって、 最終的に集積回路デバイスとして加工処理する個々のダ
   イの複数個を、前記半導体ウェハ上に画成し、 選択された個々のダイに電力を供給するための電子的機
   構を前記半導体ウェハ上に設け、 この電子的機構と、前記個々のダイとの間に複数本の導
   体ライン（第１の導体ライン）を設け、 前記半導体ウェハを加熱するとともに、 前記個々のダイに選択的に電力を供給することを特徴と
   する半導体ウェハ上のダイへの電力供給方法。
10. 【請求項１０】 半導体ウェハの第１の領域上に画成す
    るとともに、集積回路デバイスとして加工処理するため
    に適した個々のダイの複数個と、 前記半導体ウェハの第２の領域上に設けるとともに、選
    択された個々のダイに電力を供給するための電力供給手
    段と、 前記半導体ウェハの第３の領域上に設けるとともに、そ
    の一方の端子を対応する個々のダイに有しその他方の端
    子を第２の領域にそれぞれ有し、かつ個々のダイを選択
    するダイ選択手段に接続した複数本の導体ラインと、 を有することを特徴とする半導体ウェハ。
11. 【請求項１１】 前記導体ラインを、それぞれのダイへ
    の「ｎ」本の互いに別個の導体ラインのセットとして設
    けることを特徴とする請求項１０記載の半導体ウェハ。
12. 【請求項１２】 前記電子的機構からそれぞれのダイに
    ふたつの互いに別個の導体ラインを設け、 この一方の導体ラインが、前記電子的機構から個々のダ
    イへの電力接続用ラインを構成するとともに、 他方の導体ラインが、前記電子的機構から個々のダイへ
    のグランド接続用ラインを構成することを特徴とする請
    求項１１記載の半導体ウェハ。