JP2001093947A - 半導体装置、半導体ウェーハと半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ウェーハバーンインにおいてプローブ針の本
数が減らせ、負荷抵抗の接続の手間が省ける半導体ウェ
ーハを提供する。 【解決手段】 半導体ウェーハ上で、ＶDDライン１１
を、ヒューズ８を介して複数のＶDDパッド３と、ヒュー
ズ８とプルアップ抵抗９を介して複数の入出力用パッド
６とに接続する。同様にＶSSライン１２を、ヒューズ８
を介して複数のＶSSパッド４と、ヒューズ８とプルダウ
ン抵抗１０を介して複数の入出力用パッド７とに接続す
る。さらに、クロックライン１３をヒューズ８を介して
複数のクロックパッド５に接続する。このことにより、
ＶDDパッド３、ＶSSパッド４、クロックパッド５の１つ
ずつに電圧を印加すれば、残りのパッドにも電圧が印可
されバーンインが可能になり、ヒューズ８をすべて切断
すれば、ダイソートが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ等の半導体
装置のバーンインに関し、特に、信頼性の高いウェーハ
バーンインを可能にする半導体装置、半導体ウェーハと
半導体装置の製造方法に関する。

【０００２】

【従来の技術】ＬＳＩ等の半導体装置は、初期不良発見
のため加速度試験であるバーンインを経て出荷されてい
る。バーンインでは、１２０℃から１５０℃で数時間の
エージングテストを行う。

【０００３】現在ではウェーハバーンイン（ＷＢＩ）が
様々な方法で検討されている。ウェーハ形状でのバーン
インが可能になれば、パッケージ前にバーンインが可能
になり不良品をパッケージする工数が削減できる等のバ
ーンインのコストの削減が期待できる。

【０００４】バーンインでは、半導体装置のほぼすべて
のパッドに電流を流す必要が有るので、ウェーハバーン
インでは、数十以上の半導体装置のほぼすべての数万個
以上のパッドにプローブ針を接触させる。ところが、パ
ッドからプローブ針がずれたり、針がパッドを破壊して
しまうことがあった。また、バーンインでは、多数のパ
ッドにプルアップ抵抗とプルダウン抵抗の負荷抵抗を接
続するので、テスト回路の接続を誤ったり断線させたり
することがあった。

【０００５】これらの接触不良や誤接続により、バーン
インが正常に行われない場合は、再度テストを行ってい
た。

【０００６】

【発明が解決しようとする課題】そこで、本発明者は、
これらの接触不良や誤接続について原因を詳細に検討
し、以下に示す４つの原因を明らかにした。

【０００７】（１）バーンインボードもウェーハと同じ
温度環境にあり、バーンインボードとウェーハの熱膨張
率の違いによりパッドとプローブ針の相対的な位置が変
わり接触不良になる。

【０００８】（２）バーンインボードとウェーハの反り
によって、ウェーハ面内で針圧が異なる。ある領域で針
圧が正常であっても、別の領域で針圧が低すぎ針がパッ
ドに接触しなかったり、針圧が高すぎ針がパッドを破壊
してしまうことがある。

【０００９】（３）バーンインボードは繰り返し使用さ
れるため室温との温度差によるサーマルショックを何度
も受け、プローブ針の変形やパッドの引っ掻き屑やはん
だ外れやはんだ屑によるショートや断線などの不良を起
こすことがある。

【００１０】（４）人が接続するには接続する負荷抵抗
の数が多すぎる。

【００１１】そして、原因の１、２、３についてはプロ
ーブ針の本数が多すぎて針圧や位置の調整を人が管理で
きる状況にないと考えられた。

【００１２】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、ウェーハバーンイン
においてプローブ針の本数を減らせ、負荷抵抗の接続の
手間を省ける半導体装置を提供する事にある。

【００１３】また、本発明の目的は、ウェーハバーンイ
ンにおいてプローブ針の本数を減らせ、負荷抵抗の接続
の手間を省ける半導体ウェーハを提供する事にある。

【００１４】最後に、本発明の目的は、ウェーハバーン
インにおいてプローブ針の本数を減らせ、負荷抵抗の接
続の手間を省ける半導体装置の製造方法を提供する事に
ある。

【００１５】

【課題を解決するための手段】すなわち、上記問題点を
解決するための本発明の第１の特徴は、ＶDDパッドと、
第１の入出力用パッドと、この第１の入出力用パッドに
接続するプルアップ抵抗と、ＶDDパッドとプルアップ抵
抗に接続するＶDDラインとを備える半導体装置であるこ
とである。ここで、「ＶDDパッド」とは、半導体装置の
中央部に配置される電子回路を高電位ＶDDに設定する電
源を接続するためにこの回路から引き出されているパッ
ドのことである。「入出力用パッド」とは、この回路の
入出力信号を外部回路に出入力させるためにこの回路か
ら引き出されているパッドのことである。なお、「入／
出力」と記載した場合は「入力」と「出力」と「入出
力」を表します。「プルアップ抵抗」とは、負荷抵抗と
して高電位ＶDDに接続される抵抗のことである。このこ
とにより、半導体装置上ですでにＶDDラインを介して複
数のＶDDパッドが接続されるので、バーンインにおいて
は１つのＶDDパッドに給電するだけで他のＶDDパッドに
も給電が可能である。また、半導体装置上ですでに、Ｖ
DDラインとプルアップ抵抗を介してＶDDパッドと入出力
用パッドが接続されるので、バーンインにおいては１つ
のＶDDパッドに給電するだけで入出力用パッドの電位を
昇圧させることが可能である。そして、プローブ針の本
数が減らせ、負荷抵抗の接続の手間が省けるウェーハバ
ーンインが可能になる。

【００１６】本発明の第１の特徴は、ＶDDパッドとＶDD
ラインの間に接続される第１のヒューズと、第１の入出
力用パッドとプルアップ抵抗の間に接続される第２のヒ
ューズとを備える事により効果的である。ここで、「ヒ
ューズ」とは、オン状態からオフ状態へ一回限りのスイ
ッチングが可能な素子のことである。ただし、素子とし
て存在する領域が他素子や配線と明確に区別できなくて
も、その領域でスイッチングが可能であるならば、その
領域にはヒューズが接続されていると考える。さらに、
スイッチングが行われ、オフ状態になっても、この断線
箇所には断線したヒューズが有ると考える。たとえば、
ある配線の一領域をレーザートリマー装置で除去し配線
を断線させる場合、このレーザートリマー装置で除去可
能な領域あるいは除去後の領域にヒューズがあると考え
る。なお、ここでは一回のスイッチング動作が必要であ
るのでヒューズを用いたが、ヒューズに限らず多数回の
スイッチングが可能なスイッチング素子であっても良
い。このことにより、バーンイン後にヒューズを切断さ
せるだけで半導体装置を通常動作の可能な状態にでき
る。

【００１７】本発明の第１の特徴は、第１と第２のヒュ
ーズがすべて切断されている事により効果的である。こ
のことにより、半導体装置の通常動作が可能になる。

【００１８】本発明の第１の特徴は、ＶDDパッドとＶDD
ラインの間に接続される第１の不揮発性スイッチング素
子と、第１の入出力用パッドとプルアップ抵抗の間に接
続される第２の不揮発性スイッチング素子とを備える事
により効果的である。ここで、「不揮発性スイッチング
素子」とは、フラッシュメモリ素子やＦＲＡＭ素子のよ
うにスイッチング後のオンオフの状態を外力によらず維
持できる素子のことである。このことにより、不揮発性
スイッチング素子をオン状態にすればバーンインが上記
のように容易に行え、オフ状態にすれば通常動作が可能
になる。

【００１９】本発明の第１の特徴は、ＶSSパッドと、第
２の入出力用パッドと、この第２の入出力用パッドに接
続するプルダウン抵抗と、ＶSSパッドとプルダウン抵抗
に接続するＶSSラインとを備える事によっても同様の効
果を得られる。ここで、「ＶSSパッド」とは、半導体装
置の中央部に配置される電子回路を低電位ＶSSに設定す
る電源を接続するためにこの回路から引き出されている
パッドのことである。「プルダウン抵抗」とは、負荷抵
抗として低電位ＶSSに接続される抵抗のことである。こ
のことにより、半導体装置上ですでにＶSSラインを介し
て複数のＶSSパッドが接続されるので、バーンインにお
いては１つのＶSSパッドを給電あるいは接地するだけで
他のＶSSパッドにも給電あるいは接地が可能である。ま
た、半導体装置上ですでに、ＶSSラインとプルダウン抵
抗を介してＶSSパッドと入出力用パッドが接続されるの
で、バーンインにおいては１つのＶSSパッドを給電ある
いは接地するだけで入出力用パッドの電位を昇圧させる
ことが可能である。そして、プローブ針の本数が減ら
せ、負荷抵抗の接続の手間が省けるウェーハバーンイン
が可能になる。ＶSSパッドとＶSSラインの間に接続され
る第３のヒューズと、第２の入出力用パッドとプルダウ
ン抵抗の間に接続される第４のヒューズとを備える事に
よっても上記のＶDDラインと同様の効果を得られる。第
３と第４のヒューズがすべて切断されている事によって
も上記のＶDDラインと同様の効果を得られる。ＶSSパッ
ドとＶSSラインの間に接続される第３の不揮発性スイッ
チング素子と、第２の入出力用パッドとプルダウン抵抗
の間に接続される第４の不揮発性スイッチング素子とを
備える事によっても上記のＶDDラインと同様の効果を得
られる。

【００２０】本発明の第１の特徴は、クロックパッド
と、クロックパッドに接続するクロックラインとを備え
る事によっても同様の効果を得られる。ここで、「クロ
ックパッド」とは、半導体装置の中央部に位置する電子
回路回路の動作のタイミングを決めるクロックを接続す
るためにこの回路から引き出されているパッドのことで
ある。このことにより、半導体装置上ですでにクロック
ラインを介して複数のクロックパッドが接続されるの
で、バーンインにおいては１つのクロックパッドにクロ
ック信号を入力するだけで他のクロックパッドにも入力
が可能である。プローブ針の本数が減らせるウェーハバ
ーンインが可能になる。クロックパッドとクロックライ
ンの間に接続される第５のヒューズを備える事によって
も上記のＶDDラインと同様の効果を得られる。第５のヒ
ューズがすべて切断されている事によっても上記のＶDD
ラインと同様の効果を得られる。クロックパッドとクロ
ックラインの間に接続される第５の不揮発性スイッチン
グ素子を備える事によっても上記のＶDDラインと同様の
効果を得られる。

【００２１】本発明の第２の特徴は、第１の半導体装置
の上に設けられる第１のＶDDパッドと、第１の半導体装
置の上に設けられる第１の入出力用パッドと、第１の入
出力用パッドに接続する第１のプルアップ抵抗と、第１
のＶDDパッドと第１のプルアップ抵抗に接続するＶDDラ
インとを備える半導体ウェーハであることである。この
ことにより、半導体ウェーハ上ですでにＶDDラインを介
して半導体装置毎に複数のＶDDパッドが接続されるの
で、バーンインにおいては１つのＶDDパッドに給電する
だけで他のＶDDパッドにも給電が可能である。また、半
導体装置毎にすでに、ＶDDラインとプルアップ抵抗を介
してＶDDパッドと入出力用パッドが接続されるので、バ
ーンインにおいては１つのＶDDパッドに給電するだけで
入出力用パッドの電位を昇圧させることが可能である。
そして、プローブ針の本数が減らせ、負荷抵抗の接続の
手間が省けるウェーハバーンインが可能になる。

【００２２】本発明の第２の特徴は、第１のプルアップ
抵抗と、ＶDDラインとが、スクライブラインの上に備え
られる事により効果的である。ここで、「スクライブラ
イン」とは、半導体ウェーハの上に配置された半導体装
置の間に設けられる格子状の領域のことで、ダイシング
の際に切りしろになる。このことにより、半導体装置の
面積を大きくしなくて良く、ウェーハの上に作れる半導
体装置の数を減らさなくてすむ。

【００２３】本発明の第２の特徴は、第２の半導体装置
の上に設けられる第２のＶDDパッドと、第２の半導体装
置の上に設けられる第２の入出力用パッドと、第２の入
出力用パッドに接続する第２のプルアップ抵抗とを備
え、第２のＶDDパッドと第２のプルアップ抵抗とがＶDD
ラインに接続する事により効果的である。このことによ
り、半導体ウェーハ上ですでにＶDDラインを介して複数
の半導体装置のＶDDパッドが接続されるので、バーンイ
ンにおいては１つのＶDDパッドに給電するだけで他の半
導体装置のＶDDパッドにも給電が可能である。また、半
導体装置毎にすでに、ＶDDラインとプルアップ抵抗を介
してＶDDパッドと入出力用パッドが接続されるので、バ
ーンインにおいては１つのＶDDパッドに給電するだけで
複数の半導体装置の入出力用パッドの電位を昇圧させる
ことが可能である。そして、プローブ針の本数が減ら
せ、負荷抵抗の接続の手間が省けるウェーハバーンイン
が可能になる。そして、第２のプルアップ抵抗が、スク
ライブラインの上に備えられる事により効果的である。

【００２４】本発明の第２の特徴は、第１のＶDDパッド
とＶDDラインの間に接続される第１のヒューズと、第１
の入出力用パッドと第１のプルアップ抵抗の間に接続さ
れる第２のヒューズと、第２のＶDDパッドとＶDDライン
の間に接続される第３のヒューズと、第２の入出力用パ
ッドと第２のプルアップ抵抗の間に接続される第４のヒ
ューズとを備える事により効果的である。また、本発明
の第２の特徴は、第１乃至４のヒューズがすべて切断さ
れている事により効果的である。このことにより、バー
ンイン後にヒューズを切断させるだけで半導体装置の通
常動作が可能になる。

【００２５】本発明の第２の特徴は、第１の半導体装置
の上に設けられる第１のＶSSパッドと、第１の半導体装
置の上に設けられる第３の入出力用パッドと、第３の入
出力用パッドに接続する第１のプルダウン抵抗と、第１
のＶSSパッドと第１のプルダウン抵抗に接続するＶSSラ
インとを備える事によっても上記のＶDDラインと同様の
効果を得ることができる。第１のプルダウン抵抗と、Ｖ
SSラインとが、スクライブラインの上に備えられる事に
よっても上記のＶDDラインと同様の効果を得ることがで
きる。第２の半導体装置の上に設けられる第２のＶSSパ
ッドと、第２の半導体装置の上に設けられる第４の入出
力用パッドと、第４の入出力用パッドに接続する第２の
プルダウン抵抗とを備え、第２のＶSSパッドと第２のプ
ルダウン抵抗とがＶSSラインに接続する事によっても上
記のＶDDラインと同様の効果を得ることができる。第２
のプルダウン抵抗が、スクライブラインの上に備えられ
る事によっても上記のＶDDラインと同様の効果を得るこ
とができる。第１のＶSSパッドとＶSSラインの間に接続
される第５のヒューズと、第３の入出力用パッドと第１
のプルダウン抵抗の間に接続される第６のヒューズと、
第２のＶSSパッドとＶSSラインの間に接続される第７の
ヒューズと、第４の入出力用パッドと第２のプルダウン
抵抗の間に接続される第８のヒューズとを備える事によ
っても上記のＶDDラインと同様の効果を得ることができ
る。第５乃至８のヒューズがすべて切断されている事に
よっても上記のＶDDラインと同様の効果を得ることがで
きる。

【００２６】本発明の第２の特徴は、第１の半導体装置
の上に設けられる第１のクロックパッドと、第２の半導
体装置の上に設けられる第２のクロックパッドと、スク
ライブラインの上に備えられ、第１のクロックパッドと
第２のクロックパッドに接続するクロックラインとを備
える事によっても同様の効果を得ることができる。

【００２７】このことにより、半導体ウェーハ上ですで
にクロックラインを介して複数の半導体装置のクロック
パッドが接続されるので、バーンインにおいては１つの
クロックパッドにクロック信号を入力するだけで他の半
導体装置のクロックパッドにも入力が可能である。そし
て、プローブ針の本数が減らせるウェーハバーンインが
可能になる。第１のクロックパッドとクロックラインの
間に接続される第９のヒューズと、第２のクロックパッ
ドとクロックラインの間に接続される第１０のヒューズ
とを備える事によっても上記のＶDDラインと同様の効果
を得ることができる。第９と１０のヒューズがすべて切
断されている事によっても上記のＶDDラインと同様の効
果を得ることができる。

【００２８】本発明の第３の特徴は、ＶDDパッドと、第
１の入出力用パッドと、この第１の入出力用パッドに接
続するプルアップ抵抗と、ＶDDパッドとプルアップ抵抗
に接続するＶDDラインとを半導体ウェーハの上に形成す
る工程と、この半導体ウェーハのバーンインを行う工程
と、ＶDDパッドとＶDDラインの接続を切断しプルアップ
抵抗とＶDDラインの接続を切断する工程と、半導体ウェ
ーハのダイソートを行う工程とを有する半導体装置の製
造方法であることである。このことにより、半導体ウェ
ーハ上ですでにＶDDラインを介して複数のＶDDパッドが
接続されるので、バーンインにおいては１つのＶDDパッ
ドに給電するだけで他のＶDDパッドにも給電が可能であ
る。また、半導体ウェーハ上ですでに、ＶDDラインとプ
ルアップ抵抗を介してＶDDパッドと入出力用パッドが接
続されるので、バーンインにおいては１つのＶDDパッド
に給電するだけで入出力用パッドの電位を昇圧させるこ
とが可能である。そして、プローブ針の本数が減らせ、
負荷抵抗の接続の手間が省けるウェーハバーンインが可
能になる。バーンインの後に切断する工程を行うこと
で、半導体装置が通常動作の可能な状態になるので半導
体ウェーハのダイソートが行える。

【００２９】本発明の第３の特徴は、ＶSSパッドと、第
２の入出力用パッドと、この第２の入出力用パッドに接
続するプルダウン抵抗と、ＶSSパッドとプルダウン抵抗
に接続するＶSSラインとを、半導体ウェーハの上に形成
する工程と、この半導体ウェーハのバーンインを行う工
程と、ＶSSパッドとＶSSラインの接続を切断しプルダウ
ン抵抗とＶSSラインの接続を切断する工程と、半導体ウ
ェーハのダイソートを行う工程とを有する事によっても
同様の効果を得ることができる。このことにより、上記
ＶDDラインと同様の効果を得ることができる。

【００３０】本発明の第３の特徴は、クロックパッド
と、このクロックパッドに接続するクロックラインと
を、半導体ウェーハの上に形成する工程と、この半導体
ウェーハのバーンインを行う工程と、クロックパッドと
クロックラインの接続を切断する工程と、半導体ウェー
ハのダイソートを行う工程とを有する事によっても同様
の効果を得ることができる。このことにより、上記ＶDD
ラインと同様の効果を得ることができる。

【００３１】

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態として半導体ウェーハ、半導体装置と半導体
装置の製造方法を説明する。以下の図面の記載におい
て、同一又は類似の部分には同一又は類似の符号を付し
ている。また、図面は模式的なものであり、厚みと平面
寸法との関係、各層の厚みの比率等は現実のものとは異
なることに留意すべきである。

【００３２】（第１の実施の形態）図１は、第１の実施
の形態に係る半導体ウェーハの上に形成される半導体装
置のパッドの近傍の上面図である。図２は、第１の実施
の形態に係る半導体ウェーハの上に形成される複数の半
導体装置の上面図である。図１は図２の一部の拡大図で
ある。第１の実施の形態に係る半導体ウェーハは、格子
状に配置された半導体装置１と、半導体装置１の間に設
けられるスクライブライン２を有する。半導体装置１
が、ワンチップマイコン等のテストＲＯＭを内蔵する半
導体装置とする。半導体装置１は、中央部に図示は省略
した電子回路と、この電子回路を高電位ＶDDに設定する
電源を接続するためにこの回路から引き出されているＶ
DDパッド３と、同様に低電位ＶSSに設定するためのＶSS
パッド４と、この回路の動作のタイミングを決めるクロ
ックを接続するためにこの回路から引き出されているク
ロックパッド５と、この回路の入出力信号を外部回路に
出入力させるためにこの回路から引き出されている入出
力用パッド６と７とを備えている。さらに、半導体装置
１は、配線であるＶDDライン１１を備えており、ＶDDパ
ッド３は切断可能なヒューズ８を介してＶDDライン１１
に接続され、入出力用パッド６は切断可能なヒューズ８
とプルアップ抵抗９を介してＶDDライン１１に接続され
ている。特に図２のように、複数のＶDDパッド３と複数
の入出力用パッド６がＶDDライン１１に接続されていて
もよく、ＶDDライン１１を輪の形状につなげてもよい。
なお、図２ではヒューズ８とプルアップ抵抗９とプルダ
ウン抵抗１０の図示を省略している。半導体装置１は、
配線であるＶSSライン１２を備えており、ＶSSパッド４
は切断可能なヒューズ８を介してＶSSライン１２に接続
され、入出力用パッド７は切断可能なヒューズ８とプル
ダウン抵抗１０を介してＶSSライン１２に接続されてい
る。半導体装置１は、配線であるクロックライン１３を
備えており、クロックパッド５は切断可能なヒューズ８
を介してクロックライン１３に接続されている。

【００３３】図３と図４は、バーンインのためにプロー
ブ針をパッドに接触させた図である。図３に示すよう
に、バーンインに際し、プローブ針１４は、ＶDDパッド
３と、ＶSSパッド４と、クロックパッド５の３つのパッ
ドに接触させればよく、入出力用パッド６と７に接触さ
せる必要はない。入出力用パッド６がプルアップ抵抗９
とＶDDライン１１を介してＶDDパッド３に接続している
ので、プルアップ抵抗９が負荷抵抗として機能するから
である。入出力用パッド７もプルダウン抵抗１０とＶSS
ライン１２を介してＶSSパッド４に接続しているので、
プルダウン抵抗１０が負荷抵抗として機能するからであ
る。また、図４に示すように、半導体装置１が複数のＶ
DDパッド３と、ＶSSパッド４と、クロックパッド５を有
していてもそれらのなかの１つずつにプローブ針１４を
接触させれば良い。これは、半導体装置１の中で、複数
のＶDDパッド３はＶDDライン１１を介して接続している
ので、１つのＶDDパッド３にプローブ針１４を通してＶ
DDを印加すれば、残りのＶDDパッド３の電位もＶDDにす
ることができるからである。同様のことがＶSSパッド４
とクロックパッド５にもいえるので、結局、半導体装置
１当たりＶDDパッド３用と、ＶSSパッド４用と、クロッ
クパッド５用の３本のプローブ針１４でバーンインが可
能になる。また、半導体装置１内でプルアップ抵抗９と
プルダウン抵抗１０が、入出力用パッド６と７と、ＶDD
ライン１１とＶSSライン１２とに接続されているので、
バーンインに際しプルアップ抵抗とプルダウン抵抗を半
導体装置１の外で接続させる必要がない。なお、バーン
インの判定についてはＶDDパッド３に接続されるプロー
ブ１４を流れる電流をモニターして所定値より大きくな
れば半導体装置１が不良であると判定する。不良判定さ
れた半導体装置１にＶDDパッド３から電圧を印加し続け
ると過電流が流れ熱暴走し、周辺の半導体装置１も破壊
してしまう場合があるので、不良判定後は電圧の印加を
停止する。

【００３４】図５と図６は、ヒューズ８をすべて切断
し、ＶDDパッド３、ＶSSパッド４、クロックパッド５と
入出力用パッド６と７から、ＶDDライン１１、ＶSSライ
ン１２、クロックライン１３、プルアップ抵抗９とプル
ダウン抵抗１０を切り離した図である。ヒューズ８をす
べて切断することによって、半導体装置１が本来の使用
目的で動作できるようになる。

【００３５】ヒューズ８の切断にはレーザートリマー装
置を用いてレーザー光を照射し溶断する。ヒューズ８の
構造としては、切断部のヒューズ材が大気中に蒸発しや
すいように、ヒューズ８の上のパッシベーション膜は薄
くした方がよいが、他の点は別段ヒューズ８前後の配線
と変える必要はない。

【００３６】また、ヒューズ８の切断には、ヒューズ８
に過電流を流し発熱させて溶断してもよい。過電流はで
きるだけ半導体装置１内部の電子回路には流したくない
ので、ＶDDパッド３、ＶSSパッド４、クロックパッド５
と入出力用パッド６と７にプローブ針を立て、ＶDDライ
ン１１、ＶSSライン１２とクロックライン１３側にもプ
ローブ針を立て、プローブ針間に過電流を流せばよい。
ライン１１、１２、１３側にプローブ針を立てるために
は、ライン１１、１２、１３にヒューズ８を介すること
無く直結するパッドをそれぞれに設けておく。ヒューズ
８の構造としては、上記と同様にヒューズ８の上のパッ
シベーション膜は薄くした方がよく、さらに、他の配線
部より発熱しやすいように電気抵抗を大きくしておいた
ほうがよい。抵抗を大きくするには幅をヒューズ８の前
後に位置する配線より細くすれば良い。

【００３７】なお、ヒューズ８のかわりに不揮発性のス
イッチング素子を配してもよい。不揮発性のスイッチン
グ素子の制御電極同士を接続しておけば、１の制御信号
ですべてのスイッチング素子をオフすることが可能であ
る。

【００３８】図７と図８は、ダイソートのためにプロー
ブ針をパッドに接触させた図である。図７に示すよう
に、ダイソートにおいては、プローブ針１４を半導体装
置１のすべてのパッド３、４、５、６、７に接触させ
る。ヒューズ８がすべて切断されているので、パッド
３、４、５、６、７毎に任意に電位を設定したり、電位
を測定することができる。図８に示すように、ダイソー
トにおいては、半導体装置１を１つずつ内部の回路が目
的通りに動作するか判定して、動作不良の半導体装置１
にマーキングをする。

【００３９】図９は、レーザー光による溶断後の本発明
の第１の実施の形態に係る半導体装置１のパッドの近傍
の上面図である。半導体装置１では、動作時に使用され
ないＶDDライン１１、ＶSSライン１２、クロックライン
１３、プルアップ抵抗９とプルダウン抵抗１０を有する
ことになる。

【００４０】（第２の実施の形態）図１０は、第２の実
施の形態に係る半導体ウェーハの上に形成される半導体
装置のパッドの近傍の上面図である。図１１は、第２の
実施の形態に係る半導体ウェーハの上に形成される複数
の半導体装置の上面図である。図１０は図１１の一部の
拡大図である。第２の実施の形態に係る半導体ウェーハ
は、格子状に配置された半導体装置１と、半導体装置１
の間に設けられるスクライブライン２を有する。半導体
装置１が、ワンチップマイコン等のテストＲＯＭを内蔵
する半導体装置とする。半導体装置１は、中央部に図示
は省略した電子回路と、この電子回路から引き出されて
いるＶDDパッド３、ＶSSパッド４、クロックパッド５、
入出力用パッド６、７とを備えている。一方、スクライ
ブライン２は、配線であるＶDDライン１１を備えてお
り、ＶDDライン１１は、切断可能なヒューズ８を介して
ＶDDパッド３に接続される。また、ＶDDライン１１は、
切断可能なヒューズ８とプルアップ抵抗９を介して入出
力用パッド６に接続されている。特に図１１のように、
ＶDDライン１１が複数のＶDDパッド３と複数の入出力用
パッド６に接続されていてもよく、ＶDDライン１１が輪
の形状であってもよい。なお、図１１ではヒューズ８と
プルアップ抵抗９とプルダウン抵抗１０の図示を省略し
ている。スクライブライン２は、配線であるＶSSライン
１２を備えており、ＶSSライン１２は切断可能なヒュー
ズ８を介してＶSSパッド４に接続され、切断可能なヒュ
ーズ８とプルダウン抵抗１０を介して入出力用パッド７
に接続されている。スクライブライン２は、配線である
クロックライン１３を備えており、切断可能なヒューズ
８を介してクロックパッド５に接続されている。

【００４１】第２の実施の形態に係る半導体ウェーハ
と、第１の実施の形態に係る半導体ウェーハとは、ＶDD
ライン１１、ＶSSライン１２、クロックライン１３、ヒ
ューズ８、プルアップ抵抗９とプルダウン抵抗１０の配
置される場所が、スクライブライン２の上か半導体装置
１の上かの違いがあるだけで、ＶDDライン１１、ＶSSラ
イン１２、クロックライン１３、ヒューズ８、プルアッ
プ抵抗９とプルダウン抵抗１０の接続の前後関係は同じ
である。したがって、第２の実施の形態においても第１
の実施の形態と同様に、バーンインのためのパッド３、
４、５への針当てや、すべてのヒューズ８の切断や、ダ
イソートのためのすべてのパッドへの針当てを行うこと
ができる。

【００４２】図１２は、ダイシング後の本発明の第２の
実施の形態に係る半導体装置１のパッドの近傍の上面図
である。半導体装置１は、動作時に使用されないＶDDラ
イン１１、ＶSSライン１２、クロックライン１３、プル
アップ抵抗９とプルダウン抵抗１０を有しないことにな
る。ただ、半導体装置１にこれらが接続されていたこと
を示す痕跡としてパッド３、４、５、６、７から半導体
装置１の端面に延びる導線１７が観察される。

【００４３】（第３の実施の形態）図１３と図１４は、
第３の実施の形態に係る半導体ウェーハの上に形成され
る複数の半導体装置のパッドの近傍の上面図である。図
１３は図１４の一部の拡大図である。第３の実施の形態
に係る半導体ウェーハは、格子状に配置された半導体装
置１、１０１、１０２と、半導体装置１、１０１、１０
２の間に設けられるスクライブライン２を有する。

【００４４】半導体装置１、１０１、１０２は、ワンチ
ップマイコン等のテストＲＯＭを内蔵する半導体装置と
する。図１３より半導体装置１、１０１、１０２は、中
央部に図示は省略した電子回路と、この電子回路から引
き出されているＶDDパッド３１、３２、ＶSSパッド４
１、４２、クロックパッド５１、５２、入出力用パッド
６１、６２、６６、６７、７１、７２とを備えている。

【００４５】一方、スクライブライン２は、配線である
ＶDDライン１１１と１１２を備えている。ＶDDライン１
１１は、半導体装置１０１のＶDDパッド３１に接続され
る。また、ＶDDライン１１１は、プルアップ抵抗９１、
９３を介して入出力用パッド６１、６６に接続されてい
る。特に図１４のように、ＶDDライン１１１が複数のＶ
DDパッド３１、３３、３４、３５と複数の入出力用パッ
ド６１、６３、６４、６５に接続されていてもよく、Ｖ
DDライン１１１が輪の形状であってもよい。なお、図１
３ではすべてのパッドに接続するヒューズの図示を省略
している。図１４ではすべてのパッドに接続するヒュー
ズと、入出力用パッド６１、６２、６３、６４、６５に
接続するプルアップ抵抗と、入出力用パッド７１、７
２、７３、７４、７５に接続するプルダウン抵抗の図示
を省略している。ＶDDライン１１２は、半導体装置１０
２のＶDDパッド３２に接続される。また、ＶDDライン１
１２は、プルアップ抵抗９２、９４を介して入出力用パ
ッド６２、６７に接続されている。

【００４６】スクライブライン２は、配線であるＶSSラ
イン１２を備えている。ＶSSライン１２は、半導体装置
１０１のＶSSパッド４１と、プルダウン抵抗１０３を介
して入出力用パッド７１に接続されている。また、ＶSS
ライン１２は、半導体装置１０２のＶSSパッド４２と、
プルダウン抵抗１０４を介して入出力用パッド７２に接
続されている。さらに、図１４のように、ＶSSライン１
２がＶSSライン１２１、１２４と接続し、これらＶSSラ
イン１２１、１２４がＶSSライン１２３と接続した梯子
の形状であってもよい。このことにより、半導体装置１
０１の複数のＶSSパッド４１、４３、４４、４５と複数
の入出力用パッド７１、７３、７４、７５を接続するこ
とができる。半導体装置１０２に関してもＶSSライン１
２、１２２、１２３等によって複数のＶSSパッドと入出
力用パッドを接続することができる。なお、ＶSSライン
１２１と１２２は１本に統合が可能である。

【００４７】スクライブライン２は、配線であるクロッ
クライン１３を備えており、半導体装置１０１のクロッ
クパッド５１と半導体装置１０２のクロックパッド５２
に接続されている。さらに、図１４のように、クロック
ライン１３がクロックライン１３１、１３４と接続し、
これらクロックライン１３１、１３４がクロックライン
１３３と接続した梯子の形状であってもよい。このこと
により、半導体装置１０１の複数のクロックパッド５
１、５３、５４、５５を接続することができる。半導体
装置１０２に関してもクロックライン１３、１３２、１
３３等によって複数のクロックパッドを接続することが
できる。なお、クロックライン１３１と１３２は１本に
統合が可能である。

【００４８】図１５と図１６は、バーンインのためにプ
ローブ針をパッドに接触させた図である。図１５に示す
ように、バーンインに際し、プローブ針１４１、１４
２、１４３、１４４は、半導体装置１０１のＶDDパッド
３１、ＶSSパッド４１、クロックパッド５１と半導体装
置１０２のＶDDパッド３２の４つのパッドに接触させれ
ばよく、半導体装置１０２のＶSSパッド４２、クロック
パッド５２と半導体装置１０１と１０２の入出力用パッ
ド６１、６２、６６、６７、７１、７２に接触させる必
要はない。これは、入出力用パッド６１、６６がプルア
ップ抵抗９１、９３とＶDDライン１１１を介してＶDDパ
ッド３１に接続しているからである。そして、入出力用
パッド６２、６７がプルアップ抵抗９２、９４とＶDDラ
イン１１２を介してＶDDパッド３２に接続しているから
である。ＶSSパッド４２もＶSSライン１２を介してＶSS
パッド４１に接続し、入出力用パッド７１と７２もプル
ダウン抵抗１０３と１０４とＶSSライン１２を介してＶ
SSパッド４１に接続しているからである。クロックパッ
ド５２もクロックライン１３を介してクロックパッド５
１に接続しているからである。

【００４９】また、図１６に示すように、行方向に並ん
だ半導体装置１０１、１０２等に対して半導体装置１０
１のＶDDパッド３１、ＶSSパッド４１、クロックパッド
５１にプローブ針１４１、１４２、１４３を接触させれ
ば、行方向に並んだ残りの半導体装置１０２等は、ＶDD
パッド３２等にプローブ針１４４を接触させればよい。
すなわち、大半の半導体装置については半導体装置当た
りＶDDパッド３２用の１本のプローブ針でバーンインが
可能になる。なお、バーンインの判定については、ＶDD
パッド３１、３２、３６、３７に接続される各々のプロ
ーブ１４１、１４４、１４１、１４４を流れる電流をモ
ニターして所定値より大きくなれば該当する半導体装置
１０１、１０２、１０３、１０４が不良であると判定す
る。第３の実施の形態においても第１の実施の形態と同
様に、バーンインの後に、すべてのヒューズ（図示省
略）の切断や、ダイソートのための半導体装置毎のすべ
てのパッドへの針当てを行う。

【００５０】（第４の実施の形態）図１７と図１８は、
第４の実施の形態に係る半導体ウェーハの上に形成され
る複数の半導体装置のパッドの近傍の上面図である。図
１７は図１８の一部の拡大図である。第４の実施の形態
に係る半導体ウェーハは、格子状に配置された半導体装
置１、１０１、１０２と、半導体装置１、１０１、１０
２の間に設けられるスクライブライン２を有する。

【００５１】半導体装置１、１０１、１０２は、ワンチ
ップマイコン等のテストＲＯＭを内蔵する半導体装置と
する。半導体装置１、１０１、１０２は、中央部に図示
は省略した電子回路と、この電子回路から引き出されて
いるＶDDパッド３１、３２、ＶSSパッド４１、４２、ク
ロックパッド５１、５２、入出力用パッド６１、６２、
６６、６７、７１、７２とを備えている。

【００５２】一方、スクライブライン２は、配線である
ＶDDライン１１、１１４と１１２を備えている。ＶDDラ
イン１１は、半導体装置１０１のＶDDパッド３１と半導
体装置１０２のＶDDパッド３２とに接続される。また、
ＶDDライン１１は、プルアップ抵抗９１、９２を介して
入出力用パッド６１、６２に接続されている。ＶDDライ
ン１１は、ＶDDライン１１４、１１２とプルアップ抵抗
９３、９４を介して入出力用パッド６６、６７に接続さ
れている。特に図１８のように、ＶDDライン１１がＶDD
ライン１１１、１１４と接続し、これらＶDDライン１１
１、１１４がＶDDライン１１３と接続した梯子の形状で
あってもよい。このことにより、半導体装置１０１の複
数のＶDDパッド３１、３３、３４、３５と複数の入出力
用パッド６１、６３、６４、６５を接続することができ
る。半導体装置１０２に関してもＶDDライン１１、１１
３等によって複数のＶDDパッド３２と入出力用パッド６
２を接続することができる。なお、図１７ではすべての
パッドに接続するヒューズの図示を省略している。図１
８ではすべてのパッドに接続するヒューズと、入出力用
パッド６１、６２、６３、６４、６５に接続するプルア
ップ抵抗と、入出力用パッド７１、７２、７３、７４、
７５に接続するプルダウン抵抗の図示を省略している。

【００５３】また、スクライブライン２は、配線である
ＶSSライン１２とクロックライン１３を備えている。Ｖ
SSライン１２とクロックライン１３は第３の実施の形態
と同様に接続されている。

【００５４】図１９と図２０は、バーンインのためにプ
ローブ針をパッドに接触させた図である。図１９に示す
ように、バーンインに際し、プローブ針１４は、半導体
装置１０１のＶDDパッド３１、ＶSSパッド４１、クロッ
クパッド５１の３つのパッドに接触させればよく、半導
体装置１０２のＶDDパッド３２、ＶSSパッド４２、クロ
ックパッド５２と半導体装置１０１と１０２の入出力用
パッド６１、６２、６６、６７、７１、７２に接触させ
る必要はない。これは、入出力用パッド６１、６２がプ
ルアップ抵抗９１、９２とＶDDライン１１を介してＶDD
パッド３１に接続しているからである。そして、入出力
用パッド６６、６７もプルアップ抵抗９３、９４とＶDD
ライン１１４、１１２、１１を介してＶDDパッド３１に
接続しているからである。ＶSSパッド４２もＶSSライン
１２を介してＶSSパッド４１に接続し、入出力用パッド
７１と７２もプルダウン抵抗１０３と１０４とＶSSライ
ン１２を介してＶSSパッド４１に接続しているからであ
る。クロックパッド５２もクロックライン１３を介して
クロックパッド５１に接続しているからである。

【００５５】また、図２０に示すように、行方向に並ん
だ半導体装置１０１、１０２等に対して半導体装置１０
１のＶDDパッド３１、ＶSSパッド４１、クロックパッド
５１にプローブ針１４を接触させれば、行方向に並んだ
残りの半導体装置１０２等にはプローブ針を接触させる
必要はない。ただし、１つのＶDDパッド３１を通して複
数の半導体装置１へ電流が流れるので、ＶDDライン１１
等での電流密度が大きくなりすぎないようにラインの断
面積等を大きくするする必要がある。なお、バーンイン
の判定については、ＶDDパッド３１に接続される各々の
プローブ１４を流れる電流をモニターして所定値より大
きくなれば該当する半導体装置１０１と１０２の行にあ
る半導体装置のどれかに不良があると判定する。ＶDDパ
ッド３２では半導体装置１０３と１０４の行にある半導
体装置に不良が発生したか否かが判定できる。第４の実
施の形態においても第１の実施の形態と同様に、バーン
インの後に、すべてのヒューズ（図示省略）の切断や、
ダイソートのための半導体装置１毎のすべてのパッドへ
の針当てを行う。

【００５６】上記のように、本発明は４つの実施の形態
によって記載したが、この開示の一部をなす論述及び図
面はこの発明を限定するものであると理解すべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例及び運用技術が明らかとなろう。したがって、本発
明の技術的範囲は上記の説明から妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。

【００５７】

【発明の効果】以上説明したように、本発明によれば、
ウェーハバーンインにおいてプローブ針の本数を減ら
せ、負荷抵抗の接続の手間を省ける半導体装置を提供で
きる。

【００５８】また、本発明によれば、ウェーハバーンイ
ンにおいてプローブ針の本数を減らせ、負荷抵抗の接続
の手間を省ける半導体ウェーハを提供できる。

【００５９】最後に、本発明によれば、ウェーハバーン
インにおいてプローブ針の本数を減らせ、負荷抵抗の接
続の手間を省ける半導体装置の製造方法を提供できる。

【図面の簡単な説明】

【図１】第１の実施の形態に係る半導体ウェーハと半導
体装置の上面図（その１）である。

【図２】第１の実施の形態に係る半導体ウェーハと半導
体装置の上面図（その２）である。

【図３】第１の実施の形態に係る半導体ウェーハにバー
ンインのためプローブ針を接触させた状態の図（その
１）である。

【図４】第１の実施の形態に係る半導体ウェーハにバー
ンインのためプローブ針を接触させた状態の図（その
２）である。

【図５】第１の実施の形態に係る半導体ウェーハのヒュ
ーズを切断した状態の図（その１）である。

【図６】第１の実施の形態に係る半導体ウェーハのヒュ
ーズを切断した状態の図（その２）である。

【図７】第１の実施の形態に係る半導体ウェーハにダイ
ソートのためプローブ針をパッドに接触させた状態の図
（その１）である。

【図８】第１の実施の形態に係る半導体ウェーハにダイ
ソートのためプローブ針をパッドに接触させた状態の図
（その２）である。

【図９】ダイシング後の第１の実施の形態に係る半導体
装置の上面図である。

【図１０】第２の実施の形態に係る半導体ウェーハと半
導体装置の上面図（その１）である。

【図１１】第２の実施の形態に係る半導体ウェーハと半
導体装置の上面図（その２）である。

【図１２】ダイシング後の第２の実施の形態に係る半導
体装置の上面図である。

【図１３】第３の実施の形態に係る半導体ウェーハと半
導体装置の上面図（その１）である。

【図１４】第３の実施の形態に係る半導体ウェーハと半
導体装置の上面図（その２）である。

【図１５】第３の実施の形態に係る半導体ウェーハにバ
ーンインのためプローブ針を接触させた状態の図（その
１）である。

【図１６】第３の実施の形態に係る半導体ウェーハにバ
ーンインのためプローブ針を接触させた状態の図（その
２）である。

【図１７】第４の実施の形態に係る半導体ウェーハと半
導体装置の上面図（その１）である。

【図１８】第４の実施の形態に係る半導体ウェーハと半
導体装置の上面図（その２）である。

【図１９】第４の実施の形態に係る半導体ウェーハにバ
ーンインのためプローブ針を接触させた状態の図（その
１）である。

【図２０】第４の実施の形態に係る半導体ウェーハにバ
ーンインのためプローブ針を接触させた状態の図（その
２）である。

【符号の説明】

１、１０１、１０２、１０３、１０４ 半導体装置 ２ スクライブライン ３、３１、３２、３３、３４、３５、３６、３７ ＶDD
パッド ４、４１、４２、４３、４４、４５、４６ ＶSS パッ
ド ５、５１、５２、５３、５４、５５、５６ クロックパ
ッド ６、７、６１、６２、６３、６４、６５、６６、６７、
７１、７２ 入出力用パッド ８ ヒューズ ９、９１、９２、９３、９４ プルアップ抵抗 １０、１０３、１０４ プルダウン抵抗 １１、１１１、１１２、１１４ ＶDDライン １２、１２１、１２２、１２３、１２４ ＶSSライン １３、１３１、１３２、１３３、１３４ クロックライ
ン １４、１４１、１４２、１４３、１４４ プローブ １５ バーンインボード １６ プローブカード １７ 導線

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電源パッドと、 第１の入／出力用パッドと、 前記第１の入／出力用パッドに接続する抵抗と、 前記電源パッドと前記抵抗に接続する電源ラインとを備
   える事を特徴とする半導体装置。
2. 【請求項２】 前記電源パッドと前記電源ラインの間に
   接続される第１のスイッチと、 前記第１の入／出力用パッドと前記抵抗の間に接続され
   る第２のスイッチとを備える事を特徴とする請求項１記
   載の半導体装置。
3. 【請求項３】 前記第１及び第２のスイッチはヒューズ
   で構成され、このヒューズがすべて切断されている事を
   特徴とする請求項２記載の半導体装置。
4. 【請求項４】 第１の半導体装置の上に設けられる第１
   の電源パッドと、 前記第１の半導体装置の上に設けられる第１の入／出力
   用パッドと、 前記第１の入／出力用パッドに接続する第１の抵抗と、 前記第１の電源パッドと前記第１の抵抗に接続する電源
   ラインとを備える事を特徴とする半導体ウェーハ。
5. 【請求項５】 前記第１の抵抗と、前記電源ラインと
   が、スクライブラインの上に備えられる事を特徴とする
   請求項４記載の半導体ウェーハ。
6. 【請求項６】 第２の半導体装置の上に設けられる第２
   の電源パッドと、 前記第２の半導体装置の上に設けられる第２の入／出力
   用パッドと、 前記第２の入／出力用パッドに接続する第２の抵抗とを
   備え、 前記第２の電源パッドと前記第２の抵抗とが前記電源ラ
   インに接続する事を特徴とする請求項４又は請求項５記
   載の半導体ウェーハ。
7. 【請求項７】 前記第２の抵抗が、スクライブラインの
   上に備えられる事を特徴とする請求項４乃至６のいずれ
   か１つに記載の半導体ウェーハ。
8. 【請求項８】 前記第１の電源パッドと前記電源ライン
   の間に接続される第１のヒューズと、 前記第１の入／出力用パッドと前記第１の抵抗の間に接
   続される第２のヒューズと、 前記第２の電源パッドと前記電源ラインの間に接続され
   る第３のヒューズと、 前記第２の入／出力用パッドと前記第２の抵抗の間に接
   続される第４のヒューズとを備える事を特徴とする請求
   項６記載の半導体ウェーハ。
9. 【請求項９】 電源パッドと、入／出力用パッドと、前
   記入／出力用パッドに接続する抵抗と、前記電源パッド
   と前記抵抗に接続する電源ラインとを、半導体ウェーハ
   の上に形成する工程と、 前記半導体ウェーハのバーンインを行う工程と、 前記電源パッドと前記電源ラインの接続を切断し、前記
   抵抗と前記電源ラインの接続を切断する工程と、 前記半導体ウェーハのダイソートを行う工程とを有する
   事を特徴とする半導体装置の製造方法。