JPH0677289A - フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造 - Google Patents
フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造Info
- Publication number
- JPH0677289A JPH0677289A JP4059290A JP5929092A JPH0677289A JP H0677289 A JPH0677289 A JP H0677289A JP 4059290 A JP4059290 A JP 4059290A JP 5929092 A JP5929092 A JP 5929092A JP H0677289 A JPH0677289 A JP H0677289A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film carrier
- solder
- mounting
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を載置したフィルムキャリアを外
部基板上に接続する際に用いる半田が、半導体素子載置
部に流入することを防止できるフィルムキャリアおよび
半導体装置、並びに半導体装置の実装構造を提供する。 【構成】 フィルムキャリア上のリード１表面には、半
導体素子５の載置部と外部基板６上の回路配線７との接
続部の間に半田８に対して濡れ性の悪い絶縁壁３を形成
する。好ましい絶縁壁の素材としてはポリイミドなどの
樹脂が用いられ、ドライエッチング法などの手段で加工
して形成する。
部基板上に接続する際に用いる半田が、半導体素子載置
部に流入することを防止できるフィルムキャリアおよび
半導体装置、並びに半導体装置の実装構造を提供する。 【構成】 フィルムキャリア上のリード１表面には、半
導体素子５の載置部と外部基板６上の回路配線７との接
続部の間に半田８に対して濡れ性の悪い絶縁壁３を形成
する。好ましい絶縁壁の素材としてはポリイミドなどの
樹脂が用いられ、ドライエッチング法などの手段で加工
して形成する。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリアおよび
これを用いた半導体装置、ならびに半導体装置の実装構
造に関する。
これを用いた半導体装置、ならびに半導体装置の実装構
造に関する。
【０００２】
【従来の技術】従来、半導体素子の実装する方法の一つ
としてフィルムキャリアを用いた方法が採用されてお
り、このフィルムキャリアを外部基板に接続する、所謂
アウターリードボンディングには、導電媒体金属として
半田が採用されている。一方、近年における電子機器の
薄型化や小型軽量化に伴い、半導体装置を多数個用いる
デバイスや機器は、半導体素子を一定面積の基板上に高
密度実装する必要があるために、インナーリードおよび
アウターリード共にリード間ピッチを狭くし、しかもイ
ンナーリードボンディング部とアウターリードボンディ
ング部との距離をできるだけ短くする傾向にある。
としてフィルムキャリアを用いた方法が採用されてお
り、このフィルムキャリアを外部基板に接続する、所謂
アウターリードボンディングには、導電媒体金属として
半田が採用されている。一方、近年における電子機器の
薄型化や小型軽量化に伴い、半導体装置を多数個用いる
デバイスや機器は、半導体素子を一定面積の基板上に高
密度実装する必要があるために、インナーリードおよび
アウターリード共にリード間ピッチを狭くし、しかもイ
ンナーリードボンディング部とアウターリードボンディ
ング部との距離をできるだけ短くする傾向にある。
【０００３】しかしながら、ボンディング部間の距離を
短くすると、フィルムキャリアを外部基板に実装する際
に用いる半田が、その濡れ性からリードを伝わって半導
体素子の載置、接続部にまで流入して半導体素子間の短
絡を生じ、接続信頼性に悪影響を及ぼす恐れがある。ま
た、ＩＣ側に半田バンプを有する場合は他の部分への流
出によって、ＩＣとリードとの接続部への必要量の半田
が不足して充分に接続できない場合がある。そこで、各
接続部への半田の流入を防止する目的で、絶縁性樹脂に
て半導体素子の接続部を被覆保護したり、リード表面に
半田に対して濡れ性の悪い金属層をメッキなどの手段で
選択的に形成したりする方法が提案されているが、上記
のようなインナーリードボンディング部とアウターリー
ドボンディング部とが近接するフィルムキャリアでは設
計および製造が困難になると共に、接続部での信頼性が
低下する恐れがある。
短くすると、フィルムキャリアを外部基板に実装する際
に用いる半田が、その濡れ性からリードを伝わって半導
体素子の載置、接続部にまで流入して半導体素子間の短
絡を生じ、接続信頼性に悪影響を及ぼす恐れがある。ま
た、ＩＣ側に半田バンプを有する場合は他の部分への流
出によって、ＩＣとリードとの接続部への必要量の半田
が不足して充分に接続できない場合がある。そこで、各
接続部への半田の流入を防止する目的で、絶縁性樹脂に
て半導体素子の接続部を被覆保護したり、リード表面に
半田に対して濡れ性の悪い金属層をメッキなどの手段で
選択的に形成したりする方法が提案されているが、上記
のようなインナーリードボンディング部とアウターリー
ドボンディング部とが近接するフィルムキャリアでは設
計および製造が困難になると共に、接続部での信頼性が
低下する恐れがある。
【０００４】
【発明が解決しようとする課題】本発明は上記従来の方
法における課題を解決すべくなされたものであって、半
導体素子載置部と外部基板接続部とが近接した場合で
も、外部基板接続時に用いる半田が半導体素子載置部へ
流入するのを確実に防止できる構造を有するフィルムキ
ャリアの提供、およびこのフィルムキャリアを用いて半
導体素子を実装してなる半導体装置、ならびにこれを外
部基板上に実装した半導体装置の実装構造を提供するこ
とを目的とするものである。
法における課題を解決すべくなされたものであって、半
導体素子載置部と外部基板接続部とが近接した場合で
も、外部基板接続時に用いる半田が半導体素子載置部へ
流入するのを確実に防止できる構造を有するフィルムキ
ャリアの提供、およびこのフィルムキャリアを用いて半
導体素子を実装してなる半導体装置、ならびにこれを外
部基板上に実装した半導体装置の実装構造を提供するこ
とを目的とするものである。
【０００５】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、フィル
ムキャリアのリード表面の特定位置に半田に対して濡れ
性の悪い絶縁壁を設けることによって接続時に用いる半
田の流入を防止することができ、上記目的を達成できる
ことを見い出し、本発明を完成するに至った。
記目的を達成するために鋭意検討を重ねた結果、フィル
ムキャリアのリード表面の特定位置に半田に対して濡れ
性の悪い絶縁壁を設けることによって接続時に用いる半
田の流入を防止することができ、上記目的を達成できる
ことを見い出し、本発明を完成するに至った。
【０００６】即ち、本発明は半導体素子載置用のリード
を絶縁体フィルムの片面に有するフィルムキャリアであ
って、上記リードにおける半導体素子載置部と外部基板
上の回路配線との接続部の間に半田に対して濡れ性の悪
い絶縁壁を形成してなるフィルムキャリア、およびこの
フィルムキャリアに半導体素子を載置、接続してなる半
導体装置、ならびに上記フィルムキャリアに半導体素子
を載置、接続してなる半導体装置を外部基板上の回路配
線に接続してなる半導体装置の実装構造を提供するもの
である。
を絶縁体フィルムの片面に有するフィルムキャリアであ
って、上記リードにおける半導体素子載置部と外部基板
上の回路配線との接続部の間に半田に対して濡れ性の悪
い絶縁壁を形成してなるフィルムキャリア、およびこの
フィルムキャリアに半導体素子を載置、接続してなる半
導体装置、ならびに上記フィルムキャリアに半導体素子
を載置、接続してなる半導体装置を外部基板上の回路配
線に接続してなる半導体装置の実装構造を提供するもの
である。
【０００７】
【実施例】以下に本発明の実施例を図面を用いて具体的
に説明する。
に説明する。
【０００８】図１は本発明のフィルムキャリアを用いて
半導体素子を載置、接続してなる状態を示す部分断面図
である。図１から明らかなように本発明のフィルムキャ
リアは絶縁性フィルム２の片面に半導体素子５を載置す
るためのリード１を有し、リード１の表面には半導体素
子載置部への半田の流入を防止する目的で、半導体素子
載置部と外部基板上の回路配線との接続部の間に半田に
対して濡れ性の悪い絶縁壁３が形成されている。
半導体素子を載置、接続してなる状態を示す部分断面図
である。図１から明らかなように本発明のフィルムキャ
リアは絶縁性フィルム２の片面に半導体素子５を載置す
るためのリード１を有し、リード１の表面には半導体素
子載置部への半田の流入を防止する目的で、半導体素子
載置部と外部基板上の回路配線との接続部の間に半田に
対して濡れ性の悪い絶縁壁３が形成されている。
【０００９】図１において本発明のフィルムキャリアに
用いる絶縁性フィルム２は、電気絶縁特性を有するもの
であり、適度な可撓性があればその材質に制限はなく、
例えばポリエステル系樹脂、エポキシ系樹脂、ウレタン
系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポ
リアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリ
カーボネート樹脂、シリコーン系樹脂、フッ素樹脂など
熱硬化性樹脂や熱可塑性樹脂を問わず用いることができ
る。これらのうち耐熱性や機械的強度、加工性の点から
はポリイミド系樹脂からなるフィルムを用いることが好
ましい。絶縁性フィルム２の厚みは５〜１５０μｍ程度
のものを採用することが好ましい。
用いる絶縁性フィルム２は、電気絶縁特性を有するもの
であり、適度な可撓性があればその材質に制限はなく、
例えばポリエステル系樹脂、エポキシ系樹脂、ウレタン
系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポ
リアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリ
カーボネート樹脂、シリコーン系樹脂、フッ素樹脂など
熱硬化性樹脂や熱可塑性樹脂を問わず用いることができ
る。これらのうち耐熱性や機械的強度、加工性の点から
はポリイミド系樹脂からなるフィルムを用いることが好
ましい。絶縁性フィルム２の厚みは５〜１５０μｍ程度
のものを採用することが好ましい。
【００１０】また、上記絶縁性フィルム２の片面に形成
されるリード１は、例えば金、銀、ニッケル、コバルト
などの各種金属や、これらを主成分とする各種合金など
からなる導電性材料によって所望の線状パターンに形成
された配線回路からなるものであり、リード１上に半導
体素子１が載置、電気的接続される。リード１には必要
に応じてその表面に、リード形成金属と異種の金属をメ
ッキなどの方法によって層状に被覆形成し、酸化防止性
や電気的接続信頼性を向上させることができる。好まし
い金属としては、例えば金、銀、錫、鉛、半田などを用
い、通常０．１〜５０μｍ、好ましくは１〜１０μｍ程
度の厚みとする。
されるリード１は、例えば金、銀、ニッケル、コバルト
などの各種金属や、これらを主成分とする各種合金など
からなる導電性材料によって所望の線状パターンに形成
された配線回路からなるものであり、リード１上に半導
体素子１が載置、電気的接続される。リード１には必要
に応じてその表面に、リード形成金属と異種の金属をメ
ッキなどの方法によって層状に被覆形成し、酸化防止性
や電気的接続信頼性を向上させることができる。好まし
い金属としては、例えば金、銀、錫、鉛、半田などを用
い、通常０．１〜５０μｍ、好ましくは１〜１０μｍ程
度の厚みとする。
【００１１】リード１の表面の特定位置に形成される絶
縁壁３は、半田に対して濡れ性が悪いものが採用される
が、通常、上記絶縁性フィルム２に用いられる絶縁性樹
脂を用いることが好ましい。特に、絶縁壁３としての加
工しやすさの点からはポリイミド樹脂を用いることが好
ましい。形成する絶縁壁３の高さは壁幅にも左右される
が、加工性などを考慮すると２５〜５００μｍ、好まし
くは２５〜５０μｍ程度とし、壁幅は５〜１００μｍ、
好ましくは２５〜５０μｍ程度に設定することによっ
て、外部基板への実装時に使用する半田の流入を防止す
ることができる。なお、上記絶縁壁３の材質は絶縁性樹
脂に限定されず、ニッケルやクロムなどの半田に対して
濡れ性の悪い金属から形成してもよいことは云うまでも
ない。
縁壁３は、半田に対して濡れ性が悪いものが採用される
が、通常、上記絶縁性フィルム２に用いられる絶縁性樹
脂を用いることが好ましい。特に、絶縁壁３としての加
工しやすさの点からはポリイミド樹脂を用いることが好
ましい。形成する絶縁壁３の高さは壁幅にも左右される
が、加工性などを考慮すると２５〜５００μｍ、好まし
くは２５〜５０μｍ程度とし、壁幅は５〜１００μｍ、
好ましくは２５〜５０μｍ程度に設定することによっ
て、外部基板への実装時に使用する半田の流入を防止す
ることができる。なお、上記絶縁壁３の材質は絶縁性樹
脂に限定されず、ニッケルやクロムなどの半田に対して
濡れ性の悪い金属から形成してもよいことは云うまでも
ない。
【００１２】上記絶縁壁３の形成方法としては、例えば
図４（ａ）〜（ｅ）に各工程の部分断面図として示す方
法を採用することができる。
図４（ａ）〜（ｅ）に各工程の部分断面図として示す方
法を採用することができる。
【００１３】まず、図４（ａ）に示すような絶縁性フィ
ルム２と金属基材１１層からなる二層基材の金属基材１
１をエッチング処理して回路パターンを形成し、この回
路パターンのリード部表面に絶縁性樹脂溶液を塗布、乾
燥して図４（ｂ）のように絶縁性皮膜１３を形成しリー
ド部を被覆する。
ルム２と金属基材１１層からなる二層基材の金属基材１
１をエッチング処理して回路パターンを形成し、この回
路パターンのリード部表面に絶縁性樹脂溶液を塗布、乾
燥して図４（ｂ）のように絶縁性皮膜１３を形成しリー
ド部を被覆する。
【００１４】次いで、この被覆部にポジ型フォトマスク
を介してレーザー光を照射して、図４（ｃ）に示すよう
に絶縁性皮膜１３が絶縁壁３として残存するようにドラ
イエッチングを施こす。
を介してレーザー光を照射して、図４（ｃ）に示すよう
に絶縁性皮膜１３が絶縁壁３として残存するようにドラ
イエッチングを施こす。
【００１５】そののち、絶縁壁３を形成した領域のリー
ド部に当接する絶縁性フィルム２を上記と同様にドライ
エッチングして図４（ｄ）に示すような絶縁壁３を形成
する。必要に応じて図４（ｅ）に示すように、リード部
に酸化防止性の金属層４をメッキなどの手段にて形成す
ることができる。
ド部に当接する絶縁性フィルム２を上記と同様にドライ
エッチングして図４（ｄ）に示すような絶縁壁３を形成
する。必要に応じて図４（ｅ）に示すように、リード部
に酸化防止性の金属層４をメッキなどの手段にて形成す
ることができる。
【００１６】なお、上記ドライエッチングの工程におい
て、リード部表面に塗布する絶縁性皮膜１３としてポジ
型やネガ型の感光性樹脂を用いることによって、フォト
エッチング除去にて絶縁壁３を形成することもできる。
これらの形成方法のうちインナーリードボンディング部
とアウターリードボンディング部とを近接させて半導体
素子を高密度実装し、しかも高精度に絶縁壁を形成した
フィルムキャリアを作製するには、発振波長が４００ｎ
ｍ以下の紫外光レーザーの照射によるドライエッチング
法を採用することが好ましい。
て、リード部表面に塗布する絶縁性皮膜１３としてポジ
型やネガ型の感光性樹脂を用いることによって、フォト
エッチング除去にて絶縁壁３を形成することもできる。
これらの形成方法のうちインナーリードボンディング部
とアウターリードボンディング部とを近接させて半導体
素子を高密度実装し、しかも高精度に絶縁壁を形成した
フィルムキャリアを作製するには、発振波長が４００ｎ
ｍ以下の紫外光レーザーの照射によるドライエッチング
法を採用することが好ましい。
【００１７】図２は本発明のフィルムキャリアのリード
部のみの拡大斜視図である。リード１には半田流入を防
止するために、特定部分のリード周囲に絶縁壁３が形成
されている。本発明においては図２にて示すように、複
数のリード１を絶縁壁３にて束ねることによって、半導
体素子の載置や実装時におけるリード１の機械的強度が
補強できて好ましいものである。
部のみの拡大斜視図である。リード１には半田流入を防
止するために、特定部分のリード周囲に絶縁壁３が形成
されている。本発明においては図２にて示すように、複
数のリード１を絶縁壁３にて束ねることによって、半導
体素子の載置や実装時におけるリード１の機械的強度が
補強できて好ましいものである。
【００１８】図３は本発明のフィルムキャリアに半導体
素子５を載置、接続し、これを外部基板６上の回路配線
７に半田８によって接続した本発明の半導体装置の部分
断面図である。なお、回路配線７と接続するためのフィ
ルムキャリア上の接続端子は図示省略している。上記本
発明のフィルムキャリアを用いることによって、外部基
板６と接続する際に用いる半田８が半導体素子載置部へ
流入することを絶縁壁３によって確実に阻止できるので
ある。
素子５を載置、接続し、これを外部基板６上の回路配線
７に半田８によって接続した本発明の半導体装置の部分
断面図である。なお、回路配線７と接続するためのフィ
ルムキャリア上の接続端子は図示省略している。上記本
発明のフィルムキャリアを用いることによって、外部基
板６と接続する際に用いる半田８が半導体素子載置部へ
流入することを絶縁壁３によって確実に阻止できるので
ある。
【００１９】
【発明の効果】以上のように本発明のフィルムキャリア
を用いることによって、半導体素子を実装して半導体装
置とし、これを外部基板上の回路配線に接続して半導体
装置を実装する場合、接続時に用いる半田が半導体素子
載置部にまで流入することがなく、電気的接続信頼性が
極めて向上するという効果を発揮するものである。
を用いることによって、半導体素子を実装して半導体装
置とし、これを外部基板上の回路配線に接続して半導体
装置を実装する場合、接続時に用いる半田が半導体素子
載置部にまで流入することがなく、電気的接続信頼性が
極めて向上するという効果を発揮するものである。
【図１】 本発明のフィルムキャリアを用いて半導体素
子を載置、接続してなる状態を示す部分断面図である。
子を載置、接続してなる状態を示す部分断面図である。
【図２】 本発明のフィルムキャリアのリード部のみの
拡大斜視図である。
拡大斜視図である。
【図３】 本発明の半導体装置の実装構造を示す部分断
面図である。
面図である。
１ リード ２ 絶縁性フィルム ３ 絶縁壁 ４ 金属層 ５ 半導体素子 ６ 外部基板 ７ 回路配線 ８ 外部回路接続用端子 ９ 半田
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明のフィルムキャリアを用いて半導体素
子を載置、接続してなる状態を示す部分断面図である。
子を載置、接続してなる状態を示す部分断面図である。
【図２】 本発明のフィルムキャリアのリード部のみの
拡大斜視図である。
拡大斜視図である。
【図３】 本発明の半導体装置の実装構造を示す部分断
面図である。
面図である。
【図４】 本発明における絶縁壁を形成するための各工
程を示す部分断面図である。
程を示す部分断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日野 敦司 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 金戸 正行 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 高山 嘉也 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内
Claims (3)
- 【請求項１】 半導体素子載置用のリードを絶縁体フィ
ルムの片面に有するフィルムキャリアであって、上記リ
ードにおける半導体素子載置部と外部基板上の回路配線
との接続部の間に半田に対して濡れ性の悪い絶縁壁を形
成してなるフィルムキャリア。 - 【請求項２】 請求項１記載のフィルムキャリアに半導
体素子を載置、接続してなる半導体装置。 - 【請求項３】 請求項１記載のフィルムキャリアに半導
体素子を載置、接続してなる半導体装置を、外部基板上
の回路配線に接続してなる半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059290A JPH0677289A (ja) | 1992-02-12 | 1992-02-12 | フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059290A JPH0677289A (ja) | 1992-02-12 | 1992-02-12 | フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677289A true JPH0677289A (ja) | 1994-03-18 |
Family
ID=13109109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059290A Pending JPH0677289A (ja) | 1992-02-12 | 1992-02-12 | フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677289A (ja) |
-
1992
- 1992-02-12 JP JP4059290A patent/JPH0677289A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0452506B1 (en) | METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's | |
| CA2164901C (en) | Organic chip carriers for wire bond-type chips | |
| US5914179A (en) | Flexible circuit board and production method therefor | |
| US20060260539A1 (en) | Screen mask | |
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| US6538209B1 (en) | Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| US5113580A (en) | Automated chip to board process | |
| JPH0677289A (ja) | フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造 | |
| JPH05315408A (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| US6420207B1 (en) | Semiconductor package and enhanced FBG manufacturing | |
| JP3252757B2 (ja) | ボールグリッドアレイ | |
| JPH05183017A (ja) | Ｔａｂ用テープキャリア | |
| KR100293177B1 (ko) | 연성볼그리드어레이기판및그제조방법 | |
| JP2589093B2 (ja) | Ｉｃカードの製造方法 | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| JP2711664B2 (ja) | Ｉｃカードの製造方法 | |
| JPH0590348A (ja) | フイルムキヤリアおよびこれを用いた半導体装置 | |
| JP2914679B2 (ja) | 混成集積回路装置 | |
| JPH07249725A (ja) | 表面実装型電子部品 | |
| JPH08307033A (ja) | Ｉｃチップモジュール | |
| JP2820115B2 (ja) | プリント基板への電子部品の高信頼性接続実装方法および電子部品 | |
| JPS60161693A (ja) | プリント基板 |